KR100743470B1 - Iii-nitride semiconductor light emitting device and method for manufacturing the same - Google Patents
Iii-nitride semiconductor light emitting device and method for manufacturing the same Download PDFInfo
- Publication number
- KR100743470B1 KR100743470B1 KR1020060035149A KR20060035149A KR100743470B1 KR 100743470 B1 KR100743470 B1 KR 100743470B1 KR 1020060035149 A KR1020060035149 A KR 1020060035149A KR 20060035149 A KR20060035149 A KR 20060035149A KR 100743470 B1 KR100743470 B1 KR 100743470B1
- Authority
- KR
- South Korea
- Prior art keywords
- nitride semiconductor
- substrate
- semiconductor layer
- emitting device
- light emitting
- Prior art date
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
Description
도 1은 종래의 3족 질화물 반도체 발광소자를 나타내는 단면도,1 is a cross-sectional view showing a conventional Group III nitride semiconductor light emitting device,
도 2는 종래의 3족 질화물 반도체 발광소자를 나타내는 또 다른 단면도,2 is another cross-sectional view showing a conventional Group III nitride semiconductor light emitting device;
도 3은 본 발명에 따른 3족 질화물 반도체 발광소자의 제조를 위한 한 단계를 설명하는 도면,3 is a view for explaining one step for manufacturing a group III nitride semiconductor light emitting device according to the present invention;
도 4는 레이저를 이용하여 기판에 홈을 형성한 모습을 나타내는 도면,4 is a view illustrating a groove formed on a substrate by using a laser;
도 5는 본 발명에 따른 3족 질화물 반도체 발광소자의 제조를 위한 또 다른 한 단계를 설명하는 도면,5 is a view for explaining another step for manufacturing a group III nitride semiconductor light emitting device according to the present invention;
도 6은 홈이 형성된 기판 위에 복수개의 질화물 반도체층을 성장한 모습을 나타내는 도면,6 is a view illustrating a plurality of nitride semiconductor layers grown on a substrate on which grooves are formed;
도 7은 도 6의 A-A'라인의 단면도,7 is a cross-sectional view taken along the line AA ′ of FIG. 6;
도 8은 본 발명에 따른 3족 질화물 반도체 발광소자의 제조 과정을 나타내는 도면,8 is a view showing a manufacturing process of a group III nitride semiconductor light emitting device according to the present invention;
도 9는 본 발명에 따른 3족 질화물 반도체 발광소자의 일 예를 나타내는 단면도,9 is a cross-sectional view showing an example of a group III nitride semiconductor light emitting device according to the present invention;
도 10은 본 발명에 따른 3족 질화물 반도체 발광소자의 전면과 후면을 나타 내는 도면,10 is a view showing the front and back of the group III nitride semiconductor light emitting device according to the present invention;
도 11은 본 발명에 따른 3족 질화물 반도체 발광소자와 수평구조의 전극 형태를 가지는 발광소자의 전기적 광학적 특성을 비교한 도면.11 is a view comparing the electro-optical characteristics of the group III nitride semiconductor light emitting device and the light emitting device having a horizontal electrode form according to the present invention.
본 발명은 3족 질화물 반도체 발광소자 및 그 제조 방법에 관한 것으로, 특히 수직 형태의 전극 구조를 형성하여 소자 내부의 전류 밀도를 일정하게하여 전압 특성 및 광학적 특성을 개선한 3족 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다. The present invention relates to a group III nitride semiconductor light emitting device and a method of manufacturing the same, and in particular, a group III nitride semiconductor light emitting device having a constant electrode current density by forming a vertical electrode structure to improve voltage characteristics and optical characteristics; The manufacturing method is related.
도 1은 종래의 3족 질화물 반도체 발광소자를 나타내는 단면도로서, 3족 질화물 반도체 발광소자는 기판(100), 기판(100) 위에 에피성장되는 버퍼층(200), 버퍼층(200) 위에 에피성장되는 n형 질화물 반도체층(300), n형 질화물 반도체층(300) 위에 에피성장되는 활성층(400), 활성층(400) 위에 에피성장되는 p형 질화물 반도체층(500), p형 질화물 반도체층(500) 위에 형성되는 p측 전극(600), p측 전극(600) 위에 형성되는 p측 본딩 패드(700), p형 질화물 반도체층(500)과 활성층(400)이 메사 식각되어 노출된 n형 질화물 반도체층(301) 위에 형성되는 n측 전극(800)을 포함한다. 1 is a cross-sectional view illustrating a conventional group III nitride semiconductor light emitting device, wherein the group III nitride semiconductor light emitting device is epitaxially grown on the
기판(100)은 동종기판으로 GaN계 기판이 이용되며, 이종기판으로 사피이어 기판, SiC 기판 또는 Si 기판 등이 이용되지만, 질화물 반도체층이 성장될 수 있는 기판이라면 어떠한 형태이어도 좋다.As the
기판(100) 위에 에피성장되는 질화물 반도체층들은 주로 MOCVD(유기금속기상성장법)에 의해 성장된다.The nitride semiconductor layers epitaxially grown on the
버퍼층(200)은 이종기판(100)과 질화물 반도체 사이의 격자상수 및 열팽창계수의 차이를 극복하기 위한 것이며, 미국특허 제5,122,845호에는 사파이어 기판 위에 380℃에서 800℃의 온도에서 100Å에서 500Å의 두께를 가지는 AlN 버퍼층을 성장시키는 기술이 개시되어 있으며, 미국특허 제5,290,393호에는 사파이어 기판 위에 200℃에서 900℃의 온도에서 10Å에서 5000Å의 두께를 가지는 Al(x)Ga(1-x)N (0≤x<1) 버퍼층을 성장시키는 기술이 개시되어 있고, 국제공개공보 WO/05/053042호에는 600℃에서 990℃의 온도에서 SiC 버퍼층(씨앗층)을 성장시킨 다음 그 위에 In(x)Ga(1-x)N (0<x≤1) 층을 성장시키는 기술이 개시되어 있다.The
n형 질화물 반도체층(300)은 적어도 n측 전극(800)이 형성된 영역(n형 컨택층)이 불순물로 도핑되며, n형 컨택층은 바람직하게는 GaN로 이루어지고, Si으로 도핑된다. 미국특허 제5,733,796호에는 Si과 다른 소스 물질의 혼합비를 조절함으로써 원하는 도핑농도로 n형 컨택층을 도핑하는 기술이 개시되어 있다.In the n-type
활성층(400)은 전자와 정공의 재결합을 통해 광자(빛)를 생성하는 층으로서, 주로 In(x)Ga(1-x)N (0<x≤1)로 이루어지고, 하나의 양자우물층(single quantum well)이나 복수개의 양자우물층들(multi quantum wells)로 구성된다. 국제공개공보 WO/02/021121호에는 복수개의 양자우물층들과 장벽층들의 일부에만 도핑을 하는 기술이 개시되어 있다.The
p형 질화물 반도체층(500)은 Mg과 같은 적절한 불순물을 이용해 도핑되며, 활성화(activation) 공정을 거쳐 p형 전도성을 가진다. 미국특허 제5,247,533호에는 전자빔 조사에 의해 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있으며, 미국특허 제5,306,662호에는 400℃ 이상의 온도에서 열처리(annealing)함으로써 p형 질화물 반도체층을 활성화시키는 기술이 개시되어 있고, 국제공개공보 WO/05/022655호에는 p형 질화물 반도체층 성장의 질소전구체로서 암모니아와 하이드라진계 소스 물질을 함께 사용함으로써 활성화 공정없이 p형 질화물 반도체층이 p형 전도성을 가지게 하는 기술이 개시되어 있다.The p-type
일반적으로 3족 질화물 반도체 발광소자의 경우 기판(100)으로는 사파이어가 주로 사용되어 지는데, 사파이어는 전기가 통하지 않기 때문에 전류를 공급하기 위한 전극이 수평으로 위치하게 된다. 이때, 활성층(400)에서 발생한 빛의 일부는 외부로 탈출하여 외부양자효율에 영향을 주지만, 많은 양의 빛은 사파이어 기판(100)과 질화물 반도체층 내부에 갇혀 빠져나오지 못하고 열로 소멸되고 있는 실정이다. 또한, 수평방향으로 전류 인가되어 발광소자 내부에 전류밀도 불균형이 발생하여 소자의 성능에 좋지 않은 영향을 준다.In general, in the case of the group III nitride semiconductor light emitting device, sapphire is mainly used as the
그래서, 사파이어 기판(100) 위에 복수개의 질화물 반도체층을 성장한 후 사파이어 기판(100)을 제거하고 수직 방향의 전극 구조를 가지는 고효율의 발광소자를 제작하기 위한 기술들이 연구되고 있다. 일반적으로 사파이어 기판(100)을 제거하기 방법으로 레이저를 이용하는 방법이 사용된다. 사파이어 기판(100)의 하부에 레이저를 조사하면 사파이어 기판(100)은 레이저 빛을 흡수하지 못하고 그대로 투 과시키지만, 질화물 반도체층은 레이저 빛을 흡수하여 삼족 원소와 질소 원소가 분리된다.Thus, after growing a plurality of nitride semiconductor layers on the
주된 삼족 원소인 갈륨은 상온에서도 액상을 유지하기 때문에 사파이어 기판(100)과 질화물 반도체층이 분리되는 것이다. 그러나, 레이저를 이용한 방법은 레이저의 조사시 높은 열이 발생하여 소자에 좋지 않은 영향을 주고 또한 사파이어 기판(100)과 질화물 반도체층 사이의 스트레스로 인하여 질화물 반도체층이 깨지기도 한다.Since gallium, which is the main trigroup element, maintains a liquid phase even at room temperature, the
도 2는 종래의 3족 질화물 반도체 발광소자를 나타내는 또 다른 단면도로서, 기판 위에 복수개의 질화물 반도체층을 형성한 후 기판의 후면을 연마, 식각하여 비아(900:Via)를 형성하고, 형성된 비아(900)를 통하여 전극을 형성하는 기술이 한국특허 공개공보 10-2005-078661에 개시되어 있다.FIG. 2 is a cross-sectional view illustrating a conventional Group III nitride semiconductor light emitting device. After forming a plurality of nitride semiconductor layers on a substrate, the back surface of the substrate is polished and etched to form vias 900 (Via) and formed vias ( A technique for forming an electrode through 900 is disclosed in Korean Patent Laid-Open Publication No. 10-2005-078661.
본 발명은 상기 문제를 해결하기 위한 것으로, 홈을 이용한 사파이어 기판 특히, 원형홈을 가지는 사파이어 기판을 이용하며, 상기 기판을 제거하지 않고 수직 구조의 전극을 형성하여 전류 밀도의 불균형을 제거하는 3족 질화물 반도체 발광소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.The present invention is to solve the above problems, using a sapphire substrate using a groove, in particular, a sapphire substrate having a circular groove, to remove the imbalance of the current density by forming an electrode of the vertical structure without removing the substrate An object of the present invention is to provide a nitride semiconductor light emitting device and a method of manufacturing the same.
이를 위해 본 발명은 제1 면 및 제1 면에 대향하는 제2 면을 구비하는 기판, 기판의 제1 면 측에 성장되며, 제1 도전성을 가지는 제1 질화물 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 질화물 반도체층, 그리고 제1 질화물 반도체 층과 제2 질화물 반도체층 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층을 포함하며, 제1 질화물 반도체층에 전기적으로 연결되는 제1 전극과 제2 질화물 반도체층에 전기적으로 연결되는 제2 전극을 구비하는, 3족 질화물 반도체 발광소자의 제조 방법에 있어서, 기판의 제1 면 위에 홈을 형성하는 제1 단계; 홈이 형성된 기판의 제1 면 측에 복수개의 질화물 반도체층을 성장시키는 제2 단계; 홈을 통해 제1 전극을 제1 질화물 반도체층에 전기적으로 연결하도록 기판의 제2 면 측으로부터 기판의 일부 제거하는 제3 단계; 그리고, 홈을 통해 제1 전극을 제1 질화물 반도체층에 전기적으로 연결하도록 기판의 제2 면 측으로부터 제1 전극을 형성하는 제4 단계;를 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법을 제공한다.To this end, the present invention is a substrate having a first surface and a second surface opposite to the first surface, a first nitride semiconductor layer grown on the first surface side of the substrate, having a first conductivity, a different material from the first conductivity A second nitride semiconductor layer having a second conductivity and a plurality of nitride semiconductor layers interposed between the first nitride semiconductor layer and the second nitride semiconductor layer and having an active layer generating light by recombination of electrons and holes, A method for manufacturing a group III nitride semiconductor light emitting device, comprising: a first electrode electrically connected to the first nitride semiconductor layer and a second electrode electrically connected to the second nitride semiconductor layer, wherein the groove is formed on the first surface of the substrate. Forming a first step; A second step of growing a plurality of nitride semiconductor layers on the first surface side of the grooved substrate; A third step of removing a portion of the substrate from the second surface side of the substrate to electrically connect the first electrode to the first nitride semiconductor layer through the groove; And forming a first electrode from the second surface side of the substrate to electrically connect the first electrode to the first nitride semiconductor layer through the groove. It provides a manufacturing method.
또한 본 발명은 제1 단계에서 홈이 기판의 제2 면에 닿지 않도록 형성하는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법을 제공한다.In another aspect, the present invention provides a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the groove is formed so as not to contact the second surface of the substrate in the first step.
또한 본 발명은 제4 단계에 앞서, 기판의 제1 면 측으로부터 제1 전극을 형성하는 단계;를 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법을 제공한다. 이는 제1 전극이 형성되는 면적을 크게하여 효율적인 전류의 주입을 하기 위함이다. 바람직하게는 제2 전극층과 함께 형성되어 추가의 공정없이 형성되고 제3 단계의 앞 또는 뒤의 단계에서 이루어질 수 있다. In another aspect, the present invention provides a method of manufacturing a group III nitride semiconductor light emitting device further comprising the step of forming a first electrode from the first surface side of the substrate prior to the fourth step. This is to increase the area where the first electrode is formed and to efficiently inject the current. It is preferably formed together with the second electrode layer and formed without further processing and can be made in a step before or after the third step.
또한 본 발명은 기판의 제1 면 측으로부터 제1 전극을 형성하기에 앞서, 제1 질화물 반도체층이 노출되도록 기판의 제1 기판 측으로부터 복수개의 질화물 반도체층을 식각하는 과정을 더 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광 소자의 제조 방법을 제공한다.The present invention may further include etching a plurality of nitride semiconductor layers from the first substrate side of the substrate to expose the first nitride semiconductor layer prior to forming the first electrode from the first surface side of the substrate. A method for producing a group III nitride semiconductor light emitting device is provided.
또한 본 발명은 제4 단계에서 제1 전극을 반사판으로서 기판의 제2 면의 전체에 형성하는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법을 제공한다.In another aspect, the present invention provides a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the first electrode is formed on the entire second surface of the substrate as a reflecting plate in the fourth step.
또한 본 발명은 제2 단계에서 홈의 상부에 개구부가 형성되도록 복수개의 질화물 반도체층을 성장시키는 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법을 제공한다.In another aspect, the present invention provides a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that for growing a plurality of nitride semiconductor layer to form an opening in the upper portion of the groove.
또한 본 발명은 기판이 사파이어 기판인 것을 특징으로 하는 3족 질화물 반도체 발광소자의 제조 방법을 제공한다.The present invention also provides a method for manufacturing a group III nitride semiconductor light emitting device, characterized in that the substrate is a sapphire substrate.
또한 본 발명은 제1 면 및 제1 면에 대향하는 제2 면을 구비하며, 제1 면으로부터 제2 면으로 이어지는 홈을 구비하는 사파이어 기판; 사파이어 기판의 제1 면 측에 성장되며, 제1 도전성을 가지는 제1 질화물 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 질화물 반도체층, 그리고 제1 질화물 반도체층과 제2 질화물 반도체층 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하며, 홈과 이어진 개구부가 형성되어 있는 복수개의 질화물 반도체층; 사파이어 기판의 제2 면으로부터 홈을 통해 제1 질화물 반도체층에 전기적으로 연결되는 제1 전극; 그리고, 제2 질화물 반도체층에 전기적으로 연결되는 제2 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.The present invention also provides a sapphire substrate having a first surface and a second surface facing the first surface, the sapphire substrate having a groove extending from the first surface to the second surface; A first nitride semiconductor layer having a first conductivity, a second nitride semiconductor layer having a second conductivity different from the first conductivity, and a first nitride semiconductor layer and a second nitride semiconductor layer grown on the first surface side of the sapphire substrate. A plurality of nitride semiconductor layers having an active layer interposed therebetween and having an active layer for generating light by recombination of electrons and holes, and having openings connected to grooves; A first electrode electrically connected to the first nitride semiconductor layer through the groove from the second surface of the sapphire substrate; And, it provides a Group III nitride semiconductor light emitting device comprising a; second electrode electrically connected to the second nitride semiconductor layer.
또한 본 발명은 제1 질화물 반도체층이 개구부 내에서 노출되어 있으며, 노출된 제1 질화물 반도체층에도 제1 전극이 형성되어 있는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다. The present invention also provides a group III nitride semiconductor light emitting device, in which a first nitride semiconductor layer is exposed in an opening, and a first electrode is formed in the exposed first nitride semiconductor layer.
또한 본 발명은 제1 전극이 반사판으로서 사파이어 기판의 제2 면의 전체에 형성되어 있는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.In addition, the present invention provides a Group III nitride semiconductor light-emitting device characterized in that the first electrode is formed on the entire second surface of the sapphire substrate as a reflecting plate.
또한 본 발명은 제1 면 및 제1 면에 대향하는 제2 면을 구비하며, 제1 면으로부터 제2 면으로 이어지는 홈을 구비하는 기판; 기판의 제1 면 측에 성장되며, 제1 도전성을 가지는 제1 질화물 반도체층, 제1 도전성과 다른 제2 도전성을 가지는 제2 질화물 반도체층, 그리고 제1 질화물 반도체층과 제2 질화물 반도체층 사이에 개재되며 전자와 정공의 재결합에 의해 빛을 생성하는 활성층을 구비하는 복수개의 질화물 반도체층; 기판의 제2 면으로부터 홈을 통해 제1 질화물 반도체층에 전기적으로 연결되어 있으며, 반사판으로서 기판의 제2 면의 전체에 형성되어 있는 제1 전극; 그리고, 제2 질화물 반도체층에 전기적으로 연결되는 제2 전극;을 포함하는 것을 특징으로 하는 3족 질화물 반도체 발광소자를 제공한다.The present invention also provides a substrate comprising: a substrate having a first surface and a second surface opposite to the first surface, the substrate having a groove extending from the first surface to the second surface; A first nitride semiconductor layer having a first conductivity, a second nitride semiconductor layer having a second conductivity different from the first conductivity, and between the first nitride semiconductor layer and the second nitride semiconductor layer grown on the first surface side of the substrate; A plurality of nitride semiconductor layers interposed therebetween and having an active layer generating light by recombination of electrons and holes; A first electrode electrically connected to the first nitride semiconductor layer through the groove from the second surface of the substrate, and formed on the entirety of the second surface of the substrate as a reflecting plate; And, it provides a Group III nitride semiconductor light emitting device comprising a; second electrode electrically connected to the second nitride semiconductor layer.
이하 도면을 참고하여 본 발명을 보다 자세히 설명한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.
도 3은 본 발명에 따른 3족 질화물 반도체 발광소자의 제조를 위한 한 단계를 설명하는 도면으로서, 제1 면과 제1 면에 대향하는 제2 면을 구비하는 사파이어 기판(10)에 홈(90a,90b)을 형성한 모습을 설명한다.3 is a view illustrating one step for manufacturing a group III nitride semiconductor light emitting device according to the present invention, wherein the
기판(10)에 홈(90a,90b)은 제1 면으로부터 제2 면을 향하여 형성하며, 레이저를 이용하여 홈(90a,90b)을 형성한다. 레이저의 초점이 잡힌 상태에서 수 ㎛에서 수백 ㎛사이의 직경을 가지는 원형, 타원형 및 다각형 모양의 홈(90a,90b)을 형성할 수 있다. 홈(90a,90b)의 깊이는 레이저의 에너지, 레이저의 조사 시간 등 여러 조건의 변화에 의하여 결정할 수 있으며, 홈(90b)은 기판(10)을 관통하여 형성하여도 된다. 기판(10)을 완전히 관통하는 홈(90b)의 경우에는 기판(10)을 수직으로 관통하는 형태의 홈(90b)을 형성하기가 쉽지 않을 수 있다.The
도 4는 레이저를 이용하여 기판에 홈(90)을 형성한 모습을 나타내는 도면으로서, 200배의 확대 배율을 가지는 광학 현미경을 통하여 관찰한 표면 모습이다. 본 발명에서는 30㎛의 직경을 가지는 원형 홈(90)을 기판(10)에 형성하였다. 홈(90)의 배열은 하나의 홈(90)을 중심으로 x축 방향으로 200㎛, y축의 방향으로 250㎛의 주기적 간격을 가지도록 형성하였으며, 홈(90)의 형성을 위해 사용한 레이저는 활성 매체가 네오드뮴이 포함된 이트리아계 산화물이며, 레이저의 파장은 532nm의 DPSS(Diod Pumped Solid State)레이저를 사용하였다. 이때, 레이저의 출력은 10W(10~100KHz)이며, 드릴링 속도는 20~50 holes/sec이었다. 레이저를 이용하여 홈(90)을 형성한 후에는 홈(90)을 형성하는 과정에서 형성되는 불순물을 제거하기 위해서 인산 등을 이용하여 기판을 유기 세척하였다.4 is a view showing the
도 5는 본 발명에 따른 3족 질화물 반도체 발광소자의 제조를 위한 또 다른 한 단계를 설명하는 도면으로서, 홈이 형성된 기판(10), 홈이 형성된 기판(10)의 제1 면 위에 n형 질화물 반도체층(20), n형 질화물 반도체층(20) 위에 성장되는 활성층(30), 활성층(30) 위에 성장되는 p형 질화물 반도체층(40)을 성장한 개략도이다. 상기 성장된 복수개의 질화물 반도체층은 본 발명에 따른 실시예에 불과하며 에피 구조의 약간 변경이나 부가적인 에피층의 가감 등은 본 발명에 포함됨을 밝혀둔다.FIG. 5 is a view illustrating another step for manufacturing a group III nitride semiconductor light emitting device according to the present invention, wherein an n-type nitride is formed on a
n형 질화물 반도체층(20)은 GaN로 형성되었으며 n형 불순물이 도핑되었다. n형 불순물로는 Si를 사용하였으며, 불순물의 도핑 농도는 1x1017 ~ 1x1020/cm3의 값을 가진다. 도핑 농도가 1x1017/cm3 이하이면 반도체층(20)의 저항값이 높아져 오믹 접촉을 기대하기 어려우며 도핑 농도가 1x1020/cm3 이상이면 반도체층(20)의 결정성이 나빠질 수 있다. The n-type
n형 질화물 반도체층(20)의 두께는 바람직하게 2㎛ ~ 6㎛이며, 반도체층(20)의 두께가 6㎛ 이상이면 반도체층(20)의 결정성이 저하되어 소자에 좋지 않은 영향을 줄 수 있으며, 두께가 2㎛ 이하이면 전자의 공급이 원활하게 이루어지지 않을 수 있다. 그리고, n형 질화물 반도체층(20)의 성장온도는 바람직하게 600℃ ~ 1100℃이며, 성장온도가 600℃ 이하이면 반도체층(20)의 결정성이 나빠질 수 있고, 1100℃ 이상이면 반도체층(20)의 표면이 거칠어져 반도체층(20)의 결정성에 좋지 않은 영향을 줄 수 있다. The thickness of the n-type
본 발명에서 n형 질화물 반도체층(20)은 트리메탈갈륨(TMGa), 암모니아(NH3) 및 SiH4을 각각 365sccm, 11slm. 8.5slm로 공급하여 4㎛ 성장하였다. 이때 성장온도는 1050℃이며, 도핑 농도는 3x1018/cm3, 반응기의 압력은 400torr이다. In the present invention, the n-type
위와 같은 n형 질화물 반도체층(20)의 성장 조건에서 충분히 빠르지 않은 성장 속도와 비교적 낮은 성장 온도 등으로 인하여 수평 방향 성장이 잘 이루어지지 않기 때문에 기판에 형성된 홈을 덮지 않고, 개구부(80)를 형성하게 된다. n형 질 화물 반도체층 위에 성장되는 복수개의 질화물 반도체층 또한 수평 성장이 발생하지 않는 성장조건에서 성장하여 개구부(80)가 복수개의 질화물 반도체층의 최상층까지 형성되도록 성장하였다. In the growth conditions of the n-type
n형 질화물 반도체층(20) 위에 형성되는 활성층(30)은 전자와 정공의 재결합에 의하여 빛을 생성하는 역할을 한다. 또한, 활성층(30)은 단일 양자우물 구조 또는 다중 양자우물 형태를 가질 수 있다. The
활성층(30) 위에 성장되는 p형 질화물 반도체층(40)은 GaN로 성장되었으며 p형 불순물이 도핑되었다, p형 불순물로는 Mg를 사용하였으며, 불순물의 도핑 농도는 1x1017 ~ 1x1020/cm3의 값을 가진다. 도핑 농도가 1x1017 /cm3 이하이면 p형 질화물 반도체층(40)의 역할을 하기 어려우며 도핑 농도가 1x1020/cm3 이상이면 반도체층(40)의 결정성이 나빠질 수 있다. The p-type
p형 질화물 반도체층(40)의 두께는 바람직하게 200Å ~ 3000Å이며, 반도체층(40)의 두께가 3000Å 이상이면 반도체층(40)의 결정성이 저하되어 소자에 좋지 않은 영향을 줄 수 있으며, 두께가 200Å 이하이면 정공의 공급이 원할하게 이루어지지 않을 수 있다. 그리고, p형 도전성을 가지는 질화물 반도체층(40)의 성장온도는 바람직하게 600℃ ~ 1100℃ 이며, 성장온도가 600℃ 이하이면 반도체층(40)의 결정성이 나빠질 수 있으며, 1100℃ 이상이면 반도체층(40)의 표면이 거칠어져 반도체층(40)의 결정성에 좋지 않은 영향을 줄 수 있다. The thickness of the p-type
도 6은 홈이 형성된 기판 위에 복수개의 질화물 반도체층을 성장한 모습을 나타내는 도면으로서, 주사 전자 현미경을 통하여 관찰한 복수개의 질화물 반도체층의 최상층의 표면을 나타낸다. 복수개의 질화물 반도체층이 수평 성장이 이루어져 개구부(80)가 형성되어 있다. 개구부(80)는 기판에 형성된 홈(90)과 연결되어 있으며 이를 도 7에 나타내었다, 도 7은 도 6의 A-A'라인의 단면도이다.FIG. 6 is a view showing a state in which a plurality of nitride semiconductor layers are grown on a substrate on which grooves are formed, and shows a top surface of the plurality of nitride semiconductor layers observed through a scanning electron microscope. A plurality of nitride semiconductor layers are horizontally grown to form
도 8은 본 발명에 따른 3족 질화물 반도체 발광소자의 제조 과정을 나타내는 도면으로서, 홈이 형성된 기판 위에 전자와 정공의 재결합에 의하여 빛을 생성하는 활성층을 포함하는 복수개의 질화물 반도체층을 성장한다.8 is a view illustrating a manufacturing process of a group III nitride semiconductor light emitting device according to the present invention, in which a plurality of nitride semiconductor layers including an active layer for generating light by recombination of electrons and holes are grown on a substrate on which a groove is formed.
복수개의 질화물 반도체층을 성장한 후 복수개의 질화물 반도체층 위에 p측 전극(50)을 형성한다. p측 전극(50)은 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, ITO, IZO, ZnO, CIO(copper Indium Oxide), 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐 및 몰리브덴으로 이루어진 군으로부터 선택된 하나를 포함하여 형성한다. After growing the plurality of nitride semiconductor layers, the p-
p측 전극(50)을 형성한 후 n형 질화물 반도체층을 노출시키는 공정을 수행한다. n형 질화물 반도체층을 노출시키는 방법은 건식식각 및 습식식각법을 이용한다. 이때 n형 질화물 반도체층이 노출되는 표면적을 크게 하기 위해서 하나의 스텝(21:step)을 가지는 형태로 식각한다.After the p-
n형 질화물 반도체층의 노출을 위한 식각 공정 후 p측 전극(50)의 상부와 p형 질화물 반도체층의 상부에 p측 본딩 패드(60)를 형성하고, 기판의 제2 면을 연마하는 공정을 수행한다. 기판의 연마는 적어도 홈이 형성된 곳까지 연마하여 형성된 홈이 기판을 관통하는 형태를 취하도록 한다. 기판을 연마하는 방법은 그라인 딩, 랩핑의 방법을 사용한다. 기판의 제2 면을 연마한 후 기판의 최종 두께는 50㎛에서 400㎛의 값을 가지며 바람직하게는 30㎛에서 300㎛의 값을 가진다. 기판의 최종 두께가 30㎛ 이하이면 후속 공정에서 기판이 깨질 우려가 있으며, 기판의 최종 두께가 300㎛ 이상이면 수직 구조의 발광소자로서 휘도 및 열적 개선의 폭이 크지 않을 수 있다.After the etching process for exposing the n-type nitride semiconductor layer, the p-
상기 기판의 제2 면을 연마하기 전에 p측 본딩 패드(60)를 제외한 발광 소자의 전면에 보호막을 형성할 수 있다. 보호막은 SiOx, SiNx, SiON, BCB, Polyimide등을 이용하여 형성한다.Before grinding the second surface of the substrate, a protective film may be formed on the entire surface of the light emitting device except for the p-
기판의 제2 면을 연마하는 공정 후에 n측 전극(70)을 형성한다. n측 전극은(70) 연마된 기판의 제2 면에 형성하며, 형성된 홈을 통하여 n형 질화물 반도체층에 n측 전극(70)이 형성된다. n측 전극(70)의 형성은 스퍼터링(Sputtering)법, 전자빔 증작법(E-beam Evaporation), 열증착법 등의 방법을 이용하며, n측 전극(70)은 니켈, 금, 은, 크롬, 티타늄, 백금, 팔라듐, 로듐, 이리듐, 알루미늄, 주석, 인듐, 탄탈륨, 구리, 코발트, 철, 루테늄, 지르코늄, 텅스텐, 몰리브덴으로 이루어진 군으로부터 선택된 어느 하나 또는 이들의 조합으로 형성되어 반사막의 역할을 한다. n측 전극(70)이 반사막으로 형성되어 활성층에서 발생한 빛을 반사하여 발광소자의 위로 생성된 빛을 방출시킨다. 또한, 기판의 제2 면에 형성된 n측 전극(70)이 n측 본딩 패드의 역할을 하여 반도체 발광 소자에 전류를 주입한다. After the process of polishing the second surface of the substrate, the n-
n측 전극(70)의 형성에 있어서, p측 본딩 패드(60)의 증착시 개구부에 노출된 n형 질화물 반도체층(21)에 금속층의 형성이 가능하며 또한 n측 전극(70)의 형 성 공정에서 기판의 제2 면에 형성된 홈을 통하여 n측 전극(70)이 형성되어 노출된 n형 질화물 반도체층(22)의 모든 부분에 금속층이 형성이 가능한다. 이를 도 9에 도시하였다.In the formation of the n-
도 10은 본 발명에 따른 3족 질화물 반도체 발광소자의 전면과 후면을 나타내는 도면으로서, 발광소자의 크기는 600x250㎛이며, 발광소자 안에 3개의 개구부(80)를 가지는 모습을 나타낸다. p측 본딩 패드(60)는 발광효율과 전류의 공급을 고려하여 개구부(80)와 개구부(80) 사이에 위치하였다. 또한 연마된 기판의 제2 면에 n측 전극(70)이 형성된 모습도 도시하였다. 본 발명에 있어서, 발광소자의 크기 및 형성된 개구부(80)의 개수는 이에 한정되지 않을 뿐만 아니라. p측 본딩 패드(60)의 위치 또한 개구부(80)와 개구부(80) 사이에 형성되는 것으로 한정하는 것은 아니다.FIG. 10 is a view showing the front and rear surfaces of a group III nitride semiconductor light emitting device according to the present invention. The light emitting device has a size of 600 × 250 μm and has three
본 발명에 의하면, 수직 방향의 전극 구조를 형성하여 소자 내부의 전류 밀도를 균일하게 할 수 있어 3족 질화물 반도체 발광소자의 휘도 증가 및 전기적 신뢰성이 개선된다.According to the present invention, the electrode structure in the vertical direction can be formed to uniform the current density inside the device, thereby improving the luminance and the electrical reliability of the group III nitride semiconductor light emitting device.
또한 본 발명에 의하면, 종래의 수직 방향의 전극 구조를 가지는 반도체 발광소자의 제조 공정에서 사파이어 기판의 제거 및 새로운 기판의 접착(Wafer Bonding) 등으로 인하여 발생하는 제조 비용을 줄일 수 있다.In addition, according to the present invention, a manufacturing cost incurred due to removal of a sapphire substrate and adhesion of a new substrate in a manufacturing process of a semiconductor light emitting device having a conventional vertical electrode structure can be reduced.
또한 본 발명에 의하면, 금속 배선을 3족 질화물 발광소자의 아래 면으로 연결이 가능하여 열 분산이 용이하여 3족 질화물 반도체 발광소자의 열적 신뢰성을 개선할 수 있다. In addition, according to the present invention, it is possible to connect the metal wiring to the lower surface of the group III nitride light emitting device to facilitate heat dissipation, thereby improving the thermal reliability of the group III nitride semiconductor light emitting device.
Claims (11)
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060035149A KR100743470B1 (en) | 2006-04-18 | 2006-04-18 | Iii-nitride semiconductor light emitting device and method for manufacturing the same |
| PCT/KR2006/005755 WO2007119919A1 (en) | 2006-04-18 | 2006-12-27 | Iii-nitride semiconductor light emitting device and method for manufacturing the same |
| CN200680052876.4A CN101375416B (en) | 2006-04-18 | 2006-12-27 | III-nitride semiconductor light emitting device and method for manufacturing the same |
| JP2008557198A JP2009528694A (en) | 2006-04-18 | 2006-12-27 | Group III nitride semiconductor light-emitting device and method for manufacturing the same |
| EP06835457A EP2008314A4 (en) | 2006-04-18 | 2006-12-27 | Iii-nitride semiconductor light emitting device and method for manufacturing the same |
| TW096113427A TW200802981A (en) | 2006-04-18 | 2007-04-17 | III-nitride semiconductor light emitting device and method for manufacturing the same |
| US12/196,000 US20090020771A1 (en) | 2006-04-18 | 2008-08-21 | III-Nitride Semiconductor Light Emitting Device And Method For Manufacturing The Same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060035149A KR100743470B1 (en) | 2006-04-18 | 2006-04-18 | Iii-nitride semiconductor light emitting device and method for manufacturing the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100743470B1 true KR100743470B1 (en) | 2007-07-30 |
Family
ID=38499736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060035149A KR100743470B1 (en) | 2006-04-18 | 2006-04-18 | Iii-nitride semiconductor light emitting device and method for manufacturing the same |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR100743470B1 (en) |
| CN (1) | CN101375416B (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592839B2 (en) | 2010-05-06 | 2013-11-26 | Samsung Electronics Co., Ltd. | Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814839A (en) * | 1995-02-16 | 1998-09-29 | Sharp Kabushiki Kaisha | Semiconductor light-emitting device having a current adjusting layer and a uneven shape light emitting region, and method for producing same |
-
2006
- 2006-04-18 KR KR1020060035149A patent/KR100743470B1/en not_active IP Right Cessation
- 2006-12-27 CN CN200680052876.4A patent/CN101375416B/en not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| 1000628850000 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8592839B2 (en) | 2010-05-06 | 2013-11-26 | Samsung Electronics Co., Ltd. | Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same |
| US8871544B2 (en) | 2010-05-06 | 2014-10-28 | Samsung Electronics Co., Ltd. | Vertical light-emitting devices having patterned emitting unit and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101375416B (en) | 2010-09-15 |
| CN101375416A (en) | 2009-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5996846B2 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP5167127B2 (en) | Optoelectronic semiconductor chip | |
| US7554122B2 (en) | Nitride semiconductor light emitting device, and method of fabricating nitride semiconductor light emitting device | |
| KR100981275B1 (en) | ?-nitride semiconductor light emitting device | |
| TWI248717B (en) | GaN semiconductor device | |
| JP2010537408A (en) | Micropixel ultraviolet light emitting diode | |
| JPWO2006038665A1 (en) | Nitride semiconductor light emitting device and manufacturing method thereof | |
| JP2008047871A (en) | Semiconductor light emitting diode | |
| KR20110077707A (en) | Vertical light emitting diode and manufacturing method of the same | |
| KR101008588B1 (en) | ?-nitride compound semiconductor light emitting device | |
| WO2008026902A9 (en) | Iii-nitride semiconductor light emitting device | |
| KR100661960B1 (en) | Light emitting diode and manufacturing method thereof | |
| KR100743471B1 (en) | Manufacturnig of iii-nitride semiconductor light emitting device | |
| US20090020771A1 (en) | III-Nitride Semiconductor Light Emitting Device And Method For Manufacturing The Same | |
| KR100960279B1 (en) | Iii-nitride semiconductor light emitting device | |
| KR20080020215A (en) | Semiconductor light emitting device | |
| KR100743470B1 (en) | Iii-nitride semiconductor light emitting device and method for manufacturing the same | |
| JP3724213B2 (en) | Gallium nitride compound semiconductor light emitting device | |
| JP3763701B2 (en) | Gallium nitride semiconductor light emitting device | |
| JP2008071832A (en) | Group iii nitride semiconductor element and method for manufacturing the same | |
| KR20070079139A (en) | Method of manufacturing iii-nitride semiconductor template and iii-nitride semiconductor light emitting device and method for manufacturing the same | |
| KR100996447B1 (en) | Iii-nitride semiconductor light emitting device | |
| KR101004711B1 (en) | ?-nitride semiconductor light emitting device and method for manufacturing the same | |
| KR100688037B1 (en) | Iii-nitride semiconductor light emitting device | |
| KR101124470B1 (en) | Semiconductor light emitting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120801 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |