KR100743252B1 - 코드 데이터 에러 정정 방법 및 장치 - Google Patents
코드 데이터 에러 정정 방법 및 장치 Download PDFInfo
- Publication number
- KR100743252B1 KR100743252B1 KR1020060032737A KR20060032737A KR100743252B1 KR 100743252 B1 KR100743252 B1 KR 100743252B1 KR 1020060032737 A KR1020060032737 A KR 1020060032737A KR 20060032737 A KR20060032737 A KR 20060032737A KR 100743252 B1 KR100743252 B1 KR 100743252B1
- Authority
- KR
- South Korea
- Prior art keywords
- code data
- processor
- error
- main processor
- memory
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
- G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
- G06F11/1016—Error in accessing a memory location, i.e. addressing error
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Stored Programmes (AREA)
Abstract
Description
Claims (12)
- 하나 이상의 어플리케이션 프로세서에 결합되고, 상기 어플리케이션 프로세서의 동작을 제어하는 메인 프로세서에 있어서,MP-NM 버스를 통해 비휘발성 메모리에 접속하고, MP-VM 버스를 통해 공유 메모리에 접속하는 인터페이스부; 및상기 비휘발성 메모리의 코드 데이터 영역에 기록된 제1 코드 데이터가 에러를 포함하면 미리 설정된 에러 정정 방법 또는 상기 비휘발성 메모리의 백업 영역에 기록된 제2 코드 데이터를 이용하여 생성한 제3 코드 데이터를 상기 인터페이스부를 통해 상기 공유 메모리에 기록하는 컨트롤러를 포함하는 메인 프로세서.
- 제1항에 있어서,상기 컨트롤러는 상기 제1 코드 데이터가 1비트 에러를 포함하면 상기 에러 정정 방법에 의해 상기 제3 코드 데이터를 생성하고, 상기 제1 코드 데이터가 2비트 이상의 에러를 포함하면 상기 제2 코드 데이터를 이용하여 상기 제3 코드 데이터를 생성하는 것을 특징으로 하는 메인 프로세서.
- 제2항에 있어서,상기 컨트롤러는 상기 제2 코드 데이터가 1비트 에러를 포함하면 상기 에러 정정 방법에 의해 상기 제3 코드 데이터를 생성하고, 상기 제2 코드 데이터가 2비트 이상의 에러를 포함하면 에러 메시지가 출력되도록 제어하는 것을 특징으로 하는 메인 프로세서.
- 제1항 내지 제3항 중 어느 한 항에 있어서,상기 메인 프로세서는 상기 제3 코드 데이터를 상기 비휘발성 메모리에 기록하는 것을 특징으로 하는 메인 프로세서.
- 제1항에 있어서,상기 공유 메모리는 2이상의 포트를 포함하고, 각각의 포트가 상기 메인 프로세서 및 상기 어플리케이션 프로세서에 1씩 할당되는 것을 특징으로 하는 메인 프로세서.
- 제5항에 있어서,상기 공유 메모리의 저장 영역은 상기 메인 프로세서의 전용 영역, 상기 어플리케이션 프로세서의 전용 영역, 상기 메인 프로세서와 상기 어플리케이션 프로 세서가 접속할 수 있는 공통 영역이 포함되도록 분할된 것을 특징으로 하는 메인 프로세서.
- 제1항에 있어서,상기 비휘발성 메모리 및 상기 공유 메모리는 MCP(Multi-Chip Package) 기술에 의해 원 칩화된 것을 특징으로 하는 메인 프로세서.
- 제1항에 있어서,상기 코드 데이터는 부트 코드(boot code) 데이터, 프로그램 실행 코드 데이터, 멀티미디어 기능 수행을 위한 코드 데이터 중 적어도 어느 하나인 것을 특징으로 하는 메인 프로세서.
- 제8항에 있어서,상기 컨트롤러는 상기 어플리케이션 프로세서의 부팅을 위한 부트 코드 데이터를 생성하여 상기 공유 메모리에 기록하고, 상기 어플리케이션 프로세서는 상기 공유 메모리에 기록된 부트 코드 데이터를 이용하여 부팅되는 것을 특징으로 하는 메인 프로세서.
- 제1항에 있어서,상기 비휘발성 메모리는 NAND 플래시 메모리 또는 NOR 플래시 메모리인 것을 특징으로 하는 메인 프로세서.
- 제1항에 있어서,상기 공유 메모리는 SDRAM 메모리인 것을 특징으로 하는 메인 프로세서.
- 제1항에 있어서,상기 메인 프로세서는 상기 하나 이상의 어플리케이션 프로세서와 제어 신호 송수신을 위하여 각각 MP-AP 버스를 통해 결합되는 것을 특징으로 하는 메인 프로세서.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060032737A KR100743252B1 (ko) | 2006-04-11 | 2006-04-11 | 코드 데이터 에러 정정 방법 및 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060032737A KR100743252B1 (ko) | 2006-04-11 | 2006-04-11 | 코드 데이터 에러 정정 방법 및 장치 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050120965A Division KR100625811B1 (ko) | 2005-12-09 | 2005-12-09 | 코드 데이터 에러 정정 방법 및 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070061019A KR20070061019A (ko) | 2007-06-13 |
KR100743252B1 true KR100743252B1 (ko) | 2007-07-27 |
Family
ID=38356957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060032737A KR100743252B1 (ko) | 2006-04-11 | 2006-04-11 | 코드 데이터 에러 정정 방법 및 장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100743252B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113821309B (zh) * | 2021-11-16 | 2022-03-22 | 科东(广州)软件科技有限公司 | 一种微内核虚拟机间的通信方法、装置、设备及存储介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4794597A (en) * | 1986-03-28 | 1988-12-27 | Mitsubishi Denki Kabushiki Kaisha | Memory device equipped with a RAS circuit |
-
2006
- 2006-04-11 KR KR1020060032737A patent/KR100743252B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4794597A (en) * | 1986-03-28 | 1988-12-27 | Mitsubishi Denki Kabushiki Kaisha | Memory device equipped with a RAS circuit |
Also Published As
Publication number | Publication date |
---|---|
KR20070061019A (ko) | 2007-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5399626B2 (ja) | ページデータを保存するための方法と装置 | |
KR100625811B1 (ko) | 코드 데이터 에러 정정 방법 및 장치 | |
US20150199137A1 (en) | Embedded multimedia card and method of operating the same | |
JP4908083B2 (ja) | メモリコントローラ | |
US10303367B2 (en) | Mapping table updating method without updating the first mapping information, memory control circuit unit and memory storage device | |
US20160085680A1 (en) | Mobile Memory Cache Read Optimization | |
JP2008033648A (ja) | 記憶装置およびその接続方法 | |
TW202009942A (zh) | 資料存取方法、記憶體控制電路單元與記憶體儲存裝置 | |
US20230169028A1 (en) | Bridge device and data storage system | |
CN114174973A (zh) | 串行存储器设备i/o模式选择 | |
TW201939283A (zh) | 主機記憶體緩衝區配置方法、記憶體儲存裝置與記憶體控制電路單元 | |
TWI762275B (zh) | 借助專用位元資訊來執行一記憶體裝置之存取管理之方法、記憶體裝置、電子裝置、應用於一記憶體裝置之控制器以及主機裝置 | |
TWI658402B (zh) | 資料寫入方法、記憶體控制電路單元及記憶體儲存裝置 | |
US20160055853A9 (en) | Method for processing sound data and circuit therefor | |
KR100743253B1 (ko) | 코드 데이터 에러 정정 방법 및 장치 | |
KR100822468B1 (ko) | 공유 메모리를 구비한 장치 및 코드 데이터 전송 방법 | |
KR100743252B1 (ko) | 코드 데이터 에러 정정 방법 및 장치 | |
KR100743258B1 (ko) | 코드 데이터 에러 정정 방법 및 장치 | |
TW202318201A (zh) | 藉助於預定命令來進行記憶體裝置的資料存取控制的方法及設備 | |
JP2009176147A (ja) | 電子機器および電子機器のメモリアクセス許可判別方法 | |
JP2006331233A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
US12032860B2 (en) | Data protection method for memory and storage device thereof | |
KR100575927B1 (ko) | 이동통신 단말기에서 부팅 방법 | |
TWI820952B (zh) | 藉助於預定命令來進行記憶體裝置的資料存取控制的方法及設備 | |
TWI766431B (zh) | 資料處理方法及對應之資料儲存裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A107 | Divisional application of patent | ||
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130626 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140701 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150629 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180627 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190625 Year of fee payment: 13 |