KR100740355B1

KR100740355B1 - Isolated gate driver circuit for power switching devices

Info

Publication number: KR100740355B1
Application number: KR1020050101218A
Authority: KR
Inventors: 상순 김; 웨이 첸
Original assignee: 모노리틱 파워 시스템즈
Priority date: 2005-08-01
Filing date: 2005-10-26
Publication date: 2007-07-16
Also published as: KR20070015834A

Abstract

하프-브리지(half-bridge) 및 풀-브리지(full-bridge) 전력 변환기 토폴로지를 위한 상부(high-side) 및 하부(low-side) 스위칭 디바이스를 구동하기 위한 분리형 게이트 구동기 회로의 실시예가 개시된다. 개시된 회로는 충분한 데드-타임(dead-time)을 제공하고, 듀티 사이클(duty cycle)의 넓은 범위에서 동작하며, 단일 전력 공급(V_CC)을 필요로 한다. 이러한 회로에 대한 전형적인 응용으로는, 고전압 DC 레일에 의해 전력이 공급되는 냉음극 형광램프(cold cathode fluorescent lamp: CCFL) 인버터를 포함한다. An embodiment of a separate gate driver circuit for driving high-side and low-side switching devices for half-bridge and full-bridge power converter topologies is disclosed. . The disclosed circuitry provides sufficient dead-time, operates over a wide range of duty cycles, and requires a single power supply (V _CC ). Typical applications for such circuits include cold cathode fluorescent lamp (CCFL) inverters powered by high voltage DC rails.

하프-브리지, 풀-브리지, 변압기, 데드-타임, 듀티 사이클, CCFL Half-Bridge, Full-Bridge, Transformer, Dead-Time, Duty Cycle, CCFL

Description

전력 스위칭 디바이스를 위한 분리형 게이트 구동기 회로{ISOLATED GATE DRIVER CIRCUIT FOR POWER SWITCHING DEVICES}Isolated gate driver circuit for power switching devices {ISOLATED GATE DRIVER CIRCUIT FOR POWER SWITCHING DEVICES}

도 1은 본 발명의 일 실시예에 따른 분리형 게이트 구동 회로를 도시한 도면. 1 is a diagram illustrating a separate gate driving circuit according to an embodiment of the present invention.

도 2는 듀티 사이클(duty cycle)의 함수로서, 도 1에 도시된, 분리형 변압기의 2차 권선 전압을 도시한 도면. FIG. 2 shows the secondary winding voltage of the isolated transformer, shown in FIG. 1, as a function of duty cycle. FIG.

도 3은 도 1의 게이트 구동 회로의 동작 파형 상세를 도시한 도면. 3 is a view showing operation waveform details of the gate driving circuit of FIG. 1;

도 4 내지 도 7은 도 1의 회로와 유사한 게이트 구동 회로를 도시한 도면. 4-7 illustrate a gate drive circuit similar to the circuit of FIG. 1.

도 8은 하프-브리지 토폴로지(half-bridge topology)를 위한 분리형 게이트 구동기를 도시한 도면. 8 shows a separate gate driver for a half-bridge topology.

도 9는 게이트 신호의 과도 파형(transient waveform)을 도시한 도면. 9 illustrates a transient waveform of a gate signal.

도 10은 두 MOSFET 모두를 위한 동기식 게이트 구동기를 도시한 도면. 10 illustrates a synchronous gate driver for both MOSFETs.

도 11은 풀-브리지 토폴로지(full-bridge topology)를 위한 단일 분리형 변압기를 구비한 풀-브리지 게이트 구동 회로를 도시한 도면. FIG. 11 shows a full-bridge gate drive circuit with a single isolated transformer for a full-bridge topology. FIG.

도 12는 변압기 2차 권선 전압을 도시한 도면. 12 shows the transformer secondary winding voltage.

도 13은 상보성(complementary) 게이트 신호와 함께 MOSFET 구동 전압을 도시한 도면. 13 shows the MOSFET drive voltage with complementary gate signals.

도 14는 스위칭 MOSFET의 분리형 게이트 전압을 도시한 도면. 14 shows an isolated gate voltage of a switching MOSFET.

도 15는 동기식 게이트 신호와 함께 MOSFET의 게이트 전압을 도시한 도면. 15 shows the gate voltage of a MOSFET with a synchronous gate signal.

이하 설명된 실시예들은, 일반적으로 MOS-게이트 전력 디바이스를 구동하기 위한 집적 회로 게이트 구동기에 관한 것이며, 구체적으로 상부 및 하부의 IGBT(insulated gate bipolar transistor) 디바이스가 동시에 턴-온 하는 것을 예방하기 위한 구동기에 관한 것이다. Embodiments described below generally relate to an integrated circuit gate driver for driving a MOS-gate power device, specifically to prevent the upper and lower insulated gate bipolar transistor (IGBT) devices from turning on at the same time. Relates to a driver.

MOSFET, IGBT 및 MCT(MOS-controlled thyristor)와 같은 용량성 게이트 제어 입력을 갖는 전력 스위칭 디바이스들은, ON/OFF 부하 제어, 스위칭 증폭기, 모터 구동기, SMPS(switch mode power supply) 및 높은 스위칭 주파수에서 우수한 성능을 위한 사이클로컨버터(cycloconverter)와 같은 다수의 전자 스위칭 응용에서 사용된다. 이러한 디바이스들은 게이트 용량을 상대적으로 낮은, 적절한 전압 값으로 충전함으로써 켜지고, 게이트 용량을 방전함으로써 꺼진다. 전력 스위칭 디바이스가 언제 켜지고 꺼지는지에 관한 정보는, 디바이스를 켜고 끄는 수단으로서 전력 스위칭 디바이스의 게이트 용량을 빠르게 충전 및 방전하도록 설계된 게이트 구동기 회로로 전달된다. Power switching devices with capacitive gate control inputs such as MOSFETs, IGBTs, and MOS-controlled thyristors (MCTs) are excellent for ON / OFF load control, switching amplifiers, motor drivers, switch mode power supplies (SMPS), and high switching frequencies. It is used in many electronic switching applications such as cycloconverters for performance. These devices are turned on by charging the gate capacitance to a relatively low, appropriate voltage value, and turned off by discharging the gate capacitance. Information about when the power switching device is turned on and off is passed to a gate driver circuit designed to quickly charge and discharge the gate capacity of the power switching device as a means to turn the device on and off.

그러나 모터 제어기에서와 같이, 상부(high-side) 및 하부(low-side) MOS-게이트 디바이스를 사용하는 회로에서, 두 개의 MOS-게이트 디바이스는 동시에 켜질 수 없는데, 이는 "슈트-쓰루(shoot-through)" 상태로 알려진 직접 단락 회로를 생성하기 때문이다. 보통의 응용에는 스위칭 레귤레이터(switching regulator)의 출력단으로서, 두 개의 전력 공급 레일(power supply rail) 사이에 직렬로 쌓은 두 개의 MOS 전력 트랜지스터를 사용하는 것을 포함하며, 이는 통상적으로 "하프-브리지(half-bridge)" 구성이라고 지칭된다. 전력 스위치 모두가 동시에 켜지는 "슈트-쓰루" 상태에서, 두 개의 전력 레일 사이에 낮은 저항의 경로가 생성되고, 두 개의 전력 스위치를 통하여 많은 전류가 흐를 것이다. 슈트-쓰루는 전력을 낭비하고, 전력 공급 전압에 변동(fluctuation)을 일으킬 수 있으며, 그리고/또는 전력 스위치에 손상을 가할 수 있는 과열을 일으킬 수 있다. However, in circuits using high-side and low-side MOS-gate devices, such as in a motor controller, two MOS-gate devices cannot be turned on at the same time, which is a "shoot-through". This creates a direct short circuit known as the "through" state. Typical applications include the use of two MOS power transistors stacked in series between two power supply rails as the output stage of a switching regulator, which is commonly referred to as a "half-bridge." -bridge) "configuration. In a "shoot-through" state where both power switches are turned on simultaneously, a low resistance path will be created between the two power rails, and a large amount of current will flow through the two power switches. The chute-through can waste power, cause fluctuations in the power supply voltage, and / or cause overheating that can damage the power switch.

하프-브리지 및 풀-브리지 전력 변환기 토폴로지를 위한 상부 및 하부 스위칭 디바이스를 구동하기 위한 분리형 게이트 구동기 회로의 실시예가 개시된다. 개시된 회로는 충분한 데드-타임을 제공하고, 듀티 사이클의 넓은 범위에서 동작하며, 단일 전력 공급(V_CC)을 필요로 한다. 이러한 회로에 대한 전형적인 응용으로는, 고전압 DC 레일에 의해 전력이 공급되는 냉음극 형광램프 인버터를 포함한다. Embodiments of separate gate driver circuits for driving upper and lower switching devices for half-bridge and full-bridge power converter topologies are disclosed. The disclosed circuitry provides sufficient dead-time, operates over a wide range of duty cycles, and requires a single power supply (V _CC ). Typical applications for such circuits include cold cathode fluorescent lamp inverters powered by high voltage DC rails.

본 발명의 다양한 실시예들이 이제 설명될 것이다. 이하의 설명은 이 실시예들에 대한 완전한 이해 및 설명을 가능하기 하기 위하여 구체적 세부 사항을 제공한다. 그러나 본 기술분야의 당업자는 이러한 많은 세부 사항 없이도 본 발명이 실시될 수 있음을 이해할 것이다. 추가적으로, 다양한 실시예들과 관련된 설명을 불필요하게 불명료하게 하는 것을 피하기 위하여, 일부 주지의 구조 또는 기능은 상세히 도시되거나 설명되지 않을 수 있다. Various embodiments of the invention will now be described. The following description provides specific details in order to enable a thorough understanding and explanation of these embodiments. However, one skilled in the art will understand that the present invention may be practiced without many of these details. In addition, in order to avoid unnecessarily obscuring the description associated with the various embodiments, some well-known structures or functions may not be shown or described in detail.

이하 제시된 설명에서 사용된 용어는, 본 발명의 특정한 구체적 실시예의 상세한 설명과 연관되어 사용되고 있을지라도, 합리적으로 가장 넓게 해석될 것으로 의도된다. 특정 용어들이 이하에서 강조될 수 있지만, 임의의 제한된 방식으로 해석될 것으로 의도된 모든 용어는, 본 상세한 설명 부분에서와 같이 명백하고 구체적으로 정의될 것이다. The terminology used in the description set forth below is intended to be reasonably construed broadly, even when used in connection with the detailed description of specific embodiments of the invention. Although specific terms may be emphasized below, all terms intended to be interpreted in any limited manner will be clearly and specifically defined as in this Detailed Description section.

브리지 타입 전력 변환 토폴로지(하프 및 풀 브리지)를 위한 상부 및 하부 스위칭 디바이스를 위한 분리형 게이트 구동기 회로의 실시예가 개시된다. 이러한 회로에 대한 전형적인 응용으로는 고전압 DC 레일에 의해 전력이 공급되는 냉음극 형광램프(CCFL)를 포함한다. Embodiments of separate gate driver circuits for upper and lower switching devices for bridge type power conversion topologies (half and full bridge) are disclosed. Typical applications for such circuits include cold cathode fluorescent lamps (CCFLs) powered by high voltage DC rails.

MOSFET의 게이트 및 소스가 부동(floating)이기 때문에, 상부 스위치의 구동은 간단한 것이 아니다. MOSFET을 구동하기 위한 한 방법은 고전압 드라이버 IC를 사용하는 것이나, 이 접근법은 비용이 많이 든다. 분리형 변압기(isolated transformer)와 n-채널 트랜지스터 및 p-채널 트랜지스터를 포함하는 게이트 구동 회로에 대한 개시된 실시예는, 비용면에서 보다 효율적이고, 충분한 데드 타임(dead time)을 제공하며, 듀티 사이클의 넓은 범위에서 동작한다. Since the gate and source of the MOSFET are floating, driving the upper switch is not straightforward. One way to drive a MOSFET is to use a high voltage driver IC, but this approach is expensive. The disclosed embodiment for an isolated transformer and a gate drive circuit comprising an n-channel transistor and a p-channel transistor is more cost effective, provides sufficient dead time, It works in a wide range.

도 1은 분리형 게이트 구동 회로의 일 실시예를 도시한다. 이 실시예의 회로는 분리형 변압기, n-채널 트랜지스터 및 p-채널 트랜지스터, 그리고 전력 스위 칭 디바이스(MOSFET)로 구성된다. 이 실시예에서, PWM 제어 입력 신호는 분리형 변압기를 통하여 전송된다. 여기서, 커패시터 C는 변압기의 포화(saturation)를 피하기 위하여 사용된다. Tr1은 풀-업 n-채널 BJT(bipolar junction transistor)이며, 스위칭 디바이스를 통하여 높은 게이트 전류를 제공한다. 1 illustrates one embodiment of a separate gate drive circuit. The circuit of this embodiment consists of a separate transformer, n-channel transistor and p-channel transistor, and a power switching device (MOSFET). In this embodiment, the PWM control input signal is transmitted through a separate transformer. Here, capacitor C is used to avoid saturation of the transformer. Tr1 is a pull-up n-channel bipolar junction transistor (BJT) and provides high gate current through the switching device.

게이트 저항 Rg는 MOSFET의 게이트 앞에 배치되는 것이 통상적이다. 그러나, Rg는 이동되어 Tr1과 직렬로 배치된다. 이 구성에서, MOSFET 게이트 방전 임피던스는 더 낮아질 것이다. Tr2는 풀-다운 p-채널 BJT이며, 게이트 방전 경로를 제공함으로써 스위칭 디바이스의 빠른 턴-오프 타임을 획득하는데 사용된다. Rg는 MOSFET 턴-온 속도를 결정한다. Tr1 및/또는 Tr2는 MOSFET에 의해 대체될 수 있다. Tr1 또는 Tr2를 구동하기 위한 전압은 매우 낮아서, 변압기에 요구되는 2차 전압이 더 낮을 수 있기 때문에 변압기 자성체(magnetic)의 크기가 더 작게 된다. MOSFET(Q)을 켜기 위하여, Tr1은 켜지고 Tr2는 꺼진다. 반면에, Tr2가 켜지고 Tr1이 꺼지면 Q는 꺼진다. 다이오드 D3는 Tr2를 켜거나 Tr1을 끄기 위하여 더 낮은 임피던스 경로를 제안한다. 오프-타임 기간은 다이오드 D3와 직렬인 저항 R2에 의해 결정된다. The gate resistor Rg is typically placed in front of the gate of the MOSFET. However, Rg is moved and placed in series with Tr1. In this configuration, the MOSFET gate discharge impedance will be lower. Tr2 is a pull-down p-channel BJT and is used to obtain a fast turn-off time of the switching device by providing a gate discharge path. Rg determines the MOSFET turn-on rate. Tr1 and / or Tr2 may be replaced by a MOSFET. The voltage for driving Tr1 or Tr2 is so low that the transformer magnetic material is smaller because the secondary voltage required for the transformer may be lower. To turn on the MOSFET (Q), Tr1 is turned on and Tr2 is turned off. On the other hand, Q is off when Tr2 is on and Tr1 is off. Diode D3 offers a lower impedance path to turn on Tr2 or turn off Tr1. The off-time period is determined by resistor R2 in series with diode D3.

도 2는, 듀티 사이클의 함수로서, 도 1에 도시된 분리형 변압기의 2차 권선 전압을 도시한다. 도 2의 영역 A는 영역 B와 동일해야 한다. 듀티 사이클이 50%에 근접한 경우 2차 전압은 대칭이며, 따라서 Tr1 및 Tr2 모두에 대한 구동 전압은 충분히 높다. 그러나 매우 낮은 듀티 사이클 또는 매우 높은 듀티 사이클(예를 들어, 20%보다 낮거나 80%보다 높은 듀티 사이클)과 연관된 2차 전압은 Tr1 또는 Tr2 를 켜기에 충분할 정도로 높지 않다. FIG. 2 shows the secondary winding voltage of the isolated transformer shown in FIG. 1 as a function of duty cycle. Region A in FIG. 2 should be identical to region B. FIG. When the duty cycle is close to 50%, the secondary voltage is symmetrical, so the drive voltage for both Tr1 and Tr2 is high enough. However, the secondary voltage associated with a very low duty cycle or a very high duty cycle (eg, a duty cycle lower than 20% or higher than 80%) is not high enough to turn on Tr1 or Tr2.

따라서, 추가적 구성 요소 C1, C2, D1 및 D2를 추가함으로써 DC 오프셋이 필요하다. 변압기 센터-탭(transformer center-tap)이 다이오드 D1 및 D2에 연결된다. 스위치-오프 기간 동안 커패시터 C1이 충전되고 Tr1을 켜는 것을 도우며, 한편 스위치-온 기간 동안 커패시터 C2가 충전되고 Tr2를 켜는 것을 돕는다. 그 결과, Vae("a" 점과 "e" 점 사이의 전압)의 양의 피크(peak) 전압은, 듀티 사이클의 넓은 범위에 걸쳐, Vae의 음의 피크 전압과 유사하다. 도 3은 도 1의 게이트 구동 회로의 상세한 동작 파형을 도시한다. Therefore, DC offset is needed by adding additional components C1, C2, D1 and D2. Transformer center-taps are connected to diodes D1 and D2. During the switch-off period, capacitor C1 is charged and helps to turn on Tr1, while during the switch-on period, capacitor C2 is charged and helps to turn on Tr2. As a result, the positive peak voltage of Vae (the voltage between the "a" and "e" points) is similar to the negative peak voltage of Vae over a wide range of duty cycles. 3 illustrates a detailed operation waveform of the gate driving circuit of FIG. 1.

도 4 내지 도 7은 도 1의 게이트 구동 회로와 유사점을 갖는 게이트 구동 회로의 대체 실시예를 도시한다. 도 1 및 도 4 내지 도 7에 도시된 게이트 구동 회로들은, 분리형 변압기의 두 개의 2차 권선을 사용하는 하프-브리지 및 풀-브리지 토폴로지 모두와 함께 사용될 수 있다. 4-7 illustrate alternative embodiments of the gate drive circuit having similarities to the gate drive circuit of FIG. 1. The gate drive circuits shown in FIGS. 1 and 4-7 can be used with both half-bridge and full-bridge topologies using two secondary windings of a split transformer.

도 8은 하프-브리지 토폴로지를 위한 분리형 게이트 구동기의 일 실시예를 도시한다(예를 들어, 스위칭 레귤레이터의 출력단으로서, 두 개의 전력 트랜지스터가 두 개의 전력 공급 레일 사이에 직렬로 쌓임). 도 1의 단일 게이트 구동 회로에 더하여, 이 실시예의 분리형 변압기는 단일 1차 권선 및 센터-탭을 구비한 두 개의 2차 권선을 갖는다. 이 실시예에서, 부트스트랩 회로(bootstrap circuit)가 상단 스위치 Q1에 대하여 추가되고, 하프-브리지는 직렬인 두 개의 MOSFET을 갖는다. 8 shows one embodiment of a separate gate driver for a half-bridge topology (eg, as the output stage of a switching regulator, two power transistors stacked in series between two power supply rails). In addition to the single gate drive circuit of FIG. 1, the isolated transformer of this embodiment has two secondary windings with a single primary winding and a center-tap. In this embodiment, a bootstrap circuit is added for the top switch Q1 and the half-bridge has two MOSFETs in series.

두 개의 전력 스위치 Q1 및 Q2는 상보성 모드(complementary mode) 또는 동 기식 모드에서 동작하여, 두 스위치 모두를 동작시키기 위하여 단일 PWM 제어 신호가 사용될 수 있다. Q1이 켜지면, 양의 ILoad 전류가 Cdc로부터 Q1을 통하여 부하로 흐른다. Q2가 켜지면, 음의 ILoad 전류가 부하로부터 Q2를 통하여 흐른다. 부트스트랩 회로는 커패시터 Cboot 및 다이오드 Dboot를 포함한다. 커패시터 Cboot는 Q2가 켜질 때마다 충전되며, Q1이 온 상태인 동안에는 방전된다. 다이오드 Dboot를 추가함으로써, Q1에 대하여 추가적 전력 공급이 필요하지 않다. 도 8a의 회로는 상보성 신호가 바람직하며, 반면 도 8b의 회로는 동기식 신호가 바람직하다. 도 8a 및 도 8b에 도시된 바와 같은 두 개의 2차 권선을 갖는 통합된 변압기 대신에, 상단 및 하단 MOSFET을 위한 두 개의 별도의 분리형 변압기가 사용될 수도 있다. The two power switches Q1 and Q2 operate in complementary mode or synchronous mode so that a single PWM control signal can be used to operate both switches. When Q1 is turned on, a positive ILoad current flows from Cdc through Q1 to the load. When Q2 is turned on, a negative ILoad current flows from the load through Q2. The bootstrap circuit includes a capacitor Cboot and a diode Dboot. Capacitor Cboot is charged each time Q2 is turned on and discharged while Q1 is on. By adding diode Dboot, no additional power supply is required for Q1. The circuit of Fig. 8A is preferably a complementary signal, whereas the circuit of Fig. 8B is a synchronous signal. Instead of an integrated transformer with two secondary windings as shown in FIGS. 8A and 8B, two separate separate transformers for the top and bottom MOSFETs may be used.

도 9는 상보성 PWM 모드와 함께 Q1 및 Q2 게이트 신호의 과도 파형을 도시한다. 브리지 구성에 있어, 데드-타임(dead-time)은 "슈트 쓰루" 또는 레그(leg)를 통한 교차 전도 전류(cross-conduction current)를 예방하는데 필수적이다. 따라서, 턴-오프 타임은 짧아야 하며, 턴-온 지연이 요구된다. 데드-타임(Tdead)은 낮은 저항 R2 및 상대적으로 높은 저항 R1으로 조정된다. 9 shows the transient waveforms of the Q1 and Q2 gate signals with complementary PWM mode. In a bridge configuration, dead-time is essential to prevent cross-conduction current through "shoot through" or leg. Therefore, the turn-off time should be short and a turn-on delay is required. Dead-time (Tdead) is adjusted to low resistance R2 and relatively high resistance R1.

도 10은 상단 및 하단 MOSFET을 위한 동기식 게이트 신호를 도시한다. 두 개의 전력 스위치는 상보성 또는 동기식이어서, 단일 분리형 변압기는 하프-브리지 및 풀-브리지 토폴로지 모두에 대하여 사용될 수 있다. Vdf는 변압기의 2차 권선에 걸리는 전압이다. 10 shows synchronous gate signals for the top and bottom MOSFETs. The two power switches are complementary or synchronous so that a single discrete transformer can be used for both half-bridge and full-bridge topologies. Vdf is the voltage across the secondary winding of the transformer.

도 11은 풀-브리지 토폴로지를 위한 단일 분리형 변압기를 구비한 풀-브리지 게이트 구성 회로를 도시한다. 부트스트랩 회로가 도 8의 회로에서와 같은 방식으로 추가된다. G1 내지 G4에서의 게이트 구동 회로는 상기 개시된 도 1 및 도 4 내지 도 7에 도시된 임의의 구동 회로일 수 있다. 예를 들어, 도 4에 도시된 회로가 G1 및 G3에 사용될 수 있으며, 도 5에 도시된 회로가 G2 및 G4에 사용될 수 있다. 개시된 회로들은 충분한 데드-타임을 제공하고, 듀티 사이클의 넓은 범위에서 동작하며, 단일 전력 공급(Vcc)을 필요로 한다. 11 shows a full-bridge gate configuration circuit with a single discrete transformer for a full-bridge topology. Bootstrap circuitry is added in the same manner as in the circuit of FIG. The gate driving circuit in G1 to G4 may be any driving circuit shown in FIGS. 1 and 4 to 7 described above. For example, the circuit shown in FIG. 4 may be used for G1 and G3, and the circuit shown in FIG. 5 may be used for G2 and G4. The disclosed circuits provide sufficient dead-time, operate over a wide range of duty cycles, and require a single power supply (Vcc).

도 12는 변압기 2차 권선 전압을 도시한다. 음의 피크 전압은 낮은 듀티 사이클에서 p-채널 MOSFET을 켜기에 충분하지 않다. 12 shows the transformer secondary winding voltage. A negative peak voltage is not enough to turn on the p-channel MOSFET at low duty cycles.

도 13은 상보성 게이트 신호와 함께 트랜지스터 구동 전압을 도시한다. 도 13에 도시된 바와 같이, 더 낮은 듀티 사이클에서조차도, 음의 피크 전압은 p-채널 BJT를 켜고 n-채널 BJT를 끄기에 충분하다. Figure 13 shows a transistor drive voltage with complementary gate signal. As shown in FIG. 13, even at a lower duty cycle, a negative peak voltage is sufficient to turn on the p-channel BJT and turn off the n-channel BJT.

도 14는 상보성 게이트 신호와 함께, 도 4에 도시된 스위칭 MOSFET의 분리형 게이트 전압을 도시한다. 전압을 나타내는 파형은 분리형 게이트 구동 회로가 충분한 데드-타임을 획득하고 듀티 사이클의 넓은 범위에 걸쳐 동작하는 것을 도시한다. FIG. 14 shows the isolated gate voltage of the switching MOSFET shown in FIG. 4 with the complementary gate signal. The waveform representing the voltage shows that the isolated gate drive circuitry achieves sufficient dead-time and operates over a wide range of duty cycles.

도 15는 동기식 게이트 신호와 함께 MOSFET의 게이트 전압을 도시한다. Figure 15 shows the gate voltage of the MOSFET with the synchronous gate signal.

BJT 트랜지스터는 FET 트랜지스터에 의해 대체될 수 있으며, 저항, 커패시터 및 다이오드는 다른 저항성, 용량성 및 단방향성 전류 소자에 의해 각각 대체될 수 있음에 유념해야 한다. It should be noted that BJT transistors can be replaced by FET transistors, and that resistors, capacitors and diodes can be replaced by other resistive, capacitive and unidirectional current elements respectively.

문맥상 분명하게 다른 것을 요구하는 것이 아닌 한, 발명의 상세한 설명 및 청구범위 전체를 통하여, "포함하는", "포함한다."라는 단어 및 그와 유사한 단어는, 배타적이거나 망라하는 의미가 아닌, 포괄적인 의미로 해석되어야 한다. 즉, 말하자면 "제한되지 않는, 포함하는" 의미이다. 본 명세서에서 사용된 바와 같은, "연결된", "접속된" 또는 이들의 임의의 변형 용어들은, 둘 이상의 소자들 사이에, 직접적인 또는 간접적인 임의의 접속 또는 결합을 의미하며, 소자들 간의 접속 연결은 물리적, 논리적 또는 이들의 조합일 수 있다. Throughout the description and claims of this invention, the words "comprising," "comprising," and similar words, unless the context clearly requires otherwise, are not intended to be exclusive or exhaustive. It should be interpreted in a comprehensive sense. In other words, it means "including, but not limited to". As used herein, “connected”, “connected” or any variant thereof means any direct or indirect any connection or combination between two or more elements, and a connection connection between the elements. May be physical, logical or a combination thereof.

추가적으로, "본 명세서", "상기", "하기" 및 유사한 의미의 단어들은, 본 출원에서 사용될 때, 본 출원의 임의의 특정 부분이 아닌 전체로서 본 출원을 지칭할 것이다. 문맥이 허용하는 경우, 상기 발명의 상세한 설명에서 사용하고 있는 단수 또는 복수는, 각각 복수 또는 단수를 포함할 수도 있다. 둘 이상의 아이템의 목록을 참조하는데 있어서, "또는"이라는 단어는, 목록에 있는 임의의 아이템, 목록에 있는 모든 아이템, 목록에 있는 아이템들의 임의의 조합 등, 이러한 단어의 해석 모두를 포함한다. In addition, the words "this specification", "the above", "following", and similar meanings, when used in this application, will refer to the present application as a whole rather than any particular part of the present application. Where the context permits, the singular or plural number used in the detailed description of the invention may include the plural or singular number respectively. In referring to a list of two or more items, the word "or" includes both interpretations of these words, such as any item in the list, all items in the list, and any combination of items in the list.

본 발명의 실시예들에 대한 상기 상세한 설명은 상기 개시된 정확한 형태만으로 본 발명을 한정하거나 망라하는 것으로 의도된 것이 아니다. 본 발명에 대한 예시 및 구체적 실시예가 예시적 목적으로 상기 설명되어 있지만, 본 기술분야의 당업자라면 인식할 수 있는 바와 같이, 본 발명의 범위 내에서 다양한 균등한 변형이 가능하다. The above detailed description of embodiments of the invention is not intended to be exhaustive or to limit the invention to the precise form disclosed above. Although examples and specific embodiments of the present invention have been described above for illustrative purposes, various equivalent modifications are possible within the scope of the present invention as would be appreciated by those skilled in the art.

본 명세서에서 제공된 본 발명의 교시 내용은, 반드시 상기 설명된 시스템일 필요없이, 다른 시스템에도 적용될 수 있다. 상술한 다양한 실시예들의 소자 및 동작들은 다른 실시예들을 제공하기 위하여 결합될 수 있다. The teachings of the invention provided herein may be applied to other systems without necessarily being the systems described above. The elements and operations of the various embodiments described above can be combined to provide other embodiments.

상기 상세한 설명으로부터 본 발명에 대한 변경은 손쉽게 이루어질 수 있다. 상기 설명은 본 발명의 특정 실시예를 설명하고 예상되는 최고의 모드를 설명하고 있지만, 문맥에서 얼마나 자세하게 나타나 있는지와 무관하게, 본 발명은 많은 방식으로 실시될 수 있다. 상술한 보상 시스템의 세부 사항은, 본 명세서에 개시되어 있는 본 발명에 의해 포괄될 수 있는 범위 내에서, 구현상의 세부 사항에 있어서 상당량 변경될 수 있다. Modifications to the invention can be made easily from the above detailed description. Although the above description describes certain embodiments of the present invention and describes the best mode expected, the present invention may be practiced in many ways, regardless of how detailed it is in the context. The details of the compensation system described above may vary considerably in implementation details within the scope that may be encompassed by the invention disclosed herein.

상기 언급한 바와 같이, 본 발명의 특정 기능 또는 양상을 설명하는 동안 사용된 특정 용어는, 그 용어가 연관되어 있는 본 발명의 임의의 특정 특성, 기능 또는 양상으로 제한되도록 본 명세서에서 재정의되어 있는 것을 의미하는 것으로 다뤄져서는 안 된다. 일반적으로, 이하의 청구범위에서 사용된 용어는, 상기 상세한 설명 부분에서 명시적으로 정의하고 있지 않다면, 명세서에 개시된 특정 실시예들로 본 발명을 한정하는 것으로 해석되어 져서는 안 된다. 따라서, 본 발명의 실제 범위는 개시된 실시예뿐만이 아니라, 청구범위 하에 본 발명을 실시 또는 구현하는 모든 균등한 방식을 포함한다. As mentioned above, certain terms used during the description of a particular function or aspect of the invention are defined herein to be limited to any particular feature, function or aspect of the invention to which the term is associated. It should not be treated as meaning. In general, the terms used in the following claims should not be construed as limiting the invention to the specific embodiments disclosed in the specification unless explicitly defined in the above detailed description. Thus, the true scope of the present invention includes not only the disclosed embodiments but also all equivalent ways of implementing or implementing the present invention under the claims.

본 발명의 특정 양상은 특정한 청구 형태로 이하 제시되지만, 발명자는 임의의 수의 청구 형태로 본 발명의 다양한 양상을 고려한다. 따라서, 발명자는 본 발명의 다른 양상들을 위한 추가적인 청구 형태를 추구하기 위하여 본 출원을 제출한 이후에 추가적인 청구항을 추가할 권리를 보유한다. While certain aspects of the invention are presented below in the form of certain claims, the inventors contemplate various aspects of the invention in any number of claims. Accordingly, the inventor reserves the right to add additional claims after submitting this application in order to pursue additional claims for other aspects of the invention.

Claims

하프-브리지(half-bridge) 또는 풀-브리지(full-bridge) 회로 구성에서 이용되고, 듀티 사이클들(duty cycles)의 넓은 범위에서 동작하는 전력 스위칭 디바이스의 용량성-게이트 제어 입력을 충전하고 방전하기 위한 게이트 구동기 장치(gate driver apparatus)로서,Charge and discharge capacitive-gate control inputs of power switching devices used in half-bridge or full-bridge circuit configurations and operating over a wide range of duty cycles As a gate driver apparatus for

1차 권선 및 2차 권선을 포함하는 변압기;A transformer comprising a primary winding and a secondary winding;

상기 변압기의 상기 2차 권선에 연결된 DC-오프셋 생성 회로 - 상기 DC-오프셋 생성 회로는 스위칭 트랜지스터를 빠르게 켜고 끄게 함 -;A DC-offset generating circuit connected to said secondary winding of said transformer, said DC-offset generating circuit turning a switching transistor on and off quickly;

낮은 구동 전압을 이용하고, 상기 DC-오프셋 생성 회로에 연결된 풀-업-풀-다운(pull-up-pull-down) 회로;A pull-up-pull-down circuit using a low driving voltage and connected to the DC-offset generating circuit;

상기 풀-업-풀-다운 회로의 피드백 포트(feedback port)를 상기 DC-오프셋 생성 회로의 피드백 포트에 연결하는 피드백 회로 - 상기 피드백 회로는 제1 트랜지스터의 꺼짐과 제2 트랜지스터의 켜짐을 빠르게 함 -; 및A feedback circuit connecting a feedback port of the pull-up-pull-down circuit to a feedback port of the DC-offset generating circuit, wherein the feedback circuit quickly turns off the first transistor and turns on the second transistor. -; And

상기 풀-업-풀-다운 회로가 상기 전력 스위칭 디바이스의 게이트를 제어하는 구성The pull-up-pull-down circuit controls the gate of the power switching device

을 포함하는 게이트 구동기 장치.Gate driver device comprising a.

제1항에 있어서,The method of claim 1,

상기 DC-오프셋 생성 회로는,The DC-offset generation circuit,

제1 전하 저장 소자 - 상기 저장 소자의 제1측은 상기 2차 권선의 제1 종단으로 연결됨 -;A first charge storage element, the first side of the storage element being connected to a first end of the secondary winding;

상기 2차 권선의 센터 탭(center tap)과 상기 제1 전하 저장 소자의 제2측 사이에 연결된 제1 단방향성 전류 소자 - 상기 제1 단방향성 전류 소자를 통하여 상기 센터 탭으로부터 상기 제1 전하 저장 소자로 전류가 흐름 -;A first unidirectional current element connected between a center tap of the secondary winding and a second side of the first charge storage element-storing the first charge from the center tab via the first unidirectional current element Current flows into the device;

제2 전하 저장 소자 - 상기 저장 소자의 제1측은 상기 2차 권선의 제2 종단으로 연결됨 -; 및A second charge storage element, wherein the first side of the storage element is connected to a second end of the secondary winding; And

상기 2차 권선의 상기 센터 탭과 상기 제2 전하 저장 소자의 제2측 사이에 연결된 제2 단방향성 전류 소자 - 상기 제2 단방향성 전류 소자를 통하여 상기 센터 탭으로부터 상기 제2 전하 저장 소자로 전류가 흐름 -A second unidirectional current element connected between the center tab of the secondary winding and the second side of the second charge storage element—current from the center tab to the second charge storage element via the second unidirectional current element Autumn flow-

를 포함하며,Including;

상기 풀-업-풀-다운 회로는, The pull-up- pull-down circuit,

제1측이 직렬로 함께 연결된 제1 및 제2 상보성 트랜지스터(complementary transistor)를 포함하며, A first side comprising first and second complementary transistors connected together in series,

상기 제1 트랜지스터는 상기 트랜지스터의 제2측이 제1 저항성 소자의 제1 종단으로 연결되고;The first transistor has a second side of the transistor connected to a first end of a first resistive element;

상기 제1 저항성 소자의 제2 종단은 전력 공급 전압에 연결되며;A second end of the first resistive element is connected to a power supply voltage;

상기 제2 트랜지스터는 상기 트랜지스터의 제2측이 그라운드에 연결되고;The second transistor has a second side of the transistor connected to ground;

제3 전하 저장 소자는 상기 제1 저항성 소자의 제2측과 상기 제2 트랜 지스터의 상기 제2측 사이에 연결되며,A third charge storage element is connected between the second side of the first resistive element and the second side of the second transistor,

상기 피드백 회로는,The feedback circuit,

상기 제1 및 상기 제2 트랜지스터들의 상기 게이트들로부터 상기 2차 권선의 제1 종단으로 직렬로 연결된 제2 저항성 소자 및 제3 단방향성 전류 소자 - 상기 2차 권선의 상기 제1 종단을 향하여 전류가 흐름 - 를 포함하며,A second resistive element and a third unidirectional current element connected in series from said gates of said first and said second transistors to a first end of said secondary winding, wherein a current is directed towards said first end of said secondary winding; Flow-, containing

상기 전력 스위칭 디바이스의 상기 게이트는 상기 제1 및 상기 제2 트랜지스터들의 접속점과 상기 제2 전하 저장 소자의 제2측에 연결되고,The gate of the power switching device is connected to a connection point of the first and second transistors and a second side of the second charge storage element,

제3 저항성 소자는 상기 저항성 소자의 제1측이 상기 제1 전하 저장 소자의 제2측으로, 그리고 상기 저항성 소자의 제2측은 상기 제1 및 상기 제2 트랜지스터들의 상기 게이트들로 연결되는 구성을 포함하는 게이트 구동기 장치.The third resistive element includes a configuration in which a first side of the resistive element is connected to a second side of the first charge storage element, and a second side of the resistive element is connected to the gates of the first and second transistors. Gate driver device.

제1항에 있어서,The method of claim 1,

상기 DC-오프셋 생성 회로는,The DC-offset generation circuit,

제1 전하 저장 소자 - 상기 저장 소자의 제1측이 상기 2차 권선의 제2 종단으로 연결됨 -;A first charge storage element, wherein a first side of the storage element is connected to a second end of the secondary winding;

상기 2차 권선의 센터 탭과 상기 제1 전하 저장 소자의 제2측 사이에 연결된 제1 단방향성 전류 소자 - 상기 제1 단방향성 전류 소자를 통하여 상기 센터 탭으로부터 상기 제1 전하 저장 소자로 전류가 흐름 -A first unidirectional current element connected between the center tab of the secondary winding and the second side of the first charge storage element—a current flows from the center tab to the first charge storage element through the first unidirectional current element; flow -

를 포함하며,Including;

상기 풀-업-풀-다운 회로는, The pull-up- pull-down circuit,

제1측이 직렬로 함께 연결된 제1 및 제2 상보성 트랜지스터를 포함하며, A first side comprising first and second complementary transistors connected together in series,

제3 전하 저장 소자는 상기 제1 저항성 소자의 제2측과 상기 제2 트랜지스터의 제2측 사이에 연결되며,A third charge storage element is connected between the second side of the first resistive element and the second side of the second transistor,

상기 피드백 회로는,The feedback circuit,

상기 제1 및 상기 제2 트랜지스터들의 게이트들로부터 상기 2차 권선의 제1 종단으로 직렬로 연결된 제2 저항성 소자 및 제3 단방향성 전류 소자 - 상기 2차 권선의 제1 종단을 향하여 전류가 흐름 - 를 포함하며,A second resistive element and a third unidirectional current element connected in series from the gates of the first and the second transistors to the first end of the secondary winding, wherein current flows toward the first end of the secondary winding; Including;

상기 전력 스위칭 디바이스의 상기 게이트는 상기 제1 및 상기 제2 트랜지스터들의 접속점과 상기 제1 전하 저장 소자의 제2측에 연결되고,The gate of the power switching device is connected to a connection point of the first and second transistors and a second side of the first charge storage element,

제3 저항성 소자는 상기 저항성 소자의 제1측이 상기 2차 권선의 제1 종단으로, 그리고 상기 저항성 소자의 제2측은 상기 제1 및 상기 제2 트랜지스터들의 상기 게이트들로 연결되는 구성을 포함하는 게이트 구동기 장치.The third resistive element includes a configuration in which a first side of the resistive element is connected to the first end of the secondary winding and a second side of the resistive element is connected to the gates of the first and second transistors. Gate driver device.

제1항에 있어서,The method of claim 1,

상기 DC-오프셋 생성 회로는,The DC-offset generation circuit,

제1 전하 저장 소자 - 상기 저장 소자의 제1측이 상기 2차 권선의 제1 종단으로 연결됨 -; 및A first charge storage element, wherein a first side of the storage element is connected to a first end of the secondary winding; And

상기 2차 권선의 제2 종단과 상기 제1 전하 저장 소자의 제2측 사이에 연결된 제1 단방향성 전류 소자 - 상기 제1 단방향성 전류 소자를 통하여 상기 2차 권선의 제2 종단으로부터 상기 제1 전하 저장 소자로 전류가 흐름 -A first unidirectional current element connected between the second end of the secondary winding and the second side of the first charge storage element—from the second end of the secondary winding through the first unidirectional current element; Current flows into the charge storage element-

를 포함하며,Including;

상기 풀-업-풀-다운 회로는, The pull-up- pull-down circuit,

제3 전하 저장 소자는 상기 제1 저항성 소자의 상기 제2측과 상기 제2 트랜지스터의 상기 제2측 사이에 연결되며,A third charge storage element is connected between the second side of the first resistive element and the second side of the second transistor,

상기 피드백 회로는,The feedback circuit,

상기 제1 및 상기 제2 트랜지스터들의 상기 게이트들로부터 상기 2차 권선의 제1 종단으로 직렬로 연결된 제2 저항성 소자 및 제3 단방향성 전류 소자 - 상기 2차 권선의 제1 종단을 향하여 전류가 흐름 - 를 포함하며,A second resistive element and a third unidirectional current element connected in series from the gates of the first and second transistors to the first end of the secondary winding, wherein a current flows toward the first end of the secondary winding Contains-

상기 전력 스위칭 디바이스의 게이트는 상기 제1 및 상기 제2 트랜지스터들 의 접속점과 상기 2차 권선의 제2 종단에 연결되고,A gate of the power switching device is connected to a connection point of the first and second transistors and a second end of the secondary winding,

제1항에 있어서,The method of claim 1,

상기 DC-오프셋 생성 회로는,The DC-offset generation circuit,

를 포함하며,Including;

상기 풀-업-풀-다운 회로는, The pull-up- pull-down circuit,

상기 피드백 회로는,The feedback circuit,

상기 제1 및 상기 제2 트랜지스터들의 상기 게이트들로부터 상기 2차 권선의 제1 종단으로 직렬로 연결된 제2 저항성 소자 및 제3 단방향성 전류 소자 - 상기 제2 권선의 제1 종단을 향하여 전류가 흐름 - 를 포함하며,A second resistive element and a third unidirectional current element connected in series from the gates of the first and second transistors to the first end of the secondary winding, wherein a current flows toward the first end of the second winding Contains-

제3 저항성 소자는 상기 저항성 소자의 제1측이 상기 제1 전하 저장 소자의 제2 측면으로, 그리고 상기 저항성 소자의 제2측은 상기 제1 및 상기 제2 트랜지스터들의 상기 게이트들로 연결되는 구성을 포함하는 게이트 구동기 장치.The third resistive element has a configuration in which a first side of the resistive element is connected to a second side of the first charge storage element and a second side of the resistive element is connected to the gates of the first and second transistors. And a gate driver device.

제1항에 있어서,The method of claim 1,

상기 DC-오프셋 생성 회로는,The DC-offset generation circuit,

제1 전하 저장 소자 - 상기 저장 소자의 제1측은 상기 2차 권선의 제1 종단으로 연결됨 - 를 포함하며,A first charge storage element, wherein the first side of the storage element is connected to a first end of the secondary winding;

상기 풀-업-풀-다운 회로는, The pull-up- pull-down circuit,

상기 피드백 회로는,The feedback circuit,

상기 제1 및 상기 제2 트랜지스터들의 상기 게이트들로부터 상기 2차 권선의 상기 제1 종단으로 직렬로 연결된 제2 저항성 소자 및 제3 단방향성 전류 소자 - 상기 2차 권선의 제1 종단을 향하여 전류가 흐름 - 를 포함하며,A second resistive element and a third unidirectional current element connected in series from said gates of said first and said second transistors to said first end of said secondary winding, wherein a current is directed towards said first end of said secondary winding; Flow-, containing

상기 전력 스위칭 디바이스의 게이트는 상기 제1 및 상기 제2 트랜지스터들의 접속점과 상기 2차 권선의 제2 종단에 연결되고,A gate of the power switching device is connected to a connection point of the first and second transistors and a second end of the secondary winding,

제1항에 있어서,The method of claim 1,

상기 변압기의 상기 2차 권선은 센터 탭을 가지며;The secondary winding of the transformer has a center tap;

상기 제1 트랜지스터는 n-채널 양극 접합(bipolar junction) 트랜지스터이 고, 상기 제2 트랜지스터는 p-채널 양극 접합 트랜지스터이며, 상기 제1 트랜지스터의 이미터가 상기 제2 트랜지스터의 이미터에 연결되고;The first transistor is an n-channel bipolar junction transistor, the second transistor is a p-channel bipolar junction transistor, and the emitter of the first transistor is coupled to the emitter of the second transistor;

상기 제1 및 상기 제2 트랜지스터들은 BJT 또는 MOSFET이며;The first and second transistors are BJTs or MOSFETs;

상기 전하 저장 소자들 중 적어도 하나는 커패시터이고;At least one of the charge storage elements is a capacitor;

상기 저항성 소자들 중 적어도 하나는 저항이며;At least one of the resistive elements is a resistor;

상기 단방향성 전류 소자들 중 적어도 하나는 다이오드이고;At least one of the unidirectional current elements is a diode;

상기 변압기는 분리형 변압기(isolated transformer)이며;The transformer is an isolated transformer;

상기 변압기의 상기 1차 권선으로의 신호들은 상보성의(complementary) PWM, 동기의(synchronous) PWM 또는 둘 모두인 게이트 구동기 장치.And the signals to the primary winding of the transformer are complementary PWM, synchronous PWM, or both.

제2항에 있어서,The method of claim 2,

상기 제1 트랜지스터는 n-채널 양극 접합 트랜지스터이고, 상기 제2 트랜지스터는 p-채널 양극 접합 트랜지스터이며, 상기 제1 트랜지스터의 이미터가 상기 제2 트랜지스터의 이미터에 연결되고;The first transistor is an n-channel bipolar junction transistor, the second transistor is a p-channel bipolar junction transistor, and the emitter of the first transistor is coupled to the emitter of the second transistor;

상기 변압기는 분리형 변압기이며;The transformer is a separate transformer;

상기 변압기의 상기 1차 권선으로의 신호들은 상보성의 PWM, 동기의 PWM 또는 둘 모두인 게이트 구동기 장치.And the signals to the primary winding of the transformer are complementary PWM, synchronous PWM, or both.

제3항에 있어서,The method of claim 3,

제4항에 있어서,The method of claim 4, wherein

제5항에 있어서,The method of claim 5,

상기 변압기의 상기 1차 권선으로의 신호들은 상보성의 PWM, 동기의 PWM 또 는 둘 모두인 게이트 구동기 장치.And the signals to the primary winding of the transformer are complementary PWM, synchronous PWM, or both.

제6항에 있어서,The method of claim 6,

제1항에 있어서,The method of claim 1,

상기 변압기는 센터 탭들을 구비한 두 개의 2차 권선을 가지며, 상기 두 개의 2차 권선 각각은 하나의 게이트 구동기 회로에 입력되고(feed), 하프-브리지의 두 개의 스위칭 디바이스 중 하나를 제어하며,The transformer has two secondary windings with center taps, each of the two secondary windings feeds one gate driver circuit and controls one of the two switching devices of the half-bridge,

상기 두 개의 게이트 구동기 회로 중 하나의 상기 풀-업-풀-다운 회로는, 일 측이 단방향성 전류소자를 통하여 전력 공급기로 연결되고, 다른 측은 부하로 연결되며,The pull-up-pull-down circuit of one of the two gate driver circuits has one side connected to a power supply through a unidirectional current element, the other side connected to a load,

상기 두 개의 게이트 구동기 회로 중 다른 하나의 상기 풀-업-풀-다운 회로는, 일 측이 상기 부하로 연결되고, 다른 측은 그라운드로 연결되는 게이트 구동기 장치.The pull-up-pull-down circuit of the other of the two gate driver circuits, one side of which is connected to the load, and the other side of which is connected to ground.

제13항에 있어서,The method of claim 13,

두 개의 동일한 또는 두 개의 상이한 게이트 구동기 회로가 하프-브리지의 상기 두 개의 스위칭 디바이스를 제어하며,Two identical or two different gate driver circuits control the two switching devices of the half-bridge,

상기 스위칭 디바이스들은 MOSFET 또는 IGBT(insulated gate bipolar transistor)인 게이트 구동기 장치.And said switching devices are MOSFETs or insulated gate bipolar transistors (IGBTs).

제13항에 있어서,The method of claim 13,

상기 변압기는 네 개의 2차 권선을 가지며, 두 개의 2차 권선 각각이 두 개의 게이트 구동기 회로에 입력되는데 이용되고, 상기 부하에 전력을 공급하는 하나의 하프-브리지를 제어하며,The transformer has four secondary windings, each of which is used to enter two gate driver circuits, and controls one half-bridge to power the load,

상기 네 개의 2차 권선은 함께 하나의 풀-브리지를 제어하는 게이트 구동기 장치.And said four secondary windings together control one full bridge.

듀티 사이클들의 넓은 범위에서 동작하는 것이 가능하며, 하프-브리지를 구 동하거나 또는 대안적으로 풀-브리지를 구동하기 위한 구동기 회로로서,It is possible to operate over a wide range of duty cycles, and as a driver circuit for driving a half-bridge or alternatively for driving a full-bridge,

시변 신호(time varying signal)를 상이한 속성들을 가진 다른 시변 신호로 변환하기 위한 수단;Means for converting a time varying signal into another time varying signal with different attributes;

트랜지스터 게이트의 제어 신호를 DC-오프셋팅(offsetting)하기 위한 수단 - 상기 DC-오프셋팅 수단은 트랜지스터를 빠르게 켜고 끄게 함 - ;Means for DC-offsetting a control signal of the transistor gate, wherein the DC-offsetting means causes the transistor to turn on and off quickly;

트랜지스터 게이트를 풀링-업(pulling-up) 또는 풀링-다운(pulling-down)하기 위한 수단;Means for pulling-up or pulling-down the transistor gate;

DC-오프셋팅을 위한 상기 수단에 트랜지스터 게이트 제어 신호를 피드백하기 위한 수단 - 상기 피드백 수단은 트랜지스터 동작들을 가속함 -; 및Means for feeding back a transistor gate control signal to said means for DC-offset, said feedback means accelerating transistor operations; And

상기 풀-업-풀-다운 수단이 전력 스위칭 디바이스의 게이트를 제어하는 구성The pull-up-pull-down means controls a gate of a power switching device

을 포함하는 구동기 회로.Driver circuit comprising a.

제16항에 있어서,The method of claim 16,

상기 변환 수단은 두 개의 2차 권선을 가지며, 상기 두 개의 2차 권선 각각은 하나의 구동기 회로에 입력되고, 하프-브리지의 두 개의 스위칭 디바이스 중 하나를 제어하며,The conversion means has two secondary windings, each of the two secondary windings is input to one driver circuit and controls one of the two switching devices of the half-bridge,

상기 두 개의 구동기 회로 중 하나의 풀-업-풀-다운 회로는, 일 측이 부트스트랩 다이오드(bootstrap diode)를 통하여 전력 공급기로 연결되고, 다른 측은 부하로 연결되며,In one pull-up-pull-down circuit of the two driver circuits, one side is connected to a power supply through a bootstrap diode, the other side is connected to a load,

상기 두 개의 구동기 회로 중 다른 하나의 풀-업-풀-다운 회로는, 일 측이 부하로 연결되고, 다른 측은 그라운드로 연결되는 구동기 회로.The pull-up-pull-down circuit of the other one of the two driver circuits has one side connected to the load and the other side connected to the ground.

제17항에 있어서,The method of claim 17,

상단 스위치 MOSFET을 위한 부트스트랩 회로를 구비한 하프-브리지 또는 풀-브리지의 게이트 구동기들에 대하여 단지 하나의 전력 공급기만을 필요로 하는 구동기 회로.Driver circuit requiring only one power supply for half-bridge or full-bridge gate drivers with a bootstrap circuit for the top switch MOSFET.

제17항에 있어서,The method of claim 17,

상기 변환 수단은 네 개의 2차 권선을 가지며, 두 개의 2차 권선 각각은 두 개의 구동기 회로에 입력되는데 이용되고, 부하에 전력을 공급하는 하나의 하프-브리지를 제어하며,The conversion means has four secondary windings, each of which is used to enter two driver circuits and controls one half-bridge to power the load,

상기 네 개의 2차 권선은 함께 하나의 풀-브리지를 제어하는 구동기 회로.Wherein the four secondary windings together control one full bridge.

듀티 사이클들의 넓은 범위에서 동작하는 것이 가능하며, 하프-브리지를 구동하거나 또는 대안적으로 풀-브리지를 구동하기 위한 방법으로서,It is possible to operate over a wide range of duty cycles, and as a method for driving a half-bridge or alternatively for driving a full-bridge,

적어도 하나의 분리형 변압기를 사용하여, 시변 입력 신호를 다른 시변 신호로 변환하는 단계;Converting the time varying input signal to another time varying signal using at least one separate transformer;

트랜지스터들을 빠르게 켜고 끄기 위하여 트랜지스터 게이트의 제어 신호를 DC-오프셋팅하는 단계;DC-offsetting the control signal of the transistor gate to quickly turn the transistors on and off;

풀-업-풀-다운 회로에 의해 트랜지스터-스위치 게이트를 풀링-업 또는 풀링-다운하는 단계;Pulling-up or pulling-down the transistor-switch gate by a pull-up-pull-down circuit;

트랜지스터 동작들을 가속하기 위하여 풀-업-풀-다운 제어 신호를 피드백하는 단계; 및Feeding back a pull-up-pull-down control signal to accelerate transistor operations; And

상기 풀-업-풀-다운 동작에 의해 전력 스위칭 디바이스의 게이트를 제어하는 단계Controlling a gate of a power switching device by the pull-up-pull-down operation

를 포함하는 방법.How to include.

제20항에 있어서,The method of claim 20,

상기 변환 단계는, 두 개의 2차 권선 및 하나의 1차 권선을 갖는 하나의 변압기에 의해, 또는 하나의 2차 권선 및 하나의 1차 권선을 각각 갖는 두 개의 별도의 변압기에 의해 수행되며,The conversion step is carried out by one transformer with two secondary windings and one primary winding, or by two separate transformers each having one secondary winding and one primary winding,

상기 두 개의 2차 권선 각각은 하프-브리지의 두 개의 스위칭 디바이스 중 하나를 구동하고 제어하는데 사용되는 방법.Each of said two secondary windings being used to drive and control one of two half-bridge switching devices.

제21항에 있어서,The method of claim 21,

상기 변환 단계는 네 개의 2차 권선 및 하나의 1차 권선을 갖는 하나의 변압기에 의해 수행되고, 두 개의 2차 권선 각각은 하나의 하프-브리지를 제어하는데 이용되며,The conversion step is carried out by one transformer with four secondary windings and one primary winding, each of the two secondary windings being used to control one half-bridge,

상기 네 개의 2차 권선은 함께 하나의 풀-브리지를 제어하는 방법.Said four secondary windings together controlling one full-bridge.