KR100739822B1 - A synchronization method of remote clock by using pulse second - Google Patents

Abstract

A remote clock synchronizing method using a pulse per second is provided to synchronize a phase of a remote clock with the phase of a reference clock by calculating and compensating a transmission delay without generating a time stamp and a clock to demodulate the time stamp. A remote clock synchronizing method using a pulse per second includes the steps of: transmitting a signal synchronizing with a pulse per second in the reference clock(T1); receiving a signal transmitted at a reference time in a remote clock(T2); compensating or removing a clock-offset in order to measure transmission delay(T3); calculating a time difference between the received signal and the pulse per second in the reference clock(T4); and calculating a transmission delay value(T5).

Description

초펄스를 이용한 원격 클럭 동기방법{A Synchronization Method of Remote Clock by Using Pulse Second}A Synchronization Method of Remote Clock by Using Pulse Second}

도 1은 종래의 클럭동기 프로세싱 개념도.1 is a conceptual diagram of conventional clock synchronization processing.

도 2는 본 발명의 클럭동기 프로세싱 개념도.2 is a conceptual diagram of clock synchronization processing of the present invention;

도 3은 본 발명의 전송지연 측정 개념도.3 is a conceptual diagram of transmission delay measurement according to the present invention;

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

10: 수신단10: receiving end

20: 송신단20: transmitting end

30: 초펄스 생성단30: ultra pulse generator

40: 클럭-오프셋 및 전송지연 계산단40: clock-offset and transmission delay calculation stage

50: 타임스템프 생성 및 복조단50: timestamp generation and demodulation

본 발명은 한 지점에 있는 원격 클럭의위상을 다른 지점에 있는 기준이 되는 클럭(Clock)의 위상(Phase)과 동기(Synchronization) 시키기 위한 방법에 대한 것 으로써, 보다 상세하게는 초펄스(1 PPS : Pulse Per Second)를 사용하여 전송 지연을 계산하고 이를 보상해 줌으로써 원격 클럭의 위상을 기준 클럭의 위상에 동기 시키기 위한 초펄스를 이용한 원격 클럭 동기방법에 관한 것이다.The present invention relates to a method for synchronizing the phase of a remote clock at one point with a phase of a reference clock (Clock) at another point, more specifically, a superpulse (1 PPS). It is related with the remote clock synchronization method using a super pulse to synchronize the phase of the remote clock with the phase of the reference clock by calculating and compensating for the transmission delay using Pulse Per Second.

일반적으로 시각동기(Time-Synchronization)란 두 클럭의 날짜(Date)및 클럭 위상을 일치시키는 것을 의미한다. 이는 원격지 클럭 위상을 기준 클럭의 위상과 동기 시키는 것뿐만 아니라 이때의 날짜(연, 월, 일, 시 분, 초 등) 정보를 같이 일치 시키는 것을 의미한다. In general, time-synchronization means matching the date and clock phase of two clocks. This means not only synchronizing the remote clock phase with the phase of the reference clock but also matching the date (year, month, day, hour, minute, etc.) information at this time.

하지만, 많은 경우에 있어서 날짜에 대한 정보는 필요가 없고 단지 두 클럭의 위상을 일치 시키는 것만이 필요한 경우가 있다. 이러한 예로써 실내에서 위치설정 서비스의 사용자가 자신의 위치를 알고자 할 때 이러한 서비스를 제공하는 송신기 클럭들 사이의 클럭-위상이 서로 일치되어져 있는 것이 요구되어지는 사항이며 이 때의 시각정보는 필요하지 않다.In many cases, however, there is no need for information about the date, only the phase of the two clocks. As an example, when a user of a positioning service indoors wants to know his or her location, it is required that the clock-phases of transmitter clocks providing these services be matched with each other. Not.

원격지 클럭의 위상을 기준 클럭의 위상과 동기 시키기 위해서는 원격지 클럭의 클럭-오프셋(Clock-Offset)과 전송지연(Propagation Delay)의 계산이 필요하다. In order to synchronize the phase of the remote clock with the phase of the reference clock, it is necessary to calculate the clock-offset and propagation delay of the remote clock.

도 1에 보이는 것처럼 종래의 기술은 이러한 클럭-오프셋과 전송지연을 구하기 위해서 일반적으로 잘 알려진 루프-백(Loop-Back) 알고리즘을 사용한다. 도면에 서 10은 수신단이고, 20은 송신단이며, 30은 초펄스 생성단이고, 40은 클럭-오프셋 및 전송지연 계산단이며, 50은 타임스템프 생성 및 복조단을 나타낸다.As shown in Fig. 1, the conventional technique uses a well-known loop-back algorithm to obtain such clock-offset and transmission delay. In the figure, 10 is a receiver, 20 is a transmitter, 30 is a pulse generator, 40 is a clock-offset and transmission delay calculator, and 50 is a timestamp generation and demodulation stage.

이러한 루프-백 알고리즘에 있어서 클럭-오프셋과 전송지연은 타임스탬 프(Time-Stamp)를 바탕으로 하여 구해지게 된다. In this loop-back algorithm, clock-offset and transmission delay are obtained based on time-stamp.

타임스탬프에는 자신이 전송한 신호의 전송 시각과 다른 전송기로부터 신호를 수신한 수신 시각이 포함되어 있어서 이를 바탕으로 정해진 알고리즘을 사용하여 클럭-오프셋과 전송지연의 값을 구하게 된다. The timestamp includes the transmission time of the signal transmitted by itself and the reception time of receiving the signal from another transmitter. Based on this, the clock-offset and the transmission delay value are calculated using a predetermined algorithm.

하지만, 이러한 방법은 시각정보가 필요 없는 분야에서는 타임스탬프의 생성 및 복조를 위한 블록의 추가로 인한 하드웨어 및 소프트웨어적 측면에서 복잡성을 증가시키는 단점이 있다.However, this method has a disadvantage of increasing complexity in terms of hardware and software due to the addition of a block for generating and demodulating time stamps in a field where visual information is not required.

본 발명은 상술한 문제를 해결하고자 하는 것으로, 원격 클럭의 위상을 기준 클럭의 위상과 동기를 시키고자 할 때에 시각-코드의 생성 및 복조하는 추가적인 블록 없이 초펄스를 사용하여 간단하게 두 클럭의 위상을 동기 시키는 기술을 제공하는 것을 목적으로 한다.The present invention aims to solve the above-mentioned problem, in which the phases of two clocks are simply used by using superpulses without additional blocks for generating and demodulating time-code when synchronizing the phase of the remote clock with the phase of the reference clock. The objective is to provide a technology that motivates

상기 목적을 달성하기 위한 수단으로,As a means for achieving the above object,

본 발명은 기준 클럭에서 T1 시점(Reference Point 또는 Reference Time, 초펄스에 동기된 신호전송시점)에서 자신의 초펄스와 동기된 신호를 전송하는 제 1 단계와; 원격 클럭에서는 T2 시점(기준 클럭에서 전송한 신호 수신시점)에서 기준 시점에서 전송한 신호를 수신하는 제 2 단계와; 이때에 기준 클럭과 원격 클럭은 서로 동작하는 시점이 다르므로 두 클럭 사이에는 클럭-오프셋이 존재하고 전송지연을 측정하기 위해서 먼저 이러한 클럭-오프셋을 보정해 주거나 제거해 주는 제 3 단계와; 다음으로 원격 클럭에서 자신의 초펄스에 동기된 신호를 T3시점(수신된 신호에 1초펄스 동기후 신호전송 시점)에서 기준 클럭으로 전송하면 기준 클럭에서 수신한 신호는 T4시점(수신된 신호를 사용하여 전송지연 계산시점)에서 기준 클럭과 2T delay 만큼의 시간차를 가지게 되므로, 기준 클럭에서는 수신한 신호와 자신의 초펄스와의 시간차를 계산하여 이의 1/2에 해당하는 값에서 신호를 송신하는 제 4 단계와; 이때의 시점을 T5=T4 /2(계산된 전송지연값의 1/2 만큼 지연된 신호로 전송하는 시점)로 나타내고, 마지막으로 기준 클럭에서 T5 에 전송한 신호를 원격 클럭에서 수신했을 때의 시점은 T6=T5+Tdelay(수신된 신호를 사용하여 실제 전송지연을 계산하는 시점)로 나타낼 수 있으며, 여기에서 전송지연 값을 계산하는 제 5 단계로 이루어짐이 특징이다.The present invention includes a first step of transmitting a signal synchronized with its own pulse at the time point T1 (Reference Point or Reference Time, a signal transmission point synchronized with a second pulse) in a reference clock; A second step of receiving a signal transmitted from a reference time point at a T2 time point (a signal reception time point transmitted from a reference clock) at the remote clock; In this case, since the reference clock and the remote clock operate differently from each other, there is a clock offset between the two clocks, and a third step of correcting or eliminating the clock offset first to measure a transmission delay; Next, when the remote clock transmits the signal synchronized with its own pulse to the reference clock at T3 time (a signal transmission time after 1 second pulse is synchronized to the received signal), the signal received at the reference clock becomes T4 time (received signal). Since there is a time difference between the reference clock and the 2T delay at the time of calculating the transmission delay, the reference clock calculates the time difference between the received signal and its own pulse and transmits the signal at the value corresponding to 1/2 of it. A fourth step; The time point at this time is represented by T5 = T4 / 2 (time point when the signal is delayed by 1/2 of the calculated transmission delay value), and the time point when the remote clock receives the signal transmitted to T5 from the reference clock last time It can be expressed as T6 = T5 + Tdelay (a point in time at which the actual transmission delay is calculated using the received signal), which is characterized by the fifth step of calculating the transmission delay value.

또한, 상기 제 3 단계의 클럭-오프셋을 제거하기 위한 방법으로, 원격 클럭에서 기준 클럭의 신호를 수신한 시점에서 원격 클럭의 초펄스를 동기 시키는 방법을 사용하는 것이 특징이다.In addition, as a method for removing the clock-offset of the third step, a method of synchronizing the ultra-pulse of the remote clock when the signal of the reference clock is received from the remote clock.

또한, 상기 제 4 단계에서, T4=2Tdelay(mod 1 sec)는 하기식으로 구하는 것을 특징이다.In addition, in the fourth step, T4 = 2 Tdelay (mod 1 sec) is characterized by the following formula.

● Tdelay≤0.5이면 T4=2Tdelay ● If Tdelay≤0.5, T4 = 2Tdelay

● Tdelay＞0.5이면 T4=2Tdelay-1● If Tdelay> 0.5, T4 = 2Tdelay-1

또한, 상기 제 5 단계에서, 전송지연값(T delay) 보정은 하기식으로 구하는 것이 특징이다.Further, in the fifth step, the correction of the transmission delay value (T delay) is characterized by the following equation.

● Tdelay≤0.5이면 구해진 값을 사용.● If Tdelay≤0.5, use the obtained value.

● 0.5＜Tdelay＜0.75이면 구해진 값에 0.25를 더해서 사용.● If 0.5 <Tdelay <0.75, use 0.25 added to the calculated value.

● Tdelay≥0.75이면 구해진 값에 0.75를 더해서 사용.● If Tdelay≥0.75, use 0.75 added to the obtained value.

본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다.Other objects, specific advantages and novel features of the present invention will become more apparent from the following detailed description and the preferred embodiments associated with the accompanying drawings.

이하, 본 발명의 바람직한 실시예를 첨부된 도면들을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의하여야 한다. 또한, 하기에서 본 발명을 설명함에 있어, 관련된 공지기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First of all, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals are used as much as possible even if displayed on different drawings. In addition, in the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

이하 첨부된 도면을 참조하여 본 발명의 구성 및 작용에 대해서 상세하게 설명 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the configuration and operation of the present invention.

도 2는 본 발명에서 제안하는 초펄스를 이용한 클럭 동기 개념도를 나타낸다. 도 1과 비교하면 타임스탬프의 생성 및 복조단(50)이 없는 것을 확인할 수 있다. 2 is a conceptual diagram illustrating a clock synchronization using a super pulse proposed in the present invention. Compared with FIG. 1, it can be seen that there is no generation and demodulation stage 50 of the time stamp.

두 도면(도 1, 도 2)에서 수신단(10), 송신단(20), 초펄스 생성단(30)은 동일한 기능을 하고, 클럭-오프셋 및 전송지연 계산단(40)은 서로 다른 알고리즘을 사용하여 두 값을 계산하게 된다. 따라서 본 발명의 핵심사항은 클럭-오프셋 및 전송지연을 계산하는 방법에 있는 것이다.In the two figures (FIGS. 1 and 2), the receiving end 10, the transmitting end 20, and the ultra-pulse generating end 30 have the same function, and the clock-offset and the transmission delay calculating end 40 use different algorithms. To calculate both values. Therefore, a key aspect of the present invention is in a method for calculating clock-offset and transmission delay.

즉, 본 발명은 탐임스탬프의 생성 및 복조단(50)이 필요없는 프로세싱에서 클럭-오프셋 및 전송지연을 계산하여 한 지점에 있는 원격 클럭의 위상을 다른 지점에 있는 기준이 되는 클럭의 위상과 동기시키도록 하는 것이다.In other words, the present invention calculates clock-offset and transmission delay in the generation of the tamper stamp and processing that does not require the demodulation stage 50 to synchronize the phase of the remote clock at one point with the phase of the clock as a reference at the other point. To make it work.

도 3은 본 발명에서 제안하는 전송지연을 측정하기 위한 개념도를 나타낸다.3 is a conceptual diagram for measuring a transmission delay proposed by the present invention.

먼저 기준 클럭에서 T1 시점(Reference Point 또는 Reference Time)에서 자신의 초펄스와 동기된 신호를 전송한다. First, the reference clock transmits a signal synchronized with its own pulse at the time point T1 (Reference Point or Reference Time).

원격 클럭에서는 T2 시점에서 기준 시점에서 전송한 신호를 수신한다. The remote clock receives a signal transmitted from a reference time point at time T2.

이때에 기준 클럭과 원격 클럭은 서로 동작하는 시점이 다르므로 두 클럭 사이에는 클럭-오프셋이 존재하고 전송지연을 측정하기 위해서는 먼저 이러한 클럭-오프셋을 보정해 주거나 제거해 주어야 한다. At this time, since the reference clock and the remote clock operate differently from each other, there is a clock offset between the two clocks. In order to measure the transmission delay, the clock offset must first be corrected or eliminated.

클럭-오프셋을 제거하기 위한 방법으로, 본 발명에서는 원격 클럭에서 기준 클럭의 신호를 수신한 시점에서 원격 클럭의 초펄스를 동기 시키는 방법을 사용한다. As a method for eliminating a clock offset, the present invention uses a method of synchronizing a second pulse of a remote clock at the time when a signal of a reference clock is received from the remote clock.

이렇게 하면 원격 클럭의 초펄스의 위상은 0(Zero)으로 리셋(Reset)되고 기준 클럭과의 시간차(Time-Difference, 초펄스에 있어서는 위상차)는 전송지연 값인 Tdelay가 된다. 따라서 이는 클럭-오프셋을 제거하는 효과를 가져오게 된다. In this case, the phase of the super pulse of the remote clock is reset to zero, and the time difference with the reference clock (the phase difference in the second pulse) becomes Tdelay, which is a transmission delay value. Therefore, this has the effect of eliminating the clock-offset.

다음으로 원격 클럭에서 자신의 초펄스에 동기된 신호를 T3시점에서 기준 클럭으로 전송하면 기준 클럭에서 수신한 신호는 T4시점에서 기준 클럭과 2Tdelay 만 큼의 시간차를 가지게 된다. Next, when the remote clock transmits a signal synchronized with its own pulse from T3 to the reference clock, the signal received at the reference clock has a time difference of 2 Tdelay from the reference clock at T4.

기준 클럭에서는 수신한 신호와 자신의 초펄스와의 시간차를 계산하여 이의 1/2에 해당하는 값에서 신호를 송신하고 이때의 시점을 T5=T4 /2로 나타낼 수 있다.In the reference clock, a time difference between the received signal and its own pulse can be calculated, and a signal is transmitted at a value corresponding to 1/2 thereof, and the time point can be expressed as T5 = T4 / 2.

마지막으로 기준 클럭에서 T5 에 전송한 신호를 원격 클럭에서 수신했을 때의 시점은 T6=T5+Tdelay로 나타낼 수 있으며 여기에서 전송지연 값을 계산한다. Finally, when the remote clock receives the signal transmitted from the reference clock to T5, T6 = T5 + Tdelay is used to calculate the transmission delay value.

이러한 과정을 사용하여 원격 클럭의 위상을 동기 시키는 과정을 순서적으로 부연 설명하면 다음과 같다.Using this process, the process of synchronizing the phase of the remote clock in detail is as follows.

1)T1 : 기준 클럭에서 초펄스에 동기된 신호 전송 시점.1) T1: Signal transmission time in synchronization with the second pulse at the reference clock.

2)T2=Tdelay+Toffset : 기준 클럭에서 시점 T1에 송신한 신호를 원격 클럭에서 수신한 시점. 여기에서 Tdelay는 전송지연이고 Toffset은 원격 클럭의 기준 클럭에 대한 클럭-오프셋.2) T2 = Tdelay + Toffset: The point in time at which the signal sent to T1 at the reference clock is received at the remote clock. Where Tdelay is the transmission delay and Toffset is the clock-offset relative to the reference clock of the remote clock.

3)T3=Tdelay : 원격 클럭의 클럭-오프셋을 제거하기 위해서 수신된 신호에 원격 클럭을 동기시키고 기준 클럭으로 신호를 전송하는 시점. 원격 클럭에서는 초펄스의 위상이 0으로 리셋되지만 기준 클럭의 초펄스에 대해서는 Tdelay 만큼의 위상차(또는 시간차)가 발생.3) T3 = Tdelay: The point at which the remote clock is synchronized to the received signal and the signal is transmitted to the reference clock to eliminate the clock-offset of the remote clock. The phase of the superpulse is reset to 0 in the remote clock, but the phase difference (or time difference) of Tdelay occurs for the superpulse of the reference clock.

4)T4=2Tdelay(mod 1 sec) : 원격 클럭에서 시점 T3에 전송한 신호를 기준 클럭에서 수신한 시점. 여기에서"A(mod 1sec)"는"modulo 1초"를 의미하며 A의 값이 1초를 넘을 경우에는 A의 값에서 1초를 뺀 A-1의 값이 됨을 의미. 따라서 다음의 두 가지 경우가 발생 가능. 4) T4 = 2Tdelay (mod 1 sec): The point in time at which the signal transmitted from the remote clock to the time point T3 is received from the reference clock. Here, "A (mod 1sec)" means "modulo 1 second". If the value of A exceeds 1 second, it means that the value of A minus 1 second is A-1. Therefore, two cases can occur.

●만일 Tdelay≤0.5이면 T4=2Tdelay If Tdelay≤0.5, T4 = 2Tdelay

●만일 Tdelay＞0.5이면 T4=2Tdelay-1● If Tdelay> 0.5, T4 = 2Tdelay-1

5)T5=T4/2 : 기준 클럭에서 전송지연 값을 계산한 수 이의 1/2값만큼 지연된 신호를 송신하는 시점. 다음의 두가지 경우가 발생 가능. 5) T5 = T4 / 2: The point in time at which the signal delayed by 1/2 of the number of delay values calculated from the reference clock is transmitted. Two things can happen:

●만일 Tdelay≤0.5이면 T5=Tdelay If Tdelay ≤ 0.5, T5 = Tdelay

●만일 Tdelay＞0.5이면 T5=Tdelay-0.5If Tdelay> 0.5, T5 = Tdelay-0.5

6)T6=(T5+Tdelay)(mod 1 sec) : 기준 클럭에서 시점 T5에 송신한 신호를 원격 클럭에서 수신한 시점. 다음의 세 가지 경우가 발생 가능.6) T6 = (T5 + Tdelay) (mod 1 sec): The time when the signal transmitted from the reference clock to the time point T5 is received from the remote clock. Three cases can occur:

●만일 Tdelay≤0.5이면 T6=2Tdelay If Tdelay≤0.5, T6 = 2Tdelay

●만일 0.5＜Tdelay＜0.75이면 T6=2Tdelay-0.5If 0.5 <Tdelay <0.75, T6 = 2Tdelay-0.5

●만일 Tdelay≥0.75이면 T6=2Tdelay-1.5If Tdelay≥0.75, T6 = 2Tdelay-1.5

7)전송지연 값 보정(Correction) : 원격 클럭에서 계산된 T6의 값을 1/2 배 한 수 다음과 같은 방법을 사용하여 전송지연 값 보정. Tdelay=T6 /2 로 계산됨.7) Correction of Transmission Delay Value (Correction): The number of T6 calculated from the remote clock can be 1/2 times corrected. Calculated as Tdelay = T6 / 2.

●만일 Tdelay≤0.5이면 구해진 값을 사용.If Tdelay ≤ 0.5, use the calculated value.

●만일 0.5＜Tdelay＜0.75이면 구해진 값에 0.25를 더해서 사용.If 0.5 <Tdelay <0.75, add 0.25 to the calculated value.

●만일 Tdelay≥0.75이면 구해진 값에 0.75를 더해서 사용.If Tdelay ≥ 0.75, add 0.75 to the calculated value.

위에서 살펴본 것과 같이 계산된 전송지연의 값은 3가지 경우의 값으로 나타나게 되고 이 중 하나의 값이 구하고자하는 실제 전송지연 값이 된다. As described above, the calculated value of the transmission delay is represented by three cases, and one of these values is the actual transmission delay value to be obtained.

실제 전송지연의 값을 구하기 위한 방법으로는 원격 클럭에서 Tdelay 의 값을 구한 이후에 기준 클럭으로부터 전송된 신호를 수신하여 이 수신된 신호와 순서 7)을 통해서 구해진 값 만큼의 지연을 갖는 3가지 경우의 신호와 상관관계(Corelatioh)을 취하여 이 중 가장 큰 값을 갖는 것을 선택하면 된다.In order to find the actual transmission delay value, there are three cases of receiving the signal transmitted from the reference clock after obtaining the value of Tdelay from the remote clock and having the delay as much as the value obtained through the received signal and step 7). Correlation with the signal of (Corelatioh) is to choose the one with the largest value.

본 발명은 원격 클럭의 위상을 기준 클럭의 위상과 동기 시키기 위한 방법에 있어서 타임스탬프를 생성하고 이를 복조하기 위한 클록 없이, 초펄스를 사용하여 간단히 동기를 이룰 수 있게 함으로써, 시각정보가 요구되지 않고 단지 두 클럭의 위상이 일치 되는 것만이 필요한 응용 분아에서 사용할 수 있다. The present invention provides a method for synchronizing a phase of a remote clock with a phase of a reference clock so that it is possible to simply synchronize using a super pulse without a clock for generating a time stamp and demodulating it, thereby eliminating the need for visual information. Only the phases of the two clocks can be used in application germs that require it.

특히, 실내 측위와 같이 송신기 클럭의 동기만이 필요한 곳에서 송신기 클럭들의 위상을 서로 동기 시키고자 할 때 간단한 알고리즘을 사용하여 동기 블록을 쉽게 구현할 수 있으므로 낮은 구현 비용으로 동기 시스템을 구축하기 위해 요긴하게 사용할 수 있다.In particular, when synchronizing the phases of the transmitter clocks in a place where only the synchronization of the transmitter clocks is required, such as indoor positioning, the synchronization block can be easily implemented using a simple algorithm. Can be used.

비록 본 발명이 상기에서 언급한 바람직한 실시예와 관련하여 설명되어졌지만, 본 발명의 요지와 범위로부터 벗어남이 없이 다른 다양한 수정 및 변형이 가능할 것이다. 따라서, 첨부된 청구의 범위는 본 발명의 진정한 범위내에 속하는 그러한 수정 및 변형을 포함할 것이라고 여겨진다.Although the present invention has been described in connection with the above-mentioned preferred embodiments, various other modifications and variations may be made without departing from the spirit and scope of the invention. Accordingly, it is intended that the appended claims cover such modifications and variations as fall within the true scope of the invention.

Claims (4)

기준 클럭에서 T1 시점(Reference Point 또는 Reference Time, 초펄스에 동기된 신호전송시점)에서 자신의 초펄스와 동기된 신호를 전송하는 제 1 단계와;A first step of transmitting a signal synchronized with its own pulse at a T1 point in time (reference point or reference time, signal transmission point synchronized with a second pulse); 원격 클럭에서는 T2 시점(기준 클럭에서 전송한 신호 수신시점)에서 기준 시점에서 전송한 신호를 수신하는 제 2 단계와;A second step of receiving a signal transmitted from a reference time point at a T2 time point (a signal reception time point transmitted from a reference clock) at the remote clock; 이때에 기준 클럭과 원격 클럭은 서로 동작하는 시점이 다르므로 두 클럭 사이에는 클럭-오프셋이 존재하고 전송지연을 측정하기 위해서 먼저 이러한 클럭-오프셋을 보정해 주거나 제거해 주는 제 3 단계와;In this case, since the reference clock and the remote clock operate differently from each other, there is a clock offset between the two clocks, and a third step of correcting or eliminating the clock offset first to measure a transmission delay; 다음으로 원격 클럭에서 자신의 초펄스에 동기된 신호를 T3시점(수신된 신호에 1초펄스 동기후 신호전송 시점)에서 기준 클럭으로 전송하면 기준 클럭에서 수신한 신호는 T4시점(수신된 신호를 사용하여 전송지연 계산시점)에서 기준 클럭과 2Tdelay 만큼의 시간차를 가지게 되므로, 기준 클럭에서는 수신한 신호와 자신의 초펄스와의 시간차를 계산하여 이의 1/2에 해당하는 값에서 신호를 송신하는 제 4 단계와;Next, when the remote clock transmits the signal synchronized with its own pulse to the reference clock at T3 time (a signal transmission time after 1 second pulse is synchronized to the received signal), the signal received at the reference clock becomes T4 time (received signal). Since the time difference between the reference clock and 2 Tdelay is calculated at the time of transmission delay calculation, the reference clock calculates the time difference between the received signal and its own pulse and transmits the signal at the value corresponding to 1/2 of it. 4 steps; 이때의 시점을 T5=T4 /2(계산된 전송지연값의 1/2 만큼 지연된 신호로 전송하는 시점)로 나타내고, 마지막으로 기준 클럭에서 T5 에 전송한 신호를 원격 클럭에서 수신했을 때의 시점은 T6=T5+Tdelay(수신된 신호를 사용하여 실제 전송지연을 계산하는 시점)로 나타낼 수 있으며, 여기에서 전송지연 값을 계산하는 제 5 단계로 이루어짐을 특징으로 하는 초펄스를 이용한 원격 클럭 동기방법.The time point at this time is represented by T5 = T4 / 2 (time point when the signal is delayed by 1/2 of the calculated transmission delay value), and the time point when the remote clock receives the signal transmitted to T5 from the reference clock last time T6 = T5 + Tdelay (point of time to calculate the actual transmission delay using the received signal), wherein the remote clock synchronization method using a super pulse, characterized in that it consists of a fifth step of calculating the transmission delay value . 제 1 항에 있어서, The method of claim 1, 상기 제 3 단계의 클럭-오프셋을 제거하기 위한 방법으로, 원격 클럭에서 기준 클럭의 신호를 수신한 시점에서 원격 클럭의 초펄스를 동기 시키는 방법을 사용하는 것을 특징으로 하는 초펄스를 이용한 원격 클럭 동기방법.As a method of eliminating the clock-offset of the third step, a method of synchronizing the ultra-pulse of the remote clock when a signal of the reference clock is received from the remote clock is used. Way. 제 1 항에 있어서, The method of claim 1, 상기 제 4 단계에서, T4=2Tdelay(mod 1 sec)는 하기식으로 구하는 것을 특징으로 하는 초펄스를 이용한 원격 클럭 동기방법.In the fourth step, T4 = 2 Tdelay (mod 1 sec) is obtained by the following equation. ● Tdelay≤0.5이면 T4=2Tdelay ● If Tdelay≤0.5, T4 = 2Tdelay ● Tdelay＞0.5이면 T4=2Tdelay-1● If Tdelay> 0.5, T4 = 2Tdelay-1 제 1 항에 있어서, The method of claim 1, 상기 제 5 단계에서, 전송지연값(Tdelay) 보정은 하기식으로 구하는 것을 특징으로 하는 초펄스를 이용한 원격 클럭 동기방법.In the fifth step, the transmission delay correction (Tdelay) correction is a remote clock synchronization method using a super pulse, characterized in that the equation. ● Tdelay≤0.5이면 구해진 값을 사용.● If Tdelay≤0.5, use the obtained value. ● 0.5＜Tdelay＜0.75이면 구해진 값에 0.25를 더해서 사용.● If 0.5 <Tdelay <0.75, use 0.25 added to the calculated value. ● Tdelay≥0.75이면 구해진 값에 0.75를 더해서 사용.● If Tdelay≥0.75, use 0.75 added to the obtained value.

Images