KR100739055B1 - 플라즈마 디스플레이 패널 - Google Patents

플라즈마 디스플레이 패널 Download PDF

Info

Publication number
KR100739055B1
KR100739055B1 KR1020050111687A KR20050111687A KR100739055B1 KR 100739055 B1 KR100739055 B1 KR 100739055B1 KR 1020050111687 A KR1020050111687 A KR 1020050111687A KR 20050111687 A KR20050111687 A KR 20050111687A KR 100739055 B1 KR100739055 B1 KR 100739055B1
Authority
KR
South Korea
Prior art keywords
electrode
substrate
dielectric layer
discharge
hole
Prior art date
Application number
KR1020050111687A
Other languages
English (en)
Other versions
KR20070053892A (ko
Inventor
조태승
김정남
신혜원
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050111687A priority Critical patent/KR100739055B1/ko
Publication of KR20070053892A publication Critical patent/KR20070053892A/ko
Application granted granted Critical
Publication of KR100739055B1 publication Critical patent/KR100739055B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/16—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided inside or on the side face of the spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/24—Sustain electrodes or scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/26—Address electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H01J11/32—Disposition of the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/38—Dielectric or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/26—Address electrodes
    • H01J2211/265—Shape, e.g. cross section or pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/323—Mutual disposition of electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/22—Electrodes
    • H01J2211/32—Disposition of the electrodes
    • H01J2211/326—Disposition of electrodes with respect to cell parameters, e.g. electrodes within the ribs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Gas-Filled Discharge Tubes (AREA)

Abstract

본 발명은 어드레스 방전을 더욱 용이하게 하는 대향 방전 구조의 플라즈마 디스플레이 패널에 관한 것으로서, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 소정의 간격을 두고 대향 배치되며 그 사이공간에서 다수로 구획되는 방전셀이 구비되는 제1 기판 및 제2 기판, 상기 방전셀 내에 형성되는 형광체층, 상기 제2 기판에서 제1 방향을 따라 벋어 형성되는 어드레스 전극, 이 어드레스 전극을 덮으면서 제2 기판상에 형성되는 제1 유전층, 및 상기 제1 기판과 상기 제2 기판 사이에서 상기 제1 방향과 교차하는 제2 방향을 따라 벋어 형성되며 상기 제2 기판으로부터 멀어지는 방향으로 상기 제1 기판을 향해 돌출되어 그 사이에 공간을 두고 서로 대향하도록 형성되는 제1 전극 및 제2 전극을 포함하고, 상기 방전셀 내부 공간으로 노출되는 상기 제1 유전층의 표면에 홀이 형성된다.
대향 방전, 어드레스 방전, 절연 파괴, 홀

Description

플라즈마 디스플레이 패널{PLASMA DISPLAY PANEL}
도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도이다.
도 2는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극과 방전셀의 구조를 개략적으로 도시한 부분 평면도이다.
도 3은 도 1에 도시된 플라즈마 디스플레이 패널을 결합한 상태의 Ⅲ-Ⅲ 선에 따른 부분 단면도이다.
도 4는 도 1에 도시된 플라즈마 디스플레이 패널을 결합한 상태의 Ⅳ-Ⅳ 선에 따른 부분 단면도이다.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 홀의 평면 형상을 개략적으로 나타낸 도면이다.
도 6은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 홀의 평면 형상을 개략적으로 나타낸 도면이다.
도 7은 본 발명의 제3 실시예에 따른 플라즈마 디스플레이 패널의 홀의 평면 형상을 개략적으로 나타낸 도면이다.
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 더욱 상세하게는 방전효율을 향상시키는 대향 방전 구조의 플라즈마 디스플레이 패널에 관한 것이다.
일반적으로, 플라즈마 디스플레이 패널(plasma display pane)은 기체방전을 통하여 얻어진 플라즈마로부터 방사되는 진공자외선(Vacuum UltraViolet,VUV)이 형광체를 여기시킴으로써 발생되는 가시광을 이용하여 영상을 구현하는 디스플레이 소자이다. 이러한 플라즈마 디스플레이 패널은 60인치 이상의 초대형 화면을 불과 10㎝ 이내의 두께로 구현할 수 있다. 또한, 플라즈마 디스플레이 패널은 CRT와 같은 자발광 디스플레이 소자이므로, 색 재현력이 우수하고 시야각에 따른 왜곡현상이 없는 특성을 가진다. 또한, LCD 등에 비해 제조공법이 단순하여 생산성 및 원가 측면에서도 강점을 가지므로 차세대 산업용 평판 디스플레이 및 가정용 TV 디스플레이로 각광받고 있다.
플라즈마 디스플레이 패널의 구조는 1970년대부터 오랜 기간에 걸쳐 발전하여 왔는데, 현재 일반적으로 알려져 있는 구조는 3 전극 면 방전형 구조이다. 3 전극 면 방전형 구조는 동일 면상에 위치한 두 개의 전극을 포함한 1개의 기판과, 이 기판으로부터 일정 거리를 두고 이격되어 수직방향으로 이어지는 어드레스 전극을 포함한 또 다른 기판으로 이루어진다. 그리고, 이 한 쌍의 기판 사이에 방전가스가 충전되고, 양 기판이 봉입 된다.
일반적으로 방전의 유무는 각 라인에 연결되어 독립적으로 제어되는 주사 전극과, 이 주사 전극에 대향하고 있는 어드레스 전극의 방전에 의해 결정된다. 또 한, 휘도를 표시하는 유지방전은 동일 면상에 위치한 두 전극군(群), 즉 유지 전극 및 주사 전극에 의해 이루어진다.
한편, 이 유지 전극과 주사 전극 사이에 방전이 일어나게 되면, 유지 전극 및 주사 전극 주변의 유전층에 생성되는 공간 전하 효과(space charge effect)에 의해 유지 전극과 주사 전극 사이의 전압 분포는 왜곡된 형태로 나타난다. 더욱 구체적으로, AC 형 3 전극 면 방전 구조에서는 인가되는 전압 펄스에 따라 유지 전극 및 주사 전극이 교대로 양극 및 음극의 역할을 수행하게 되는데, 이 양극과 음극 사이의 전압 분포는 왜곡된 형태로 나타난다.
즉, 음극 주변의 캐소드 쉬스(cathode sheath) 영역과, 양극 주변의 애노드 쉬스(anode sheath) 영역과, 이 두 영역 사이에 형성되는 포지티브 칼럼 영역(positive column) 영역이 형성된다. 캐소드 쉬스 영역에서는 양극과 음극 사이에 인가되는 전압의 대부분이 소비되고, 애노드 영역에서는 전압의 일부분이 소비되며, 포지티브 칼럼 영역에서는 전압이 거의 소비되지 않는다. 또한, 캐소드 쉬스 영역에서 전자 가열 효율(electron heating efficiency)은 유전층 표면에 형성된 보호막(통상 MgO 막)의 이차 전자 방출 계수에 의존하고, 포지티브 칼럼 영역에서는 인가된 전압의 대부분이 전자 가열에 소비되는 것으로 알려져 있다.
형광체에 충돌하여 가시광을 방출하는 진공 자외선은 여기 상태의 제논(Xe) 기체가 안정 상태로 전이될 때 발생하며, 제논의 여기 상태는 제논 기체와 전자 사이의 충돌에 의해 얻어진다. 따라서, 인가되는 전압 중 가시광을 생성하는 비율(즉, 발광 효율)을 높이기 위해서는, 인가되는 전압 중 제논 기체의 방전에 기여하 는 비율(즉, 방전 효율)을 높여야 하고, 이 방전 효율을 높이기 위해서는 제논 기체와 전자의 충돌을 증가시켜야 한다. 그리고, 제논 기체와 전자의 충돌을 증가시키기 위해서는 전자 가열 효율을 증가시켜야 한다.
상기 캐소드 쉬스 영역에서는 인가되는 전압의 대부분이 소비되지만 전자 가열 효율이 낮고, 포지티브 칼럼 영역에서는 인가되는 전압이 거의 소비되지 않으면서도 전자 가열 효율이 매우 높다. 또한, 캐소드 쉬스 영역과 애노드 쉬스 영역은 유지 전극과 주사 전극 사이의 거리에 상관없이 거의 일정한 공간을 차지한다. 따라서, 높은 방전 효율을 얻기 위해서는 포지티브 칼럼 영역을 증가시켜야 하고, 포지티브 칼럼 영역을 증가시키기 위해서는 유지 전극과 주사 전극 사이의 거리 및 대향 면적을 증가시키는 대향 방전 구조의 플라즈마 디스플레이 패널이 요구된다.
본 발명의 목적은 플라즈마 디스플레이 패널에서 어드레스 방전을 더욱 용이하게 하는 대향 방전 구조의 플라즈마 디스플레이 패널을 제공하는 것이다.
상기의 목적을 달성하기 위하여 본 발명의 일 실시예에 따른 플라즈마 디스플레이 패널은, 소정의 간격을 두고 대향 배치되며, 그 사이공간에서 다수로 구획되는 방전셀이 구비되는 제1 기판 및 제2 기판, 상기 방전셀 내에 형성되는 형광체층, 상기 제2 기판에서 제1 방향을 따라 벋어 형성되는 어드레스 전극, 이 어드레스 전극을 덮으면서 제2 기판상에 형성되는 제1 유전층, 및 상기 제1 기판과 상기 제2 기판 사이에서 상기 제1 방향과 교차하는 제2 방향을 따라 벋어 형성되며 상기 제2 기판으로부터 멀어지는 방향으로 상기 제1 기판을 향해 돌출되어 그 사이에 공간을 두고 서로 대향하도록 형성되는 제1 전극 및 제2 전극을 포함하고, 상기 방전셀 내부 공간으로 노출되는 상기 제1 유전층의 표면에 홀이 형성될 수 있다.
또한, 상기 제2 기판과 평행한 방향으로, 상기 홀은 제1 전극보다 제2 전극에 더 가깝게 형성될 수 있다.
상기 제1 유전층상에는 복수개의 홀이 형성되고, 상기 제2 기판과 평행한 방향으로, 상기 복수개의 홀은 제1 전극보다 제2 전극에 더 가깝게 형성될 수 있다.
또한, 상기 제1 유전층의 표면으로부터 상기 제2 기판에 수직한 방향으로 측정되는 상기 어드레스 전극까지의 거리는, 상기 제1 유전층의 표면으로부터 상기 제2 기판에 수직한 방향으로 측정되는 상기 홀의 깊이보다 더 크게 형성된다.
또한, 홀은 상기 제2 기판에 평행한 방향으로 측정되는 상기 홀의 최대 폭의 크기를 D, 상기 제2 기판에 수직한 방향으로 측정되는 상기 홀의 최대 깊이를 T 라 할 때, D ≤ T 의 조건을 만족하도록 형성될 수 있으며, 바람직하게는 상기 D 와 상기 T 가 서로 동일하게 형성될 수 있다.
상기 홀의 평면 형상은 원형, 타원형, 다각형으로 이루어질 수 있다.
또한, 상기 홀은 각 방전셀에 대응하면서 제2 방향으로 긴 축을 갖는 슬릿 형상으로 이루어질 수 있다.
상기 제1 전극 및 상기 제2 전극의 횡단면에서, 상기 제2 기판에 평행한 방향으로의 길이보다 상기 제2 기판에 수직한 방향으로의 길이가 더 길게 형성되는 것이 바람직하다.
상기 제1 전극 및 상기 제2 전극 각각은 상기 제1 방향을 따라 이웃하는 방전셀들의 경계를 지나도록 배치되고, 상기 제1 방향을 따라 교대로 배열된다.
상기 제1 전극 및 제2 전극의 외면에는 제2 유전층이 형성되며, 상기 제1 유전층 및 상기 제2 유전층의 외면에 보호막이 더 형성될 수 있다.
상기 제2 유전층은 상기 제1 방향을 따라 형성되는 제1 유전층부와, 이 제1 유전층부와 교차하는 방향으로 형성되는 제2 유전층부를 포함하며, 이 제1 유전층부 및 제2 유전층부에 의해 다수의 제1 방전공간이 구획된다.
상기 제1 기판상에는 상기 제1 방전공간에 대향하는 제2 방전공간을 구획하는 격벽이 형성되고, 이 제1 방전공간 및 제2 방전공간이 하나의 하나의 방전셀을 형성할 수 있다.
한편, 상기 격벽은 상기 제1 유전층부에 대응하면서 상기 제1 방향을 따라 형성되는 제1 격벽부재와, 상기 제2 유전층부에 대응하면서 상기 제1 격벽부재와 교차하는 방향으로 형성되는 제2 격벽부재를 포함할 수 있고, 상기 제1 격벽부재 및 상기 제2 격벽부재는 상기 제1 기판과 동일한 재질로 형성될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다. 그러나, 본 발명은 여러 가지 상이한 형태로 구현될 수 있우며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙였다.
도 1은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널을 도시한 부분 분해 사시도이다.
도 1을 참조하면, 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널은 기본적으로 제1 기판(10, 이하 '배면기판'이라 한다)과 제2 기판(20, 이하 '전면기판'이라 한다)이 소정의 간격을 두고 서로 대향 배치되며, 이 배면기판(10)과 전면기판(20) 사이에는 다수의 방전셀(17)들이 구획된다. 방전셀(17) 내에는 자외선을 흡수하여 가시광을 방출하는 형광체층(19)이 형성된다. 또한, 플라즈마 방전을 일으킬 수 있도록 상기 방전셀(17)내에는 방전가스(일례로 제논(Xe), 네온(Ne) 등을 포함하는 혼합가스)가 채워진다.
전면기판(20)의 배면기판(10) 대향면에는 어드레스 전극(22)들이 제1 방향(도면의 y 축 방향)을 따라 벋어 형성된다. 이들 어드레스 전극(22)은 서로 소정의 간격을 유지하면서 나란하게 형성된다. 그리고, 이 어드레스 전극(22)을 덮으면서 전면기판(20)상에 제1 유전층(24)이 형성되고, 이 제1 유전층(24)상에는 제1 전극(25, 이하 '유지 전극'이라 한다) 및 제2 전극(26, 이하 '주사 전극'이라 한다)이 제1 방향(y 축 방향)과 교차하는 제2 방향(도면의 x 축 방향)을 따라 벋어 형성된다. 또한, 이들 유지 전극(25) 및 주사 전극(26)을 덮으면서 제1 유전층(24)상에 제2 유전층(28)이 형성된다.
이 제2 유전층(28)은 제1 유전층부(28a) 및 제2 유전층부(28b)를 포함한다. 제1 유전층부(28a)는 제1 방향(도면의 y 축 방향)을 따라 벋어 형성되고, 제2 유전층부(28b)는 제1 유전층부(28a)와 교차하는 제2 방향(도면의 x 축 방향)을 따라 벋 어 형성된다. 서로 교차하는 제1 유전층부(28a) 및 제2 유전층부(28b)에 다수의 제1 방전공간(21)이 형성된다.
한편, 배면기판(10)의 전면기판(20) 대향면에는 다수의 제2 방전공간(18)을 구획하는 격벽(16)이 형성된다. 본 실시예에서는 제2 방전공간(18)에 대응하는 형상으로 배면기판(10)을 식각함으로써 격벽(16)이 형성된다. 배면기판(10)을 제2 방전공간(18)에 대응하는 형상으로 식각하는 방법은 공지의 방법이 이용될 수 있으며, 예컨대, 샌드 블라스트법에 의해 배면기판(10)이 식각될 수 있다. 이 경우 격벽(16)과 배면기판(10)은 동일한 재질로 형성된다. 하지만, 배면기판(10)의 재질과 서로 다른 재질을 갖는 격벽용 재료를 이용하여, 배면기판(10)상에 격벽이 형성될 수도 있으며, 이 또한 본 발명의 범위에 속한다.
한편, 격벽(16)은 제1 격벽부재(16a) 및 제2 격벽부재(16b)를 포함한다. 제1 격벽부재(16a)는 제1 유전층부(28a)와 대응하면서 제1 방향(도면의 y 축 방향)을 따라 벋어 형성되고, 제2 격벽부재(16b)는 제2 유전층부(28b)와 대응하면서 제1 격벽부재(16a)와 교차하도록 형성된다. 이들 제1 격벽부재(16a) 및 제2 격벽부재(16b)에 의해 제2 방전공간(18)이 구획된다. 이러한 격벽 구조는 상기 설명한 구조에 한정되는 것은 아니며, 제1 방향(도면의 y 축 방향)과 나란한 격벽 부재로만 이루어지는 스트라이프형 격벽 구조도 본 발명에 적용될 수 있고, 제2 방전공간을 구획하는 다양한 형상의 격벽 구조도 가능하며 이 또한 본 발명의 범위에 속한다.
제1 유전층부(28a) 및 제2 유전층부(28b)에 의해 제1 방전공간(21)이 전면기판(20)측에 구획되고, 제1 격벽부재(16a) 및 제2 격벽부재(16b)에 의해 제2 방전공 간(18)이 배면기판(10)측에 구획된다. 이들 제1 방전공간(21) 및 제2 방전공간(18)은 서로 대응하는 형상으로 형성되어 실질적으로 하나의 방전셀(17)이 형성된다.
방전셀(17)내에는 형광체층(19)이 형성된다. 더욱 구체적으로 설명하면, 배면기판(10)측에 형성되는 제2 방전공간(18) 내에 형광체층(19)이 형성된다. 이와 같이, 어드레스 전극(22)이 전면기판(20)측에 형성되고 형광체층(19)이 배면기판(10)측에 형성됨으로써, 어드레스방전시 방전개시전압이 각 방전셀(17) 별로 균일하게 형성될 수 있는 장점이 있다.
즉, 종래의 3 전극 면 방전 구조에서는, 어드레스방전을 일으키는 어드레스 전극과 주사 전극 사이에 형광체층이 위치함으로써, 적색, 녹색, 및 청색 형광체층의 서로 다른 유전율 때문에 어드레스방전의 방전개시전압이 불균일한 단점이 있었다. 하지만, 본 실시예에서는, 어드레스방전을 일으키는 어드레스 전극(22) 및 주사 전극(26)이 전면기판(20)측에 구비되고, 형광체층(19)이 배면기판(10)측에 구비됨으로써, 종래의 단점이 해결될 수 있다.
또한, 어드레스 방전은 전면기판(20)측에 구비되는 어드레스 전극(22)과, 전면기판(20)과 배면기판(10) 사이에 배치되는 주사 전극(26) 사이에서 일어나기 때문에, 배면기판(10) 측에 형성되는 형광체층(19) 위에는 어드레스 방전시에 전하가 쌓이지 않게 된다. 이로 인해, 형광체층(19) 상에 전하가 쌓이면서 이온 스퍼터링에 의해 형광체 수명이 감소되는 것이 방지될 수 있다.
도 2는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 전극과 방 전셀의 구조를 개략적으로 도시한 부분 평면도이다.
도 2를 참조하면, 전면기판(20)상에서 제1 방향(도면의 y 축 방향)을 따라 벋어 형성되는 어드레스 전극(22)은 버스 전극(22a) 및 확대 전극(22b)을 포함한다. 버스 전극(22a)은 제1 격벽부재(16a)에 대응하면서 제1 방향(도면의 y 축 방향)을 따라 벋어 형성되고, 확대 전극(22b)은 각 방전셀(17)에 대응하면서 이 버스 전극(22a)으로부터 각 방전셀(17)의 중심을 향해 확대 형성된다.
이 경우, 확대 전극(22b)은 전면기판(20)의 개구율 확보를 위해 투명 전극, 일례로 ITO(Indium Tin Oxide) 전극으로 형성될 수 있다. 본 실시예에서 확대 전극은 직사각형의 평면형상을 갖도록 형성되어 있지만, 다른 평면 형상을 갖는 확대 전극도 본 실시예에 적용될 수 있다. 예컨대, 주사 전극(26)에서 유지 전극(25) 방향으로 갈수록 점진적으로 그 폭이 감소하는 삼각형 형상의 확대 전극도 본 실시예에 적용될 수 있으며, 이 또한 본 발명의 범위에 속한다. 또한, 이 투명 전극의 높은 저항을 보상하여 통전성을 좋게 하기 위해, 버스 전극(22a)은 금속전극으로 이루어질 수 있다. 본 실시예에서, 버스 전극(22a)은 제2 방향(도면의 x 축 방향)으로 이웃하는 방전셀(17)들의 경계를 지나면서 서로 나란하게 형성되기 때문에, 금속전극으로 형성되더라도 전면기판(20)의 개구율을 떨어뜨리지 않는 장점이 있다.
한편, 어드레스 전극(22)과 교차하는 방향으로 유지 전극(25) 및 주사 전극(26)이 형성된다. 본 실시예에서 유지 전극(25) 및 주사 전극(26)은 제1 방향9도면의 y 축 방향)으로 이웃하는 방전셀(17)들의 경계를 지나면서 제1 방향(도면의 y 축 방향)을 따라 교대로 형성된다. 주사 전극(26)은 어드레스 전극(22)과 상호 작용하여 어드레스 기간에서 어드레스 방전을 일으킨다. 이 어드레스 방전에 의해 켜질 방전셀(17)들이 선택된다. 유지 전극(25)은 주로 주사 전극(26)과 상호 작용하여 유지 기간에서 유지방전을 일으킨다. 이 유지방전에 의해 전면기판(20)을 통해 화상이 표시된다. 그러나, 각 전극에 인가되는 방전 전압에 따라 그 역할을 달리할 수 있으므로 이에 한정될 필요는 없다.
또한, 유지 전극(25) 및 주사 전극(26)은 금속전극으로 형성될 수 있다. 즉, 본 실시예에서는 제1 방향(도면의 y 축 방향)으로 이웃하는 방전셀(17)들의 경계에 유지 전극(25) 및 주사 전극(26)이 배치되므로, 이들 전극들이 금속으로 형성되어도 개구율 저하가 방지될 수 있다.
또한, 도 2에 도시된 S 영역은 홀들이 형성되는 위치를 개략적으로 나타낸다. 즉, 홀들은 유지 전극(25)보다는 주사 전극(26)에 더 가깝게 형성된다. 이 홀의 구성 및 작용에 대해서는 도면을 바꾸어 자세히 설명한다.
도 3은 도 1에 도시된 플라즈마 디스플레이 패널을 결합한 상태의 Ⅲ-Ⅲ 선에 따른 부분 단면도이다. 도 4는 도 1에 도시된 플라즈마 디스플레이 패널을 결합한 상태의 Ⅳ-Ⅳ 선에 따른 부분 단면도이다.
도 3을 참조하면, 어드레스 전극(22)을 덮는 제1 유전층(24)상에 유지 전극(25) 및 주사 전극(26)이 형성된다. 이들 유지 전극(25) 및 주사 전극(26)의 횡단면은 기판(10, 20)에 수직한 방향(z 축 방향)으로의 길이(h)가 기판(10, 20)에 평행한 방향(y 축 방향)으로의 길이(W)보다 길게 형성될 수 있다. 다시 말하면, 유 지 전극(25) 및 주사 전극(26)의 전면기판(20) 면으로부터의 높이가 더 높게 형성될 수 있다. 이렇게 유지 전극(25) 및 주사 전극(26)의 높이를 높임으로써, 고정세 디스플레이를 구현하기 위해 방전셀의 평면방향 크기가 감소되어야 할 경우에도 그 크기의 감소량이 보상될 수 있다. 또한, 유지 전극(25)과 주사 전극(26) 사이의 대향면의 면적을 증가시킴으로써, 면 방전 구조에 비해 더욱 높은 발광효율이 얻어질 수 있다.
한편, 유지 전극(25) 및 주사 전극(26)의 외면에는 제2 유전층(28)이 형성된다. 이 제2 유전층(28)과, 어드레스 전극(22)을 덮는 제1 유전층(24)은 서로 같은 물질로 이루어질 수 있으며, 기체 방전시 생성되는 전하들의 충돌로부터 각 전극들을 보호하는 역할을 수행한다. 또한, 어드레스 방전시 제1 유전층(24) 및 제2 유전층(28)상에는 벽전하가 축적될 수 있으며, 이렇게 축적된 벽전하들은 유지 전극(25)과 주사 전극(26) 사이의 유지방전시 방전개시전압을 낮추는 역할을 수행한다.
또한, 제1 유전층(24) 및 제2 유전층(28)의 표면에 보호막(29)이 더 형성될 수 있으며, 기체 방전에 노출되는 유전층의 표면에 형성되는 것이 바람직하다. 보호막(29)의 예로는 MgO 보호막(29)이 사용될 수 있다. 이 MgO 보호막(29)은 기체 방전시 전리된 이온의 충돌로부터 유전층을 보호하는 역할을 수행한다. 또한, MgO 보호막(29)은 이온이 부딪혔을 때 이차전자의 방출계수도 높기 때문에 방전효율이 향상될 수 있다.
한편, 제2 방전공간(21)에 대응하는 제1 유전층(24)에는 복수개의 홀(23)이 형성된다. 이 홀(23)들은 서로 소정의 간격을 유지하며 제1 유전층(24)의 표면에 형성된다. 홀(23)들 사이의 간격은 전극 구조 및 방전 특성에 따라 조절될 수 있다. 이러한 홀(23)이 제1 유전층(24)에 형성됨으로써, 낮은 방전개시전압으로 어드레스 방전이 수행될 수 있다.
더욱 구체적으로 설명하면, 어드레스 방전을 위해 어드레스 전극(22) 및 주사전극(26)에 각각 소정의 전압이 인가된다. 본 실시예에서는 어드레스 전극(22)과 주사 전극(25)의 방전 경로 사이에 홀(23)이 위치하기 때문에, 일반적인 어드레 방전개시전압보다 낮은 전압이 인가되었을 때에, 홀(23) 내부에서 먼저 방전(모세관 방전, capillary discharge)이 개시된다.
즉, 제2 방전공간(21)에 대응하는 제1 유전층(24)의 두께보다 홀(23)과 전면 기판(20) 사이의 제1 유전층(24)의 두께가 더 얇게 형성되어 강한 전기장이 형성되고, 또한, 홀(23)의 측면에서는 이 측면으로부터 수직한 방향으로 전기장이 형성되어 홀(23)의 중심부로 모이기 때문에 더욱 강한 전기장이 형성되어, 낮은 전압에서 모세관 방전이 먼저 일어나게 된다.
그리고, 이 방전에 의해 홀(23) 내부에 플라즈마가 생성되고, 이 플라즈마는 제1 방전공간(21) 쪽으로 확산되면서 어드레스 전극(22)과 주사 전극(26) 사이에 방전이 일어나게 된다. 즉, 제1 유전층(24)상에 홀(23)이 형성되지 않았을 때 어드레스 전극(22)과 주사전극(26) 사이의 방전개시전압보다, 홀(23)이 제1 유전층(24)상에 형성되었을 때 어드레스 전극(22)과 주사전극(26) 사이의 방전개시전압이 더 낮게 형성될 수 있다.
한편, 전면 기판(20)과 평행한 방향으로 측정되는 홀(23)의 최대 폭(D) 의 크기는, 전면 기판(20)에 수직한 방향으로 측정되는 홀(23)의 최대 깊이(T1)와 같거나 작게 형성될 수 있으며, 바람직하게는 실질적으로 서로 동일하게 형성된다. 홀(23)의 최대 폭(D)이 홀의 최대 깊이(T1)보다 크게 형성되는 경우에는, 모세관 방전 현상이 일어나기 어렵게 되고, 어드레스 방전 개시 전압 또한 상승하게 된다.
도 3에 및 도 4에 도시된 바와 같이, 홀(23)들은 제1 유전층(24)상에서 유지 전극(25)보다 주사전극(26)에 더 가깝게 형성되는 것이 바람직하다. 즉, 전면기판(20)과 평행한 방향으로 측정되는 홀(23)과 주사전극(26) 사이의 거리(Ｌ1)는 같은 방향으로 측정되는 홀(23)과 유지전극(25) 사이의 거리(Ｌ2)보다 짧게 형성된다. 더욱 구체적으로 설명하면, 어드레스 방전은 어드레스전극(22)과 유지전극(25) 사이에서 일어나는 것이 아니라 어드레스전극(22)과 주사전극(26) 사이에서 일어나게 된다. 따라서, 본 실시예에서와 같이 홀(23)들이 유지 전극(25)보다 주사 전극(26)에 더 가깝게 형성되게 되면, 주사전극(26)과 어드레스전극(22)의 방전 경로 사이에 위치하는 홀(23)들 주위에 강한 전기장이 형성된다. 그리고, 이 강한 전기장에 의해 홀(23)들 주위에는 다른 영역보다 상대적으로 전자밀도가 증가하게 된다. 따라서, 어드레스 방전시에 전자밀도가 향상되어 벽전하의 형성에 도움이 되고, 어드레스의 효율이 향상될 수 있다.
또한, 홀(23)들이 제1 방전 공간(21)에 대응하는 제1 유전층(24)상에서 유지전극(25)보다 주사전극(26)측과 가깝게 형성됨으로써, 제1 유전층(24)의 절연 파괴가 최소화될 수 있다. 더욱 구체적으로 설명하면, 본 실시예의 경우에는, 어드레스 전극(22)이 전면기판(20)상에 배치되고, 주사전극(26)이 전면기판(20)과 배면기판(10)사이에 배치됨으로써, 어드레스 전극(22)과 주사전극(26)사이의 거리가 일반적인 면방전 3 전극 구조보다 더 짧게 형성된다. 이 경우, 제1 방향(도면의 y 축 방향)으로 이웃하는 방전셀들 사이의 경계부분에서 주사 전극(26)과 어드레스 전극(22) 사이의 최단 거리가 형성된다. 이로 인해, 어드레스 방전시에, 이 최단 거리를 형성하는 주사 전극(26)과 어드레스 전극(22) 사이에서 제1 유전층(24)의 절연파괴가 일어날 수 있다. 하지만, 본 실시예에서와 같이, 홀(23)들이 제1 유전층(24)상에 형성됨으로써, 주사 전극(26)과 어드레스전극(22) 사이의 최단 거리에 형성되는 제1 유전층(24)이 절연 파괴를 일으키기 전에, 홀(23)들 내부에서 방전이 개시된다. 그리고, 홀(23)들 내부에서 발생한 방전은 제1 방전 공간(21)으로 방전이 유도되고, 이로 인해 제1 유전층(24)의 절연 파괴의 위험성이 최소화될 수 있다.
또한, 본 실시예에서 제1 유전층(24)의 표면으로부터 어드레스전극(22)까지의 거리(T2)는 홀(23)의 깊이(T1)이보다 더 크게 형성된다. 즉, 홀(23)들의 바닥면과 어드레스 전극(22) 사이에 제1 유전층(24)이 위치한다. 이로 인해, 홀(23)의 깊이(T1)가 제1 유전층(24)의 표면으로부터 어드레스전극(22)까지의 거리(T2)와 같게 되는 경우, 즉 어드레스 전극(22)이 제1 방전공간(21)에 노출되는 경우보다, 제1 유전층(24)의 절연 파괴의 위험성이 줄어들게 된다.
도 5는 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 홀의 평면 형상을 개략적으로 나타낸 도면이다.
도 5를 참조하면, 제1 유전층(24)상에 형성되는 홀(23)들의 평면 형상은 원형으로 형성되고, 제1 방향(도면의 y 축 방향)으로 유지 전극(25)보다 주사 전극(26)측에 더 가깝게 형성된다. 홀(23)의 평면 형상이 원형으로 형성됨으로써, 어드레스 방전시에 홀 내에서 일어나는 방전이 더욱 효율적으로 개시될 수 있다. 또한, 홀(23)의 평면 형상은 원형이 아닌 타원형으로 형성될 수도 있으며, 이 또한 본 발명의 범위에 속한다.
이하, 본 발명의 제2 실시예 및 제3 실시예에 대해 설명한다. 제2 실시예 및 제3 실시예는 제1 실시예와 다른 그 구성 및 작용이 서로 동일 또는 유사하므로 이에 대한 상세한 설명은 생략한다. 다만, 홀의 평면 형상이 제1 실시예와 다르게 형성되어 있으므로, 이를 중심으로 설명한다.
도 6은 본 발명의 제2 실시예에 따른 홀의 평면 형상을 개략적으로 나타낸 도면이다. 즉, 도 6에 도시된 제2 실시예는 제1 실시예와 비교할 때, 홀(223)의 평면 형상이 다각형으로 구성된다. 더욱 구체적으로 설명하면, 제2 실시예에서 홀(223)의 평면 형상은 정육각형으로 형성된다. 하지만, 정육각형 이외의 다른 다각형 평면 형상을 갖는 홀(223)도 본 발명에 적용될 수 있다. 이와 같은 경우, 어드레스 방전시에 홀(223) 주위로 강한 전기장이 형성되고, 이 홀(223) 주위에 전자 밀도가 상승하게 되며, 이로 인해, 어드레스의 효율이 향상될 수 있다.
도 7은 본 발명의 제3 실시예에 따른 홀의 평면 형상을 개략적으로 나타낸 도면이다.
도 7에 도시된 제3 실시예는 제1 실시예와 비교할 때, 홀(323)의 평면 형상이 슬릿 형상으로 형성된다. 제3 실시예에서는 홀(323)이 슬릿 형상으로 이루어진다. 즉, 홀(323)은 각 방전셀에 대응하면서 제2 방향(도면의 x 축 방향)으로 긴 축을 갖는 슬릿 형상으로 형성된다.
이와 같은 경우에도, 어드레스 방전시에 슬릿 형상의 홀(323) 주위로 강한 전기장이 형성되고, 이 홀(323) 주위에 전자 밀도가 상승하게 되며, 이로 인해, 어드레스의 효율이 향상될 수 있다.
이상을 통해 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형 또는 변경하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
이상 설명한 바와 같은 본 발명에 따른 플라즈마 디스플레이 패널에 의하면, 어드레스전극을 덮는 유전층상에 복수의 홀들이 형성됨으로써, 어드레스 방전시에 방전개시전압이 낮아지고, 원활한 어드레스 방전이 수행될 수 있다.
또한, 어드레스 방전시에 홀들 주위의 전자밀도가 다른 영역보다 상대적으로 높아지게 되어, 어드레스 효율이 향상될 수 있다.
또한, 홀이 형성됨으로써 실질적으로 방전이 일어나는 방전공간으로 방전이 용이하게 유도될 수 있고, 이로 인해 어드레스전극과 주사전극 사이의 최단 거리에 형성되는 유전층의 절연파괴가 최소화될 수 있다.
또한, 어드레스 전극이 전면기판상에 형성됨으로써, 형광체 위에 전하가 쌓이면서 이온 스퍼터링 등에 의해 형광체 수명이 감소되는 것을 방지할 수 있다.
또한, 유지 전극과 주사 전극 사이에서 대향 방전이 일어남으로써 발광효율이 우수한 것으로 알려진 롱갭 방전이 가능하게 되어, 종래의 면 방전 구조에 비해 더욱 높은 발광 효율이 얻어질 수 있다.

Claims (16)

  1. 소정의 간격을 두고 대향 배치되며, 그 사이공간에서 다수로 구획되는 방전셀이 구비되는 제1 기판 및 제2 기판;
    상기 방전셀 내에 형성되는 형광체층;
    상기 제2 기판에서 제1 방향을 따라 벋어 형성되는 어드레스 전극;
    상기 어드레스 전극을 덮으면서 제2 기판상에 형성되는 제1 유전층;
    상기 제1 기판과 상기 제2 기판 사이에서, 상기 제1 방향과 수직되게 교차하는 제2 방향을 따라 벋어 형성되며, 상기 제2 기판으로부터 멀어지는 방향으로 상기 제1 기판을 향해 돌출되어 그 사이에 공간을 두고 서로 대향하도록 형성되는 제1 전극 및 제2 전극; 및
    상기 제1 전극 및 제2 전극의 외면에 형성되는 제2 유전층;을 포함하고,
    상기 제1 전극 및 상기 제2 전극은, 상기 제1 전극 및 상기 제2 전극의 횡단면에서 상기 제2 기판에 평행한 방향으로의 길이보다 상기 제2 기판에 수직한 방향으로의 길이가 더 길게 상기 제1 기판을 향해 돌출되며,
    상기 방전셀 내부 공간으로 노출되는 상기 제1 유전층의 표면에 홀(hole)이 형성되고,
    상기 홀은,
    상기 제2 기판에 평행한 방향으로 측정되는 상기 홀의 최대 폭의 크기를 D, 상기 제2 기판에 수직한 방향으로 측정되는 상기 홀의 최대 깊이를 T 라 할 때, 다음의 조건을 만족하는 플라즈마 디스플레이 패널.
    D ≤ T
  2. 제1항에 있어서,
    상기 제2 기판과 평행한 방향으로, 상기 홀은 제1 전극보다 제2 전극에 더 가깝게 형성되는 플라즈마 디스플레이 패널.
  3. 제1항에 있어서,
    상기 제1 유전층의 표면상에는 복수개의 홀이 형성되고, 상기 제2 기판과 평행한 방향으로, 상기 방전셀 내부공간에 대응하여 적어도 2개이상으로 구비되는 복수개의 홀들은 제1 전극보다 제2 전극에 더 가깝게 형성되는 플라즈마 디스플레이 패널.
  4. 제1항에 있어서,
    상기 제1 유전층의 표면으로부터 상기 제2 기판에 수직한 방향으로 측정되는 상기 어드레스 전극까지의 거리는, 상기 제1 유전층의 표면으로부터 상기 제2 기판에 수직한 방향으로 측정되는 상기 홀의 깊이보다 더 크게 형성되는 플라즈마 디스플레이 패널.
  5. 삭제
  6. 제1항에 있어서,
    상기 D 와 상기 T 가 서로 동일하게 형성되는 플라즈마 디스플레이 패널.
  7. 제1항에 있어서,
    상기 홀의 평면 형상은 원형으로 이루어지는 플라즈마 디스플레이 패널.
  8. 제1항에 있어서,
    상기 홀의 평면 형상은 다각형으로 이루어지는 플라즈마 디스플레이 패널.
  9. 제1항에 있어서,
    상기 홀은 각 방전셀에 대응하면서 제2 방향으로 긴 축을 갖는 슬릿 형상으로 이루어지는 플라즈마 디스플레이 패널.
  10. 삭제
  11. 제1항에 있어서,
    상기 제1 전극 및 상기 제2 전극 각각은 상기 제1 방향을 따라 이웃하는 방전셀들의 경계를 지나도록 배치되고, 상기 제1 방향을 따라 교대로 배열되는 플라즈마 디스플레이 패널.
  12. 삭제
  13. 제1항에 있어서,
    상기 제1 유전층 및 상기 제2 유전층의 표면에 보호막이 형성되는 플라즈마 디스플레이 패널.
  14. 제1항에 있어서,
    상기 제2 유전층은 상기 제1 방향을 따라 형성되는 제1 유전층부와, 이 제1 유전층부와 수직되게 교차하는 방향으로 형성되는 제2 유전층부를 포함하며,
    이 제1 유전층부 및 제2 유전층부에 의해 다수의 제1 방전공간이 구획되는 플라즈마 디스플레이 패널.
  15. 제14항에 있어서,
    상기 제1 기판상에는 상기 제1 방전공간에 대향하는 제2 방전공간을 구획하는 격벽이 형성되고, 이 제1 방전공간 및 제2 방전공간이 하나의 방전셀을 이루는 플라즈마 디스플레이 패널.
  16. 제15항에 있어서,
    상기 격벽은 상기 제1 유전층부에 대응하면서 상기 제1 방향을 따라 형성되는 제1 격벽부재와, 상기 제2 유전층부에 대응하면서 상기 제1 격벽부재와 수직되게 교차하는 방향으로 형성되는 제2 격벽부재를 포함하고,
    상기 제1 격벽부재 및 상기 제2 격벽부재는 상기 제1 기판과 동일한 재질로 형성되는 플라즈마 디스플레이 패널.
KR1020050111687A 2005-11-22 2005-11-22 플라즈마 디스플레이 패널 KR100739055B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050111687A KR100739055B1 (ko) 2005-11-22 2005-11-22 플라즈마 디스플레이 패널

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050111687A KR100739055B1 (ko) 2005-11-22 2005-11-22 플라즈마 디스플레이 패널

Publications (2)

Publication Number Publication Date
KR20070053892A KR20070053892A (ko) 2007-05-28
KR100739055B1 true KR100739055B1 (ko) 2007-07-12

Family

ID=38275906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050111687A KR100739055B1 (ko) 2005-11-22 2005-11-22 플라즈마 디스플레이 패널

Country Status (1)

Country Link
KR (1) KR100739055B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050108560A (ko) * 2004-05-12 2005-11-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050108560A (ko) * 2004-05-12 2005-11-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널

Also Published As

Publication number Publication date
KR20070053892A (ko) 2007-05-28

Similar Documents

Publication Publication Date Title
US7602125B2 (en) Plasma display panel provided with dielectric layer having a variation in thickness in relation to surfaces of a display electrode
US7471044B2 (en) Plasma display panel having an address electrode including loop shape portions
KR100927714B1 (ko) 플라즈마 디스플레이 패널 및 이의 제조 방법
US7135819B2 (en) Plasma display panel
KR100739055B1 (ko) 플라즈마 디스플레이 패널
KR100684852B1 (ko) 플라즈마 디스플레이 패널
US7629747B2 (en) Plasma display panel having specific electrode structure
KR20050101918A (ko) 플라즈마 디스플레이 패널
KR100684839B1 (ko) 플라즈마 디스플레이 패널
KR100684850B1 (ko) 플라즈마 디스플레이 패널
KR20080011570A (ko) 플라즈마 디스플레이 패널
KR100669469B1 (ko) 플라즈마 디스플레이 패널
KR100599605B1 (ko) 플라즈마 디스플레이 패널
KR100786837B1 (ko) 플라즈마 디스플레이 패널
KR100739050B1 (ko) 플라즈마 디스플레이 패널
KR100740129B1 (ko) 플라즈마 디스플레이 패널
KR100658728B1 (ko) 플라즈마 디스플레이 패널
KR100684755B1 (ko) 플라즈마 디스플레이 패널
KR100719544B1 (ko) 플라즈마 디스플레이 패널
KR100627314B1 (ko) 플라즈마 디스플레이 패널
KR100669325B1 (ko) 플라즈마 디스플레이 패널
KR100669467B1 (ko) 플라즈마 디스플레이 패널
KR100759429B1 (ko) 플라즈마 디스플레이 패널
US7525250B2 (en) Plasma display panel
KR100599718B1 (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee