KR100736674B1 - ｎ형 Ⅲ족 질화물 반도체용 ｎ형 오믹전극, 이 전극을구비한 반도체 발광소자 및 ｎ형 오믹전극의 형성방법 - Google Patents

ｎ형 Ⅲ족 질화물 반도체용 ｎ형 오믹전극, 이 전극을구비한 반도체 발광소자 및 ｎ형 오믹전극의 형성방법 Download PDF

Info

Publication number
KR100736674B1
KR100736674B1 KR1020057024012A KR20057024012A KR100736674B1 KR 100736674 B1 KR100736674 B1 KR 100736674B1 KR 1020057024012 A KR1020057024012 A KR 1020057024012A KR 20057024012 A KR20057024012 A KR 20057024012A KR 100736674 B1 KR100736674 B1 KR 100736674B1
Authority
KR
South Korea
Prior art keywords
lanthanum
type
layer
ohmic electrode
nitride semiconductor
Prior art date
Application number
KR1020057024012A
Other languages
English (en)
Other versions
KR20060028692A (ko
Inventor
다카시 우다가와
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20060028692A publication Critical patent/KR20060028692A/ko
Application granted granted Critical
Publication of KR100736674B1 publication Critical patent/KR100736674B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 n형 III족 질화물 반도체에 바람직한 n형 오믹전극의 구성 및 낮은 접촉저항을 제공하는 그 형성방법을 제공한다. 상기 n형 오믹전극은 n형 III족질화물 반도체층와의 접합계면에 알루미늄과 란탄의 합금으로 구성되거나 또는 란탄으로 구성되도록 형성된다. 상기 방법은 란탄-알루미늄 합금층을 300℃ 이하에서 형성하여, 그 접합계면에서 란탄이 풍부한 n형 오믹전극을 형성하는 단계를 포함한다.

Description

ｎ형 Ⅲ족 질화물 반도체용 ｎ형 오믹전극, 이 전극을 구비한 반도체 발광소자 및 ｎ형 오믹전극의 형성방법{n-TYPE OHMIC ELECTRODE FOR n-TYPE GROUP III NITRIDE SEMICONDUCTOR, SEMICONDUCTOR LIGHT-EMITTING DEVICE WITH THE ELECTRODE, AND METHOD FOR FORMING n-TYPE OHMIC ELECTRODE}
본 발명은 n형 III족 질화물 반도체층의 표면과 접촉되도록 형성된 n형 오믹전극, 이 전극을 구비한 반도체 발광소자 및 n형 오믹전극의 형성방법에 관한 것이다.
종래부터, 예컨대 일반식 AlxGayInzN(0≤ x, y, z≤1, x+y+z=1)으로 표시되는 III족 질화물 반도체가 청색 또는 녹색영역에서의 단파에서 가시광선을 출사하는 반도체 발광소자에 있어서 n형 클래드층과 같은 배리어층을 형성하는 데에 사용되어 왔다(예컨대, Isamu Akasaki의 III-V족 화합물 반도체, 제1판, 13장, 바이푸칸(1994년 5월 20일) 참조). 또한, 고전자이동도 전계효과형 트랜지스터의 예에 있어서, 전자공급층은 n형 질화 알루미늄-갈륨으로 구성되어 있다(구성식: AlxGayN, 식중 0≤x≤1)(예컨대, 상기와 동일문서 참조). 발광 다이오드(LED) 및 레이저 다이오드(LD) 등의 반도체 발광소자는 상기 n형 III족 질화물 반도체층의 표면과 접촉 하는 n형 오믹 접촉전극(n형 오믹전극)을 형성하여 제조된다. 전계효과형 트랜지스터(FET)는, 예컨대 n형 III족 질화물 반도체로 이루어진 전자공급층 또는 활성층의 표면과 직접 접촉하는 n형 오믹전극을 형성하여 제조된다.
n형 III족 질화물 반도체용 n형 오믹전극에 있어서, 지금까지, 예컨대 탄탈(원소기호: Ti)(예컨대, 일본특허 제2783349호 참조) 또는 알루미늄(원소기호: Al)(예컨대, 일본 특허공개 제7-45867호 공보 참조)으로 n형 오믹전극을 구성하는 것이 개시되어 있다.
그러나, 금속재료로 이루어진 종래의 n형 오믹전극을 n형 III족 질화물 반도체층 상에 형성하여 얻어진 화합물 반도체 LED는 낮은 순방향 전압(소위 Vf)을 갖도록 요구된다. 또한, FET는 열저항의 증가로 인한 소자특성의 열화를 억제하기 위해 낮은 드레인저항을 갖도록 요구된다. 따라서, 화합물 반도체 발광소자 또는 FET의 특성을 향상시키기 위해서는, n형 오믹전극은 n형 III족 질화물 반도체와의 접촉저항이 낮은 재료로 이루어져야만 한다. 본 발명은, 특히 화합물 반도체 발광소자의 특성을 향상시키기 위한 n형 오믹전극을 제공하고, 또한 이 전극을 구비한 화합물 발광소자 및 n형 오믹전극의 형성방법을 제공한다.
상술한 문제점을 해결하기 위해서, 본 발명은 하기 구성으로 이루어진다.
(1) n형 III족 질화물 반도체층의 표면과 접촉하도록 형성되는 n형 III족 질화물 반도체용 n형 오믹전극에 있어서, n형 오믹전극층은 알루미늄(원소기호: Al)과 란탄(원소기호: La)의 합금으로 이루어지거나 또는 란탄으로 이루어진 n형 오믹전극.
(2) (1)에 있어서, n형 오믹전극층의 란탄 함유율은 n형 III족 질화물 반도체층과 접촉하는 표면에 대해 10질량% 이상인 n형 오믹전극.
(3) (2)에 있어서, n형 오믹전극층의 란탄 함유율은 n형 III족 질화물 반도체층과의 접합계면으로부터 30nm 이상 떨어진 영역에서 10질량% 미만인 n형 오믹전극.
(4) (3)에 있어서, n형 III족 질화물 반도체층과 접촉하는 표면과 반대인 n형 오믹전극층의 표면은 알루미늄으로 이루어진 n형 오믹전극.
(5) n형 III족 질화물 반도체층과 p형 화합물 반도체층이 결정기판의 일표면 상에 형성되어 있고, 발광층이 n형 및 p형 화합물 반도체층 사이에 삽입되어 있는 적층구조체 상에 오믹접촉성 전극을 형성함으로써 제작된 반도체 발광소자에 있어서, n형 III족 질화물 반도체층과 접촉하도록 형성된 n형 오믹전극은 란탄-알루미늄 합금층 또는 란탄층으로 이루어진 반도체 발광소자.
(6) (5)에 있어서, 상기 n형 오믹전극은 n형 III족 질화물 반도체층과 접촉하는 측에는 란탄-알루미늄 합금층 또는 란탄층이 구성되어 있고, 반대측에는 알루미늄층이 구성되어 있는 반도체 발광소자.
(7) (5) 또는 (6)에 있어서, 상기 n형 오믹전극은, n형 III족 질화물 반도체층과의 접합계면에서의 란탄 함유율이 10질량% 이상이고, 그 접합계면으로부터 30nm 이상 떨어진 영역에서의 란탄 함유율이 10질량% 미만인 란탄-알루미늄 합금층으로 구성되어 있는 반도체 발광소자.
(8) n형 오믹전극을 구성하는 란탄-알루미늄 합금층을 란탄-디알루미늄 합금(조성식: LaAl2)을 원료로 하여 형성하는 단계를 포함하는 n형 오믹전극의 형성방법.
(9) (8)에 있어서, 상기 란탄-알루미늄 합금층을, n형 III족 질화물 반도체층을 300℃ 이하에서 경화시키면서, n형 III족 질화물 반도체층의 표면에 접합되도록 형성함으로써, 그 접합계면에서의 란탄 함유율이 10질량% 이상이고, 그 접합계면으로부터 30nm 이상 떨어진 영역에서의 란탄 함유율이 10질량% 미만인 란탄-알루미늄 합금층으로부터 n형 오믹전극을 형성하는 n형 오믹전극의 형성방법.
(10) n형 III족 질화물 반도체층과 p형 화합물 반도체층이 결정기판의 일표면 상에 형성되어 있고, 발광층이 n형과 p형 화합물 반도체층 사이에 삽입되어 있는 적층구조체 상에 오믹접촉성 전극을 형성하는 단계를 포함하는 반도체 발광소자의 제조방법에 있어서, n형 III족 질화물 반도체층과 접촉하는, n형 오믹전극을 구성하는 란탄-알루미늄 합금층은 란탄-디알루미늄 합금(구성식: LaAl2)을 원료로 하여 형성되는 반도체 발광소자의 제조방법.
(11) (10)에 있어서, 상기 란탄-알루미늄 합금층을, n형 III족 질화물 반도체층을 300℃ 이하에서 경화시키면서, n형 III족 질화물 반도체층의 표면에 접합하도록 형성함으로써, n형 III족 질화물 반도체층과의 접합계면에서의 란탄 함유율이 10질량% 이상이고, 그 접합계면으로부터 30nm 이상 떨어진 영역에서의 란탄 함유율이 10질량% 미만인 란탄-알루미늄 합금층으로부터 n형 오믹전극을 형성하는 반도체 발광소자의 제조방법.
본 발명에 의하면, n형 III족 질화물 반도체층의 표면과 접촉하도록 형성된 n형 오믹전극은 알루미늄과 란탄의 합금으로 구성되어 있어서, 접촉저항이 낮은 전극을 형성할 수 있고, 공급되는 소자구동 전류를 발광용으로 효율적으로 전환할 수 있기 때문에, 발광강도가 높은 화합물 반도체 발광소자를 제공할 수 있다.
도 1은 실시예 1에 기재된 란탄-알루미늄의 원소분석결과를 나타내는 도이다.
도 2는 실시예 1에 기재된 전극의 전류-전압 특성으 나타내는 도이다.
도 3은 실시예 1에 기재된 전극 사이의 거리(L)에 다른 전류-전압 특성의 변화를 나타내는 도이다.
도 4는 실시예 2에 기재된 고온에서 부착된 란탄-알루미늄 합금층 내부의 원소분포를 나타내는 도이다.
도 5는 실시예 2에 기재된 란탄-알루미늄 합금층의 전류-전압 특성을 나타내는 도이다.
도 6은 실시예 3에 기재된 LED의 단면 모식도이다.
도 7은 실시예 6에 기재된 LED의 평면 모식도이다.
n형 오믹전극이 형성되어 있는 n형 III족 질화물 반도체층은 할로겐 공정, 하이드라이드 공정 또는 MOCVD(금속-유기화학적 증착) 공정에 의해 형성될 수 있 고, 또한 분자빔 에피텍시얼 공정에 의해서도 형성될 수 있다(J. Solid State Chem., pp. 269~272, 133(1997) 참조). n형 III족 질화물 반도체층의 캐리어 농도는 바람직하게는 1×1018cm-3 이상이고, 저항율(비저항)은 바람직하게는 5×10-2Ωㆍcm 이하이다. n형 III족 질화물 반도체층의 두께는 연속막이 얻어질 수 있는 50nm 이상, 크랙이 현저하게 발생하지 않는 5000nm 이하가 바람직하다. 캐리어 농도는 n형 III족 질화물 반도체층의 두께방향으로는 거의 일정하거나, 그 층의 표면을 향하여 증가하는 것이 바람직하다.
본 발명에 따른 란탄-알루미늄 합금으로 이루어진 n형 오믹전극은, 예컨대 구성식 LaAl4(란탄 함유율=56.3질량%), LaAl2(란탄 함유율=73.0질량%) 또는 LaAl(란탄 함유율=83.7질량%)로 표시되는 란탄-알루미늄 합금을 원료로서 사용하여 형성될 수 있다. 특히, 란탄-디알루미늄 합금(구성식: LaAl2)은 LaAl4에 비해서 란탄 함유율이 크고, 통상의 진공증착기술에 의해 충분한 증착을 할 수 있는 융점을 가지므로, 이 합금을 특히 바람직한 원료로서 사용할 수 있다. LaAl은 LaAl2에 비해서 란탄 함유율이 높지만, 트리란탄-디알루미늄(구성식: La3Al2)과 마찬가지로, 이 합금은 란탄과 알루미늄 사이의 구성비에 있어서 안정한 란탄-알루미늄 합금막을 형성할 수 없다.
접촉특성이 양호한 n형 오믹전극을 형성하기 위해서, 원료 합금의 부착시, n형 III족 질화물 반도체층을 가열할 필요가 없다. 원료 합금의 부착시, n형 III족 질화물 반도체층의 온도는 50℃ 이하가 바람직하다. n형 III족 질화물 반도체층을 300℃를 초과하는 온도까지 가열하여 전극을 형성하면, n형 반도체층과의 접합계면에서의 란탄 함유율이 적은 란탄-알루미늄 합금층이 불리하게 형성된다. 형성된 란탄-알루미늄 합금층은 접합계면 근처의 영역에서 란탄 함유율이 더 적기 때문에, n형 오믹전극의 접촉저항이 증가한다. 접합계면 근처의 영역에서 란탄-알루미늄 합금층의 란탄 함유율이 10질량% 미만이면, 접촉저항이 0.1Ωㆍcm-2 이하인 n형 오믹전극을 안정하게 형성할 수 없다. 또한, 란탄을 10질량% 이상 함유하는 알루미늄-란탄 합금층은 n형 III족 질화물 반도체층과의 접합계면으로부터 합금층의 표면을 향하여 30nm 이내의 영역에 형성되는 것이 바람직하다. 반대로, 접합계면으로부터 30nm 이상의 영역에서는, 란탄 함유율이 10질량% 미만인 것이 바람직하다. n형 III족 질화물 반도체층의 표면과 접촉하는 층은 단순히 란탄재로 이루어져도 좋은데, 즉 란탄 질량 함유율이 100질량%인 층이어도 좋다.
n형 오믹전극을 구성하는 란탄-알루미늄 합금은 n형 III족 질화물 반도체층의 표면을 틈새없이 피복할 정도로 충분히 두꺼운 두께로 부착되는 것이 바람직하다. 일반적으로, 원료 합금은 50nm 이상의 두께로 부착되는 것이 바람직하다. 와이어결합용 패드전극을 구성하는 경우에는, 란탄-알루미늄 합금막 상에 금속막을 더 중첩한다. n형 III족 질화물 반도체층의 표면과 접촉하는 란탄-알루미늄 합금층과 접합하도록 형성된 금속막은 알루미늄 또는 티탄으로 이루어지는 것이 바람직하다. 패드전극의 두께는 약 1~5㎛가 바람직하다. 예컨대, 두께 약 1.5㎛의 Al막을 형성 하여 두께 약 0.3㎛의 LaAl2 합금막과 접합하여, 총두께 1.8㎛의 패드전극을 구성해도 좋다. 양호한 n형 오믹전극을 구성하기 위해서, 예컨대 란탄-알루미늄 합금층 상에 알루미늄층을 부착한 후, 300℃를 초과하는 온도에서 합금처리를 가하는 것은 바람직하지 않다. 고온 열처리에 인한 란탄의 열확산은 n형 III족 질화물 반도체층과의 접합계면 근처의 소망의 영역에 란탄원소가 축적되는 것을 억제하기 때문이다.
n형 III족 질화물 반도체층의 표면과 접촉하도록 형성된 란탄-알루미늄 합금막은 접촉저항이 낮은 n형 오믹전극을 부여하는 활성을 갖는다.
(실시예 1)
본 발명을 란탄-알루미늄 합금막으로 이루어진 n형 오믹전극을 n형 III족 질화물 반도체층의 표면 상에 형성하는 경우를 참조하여 이하에 더욱 상세하게 설명한다.
실리콘(Si)으로 도프된 n형 GaN층을 트리메틸갈륨(분자식: (CH3)3Ga) 및 암모니아(분자식: NH3)를 원료로 하여 감압 MOCVD에 의해 증착시켰다. n형 GaN층의 캐리어 농도는 9×1019cm-3이었고, 층두께는 약 3.2㎛이었다. GaN층 표면을 암모늄 플루오라이드(NH4F) 수용액으로 처리한 후, 그 표면 상에 란탄-알루미늄 합금막을 부착하였다.
n형 GaN층을 실온(23℃까지)으로 유지시키면서, 이 GaN층 표면 상에 증착원 으로서 LaAl2 합금을 사용하여 통상의 진공증착법으로 란탄-알루미늄 합금층을 부착하였다. 란탄-알루미늄 합금을 두께 약 0.5㎛으로 부착하였다. 도 1은 전자현미경에 부속된 에너지 분산형 X선 마이크로아날라이저(EDX)를 사용하여 측정한, n형 GaN층과 란탄-알루미늄 합금층 사이의 접합영역에서의 원소분석결과를 나타낸다. 이 분석결과로부터, 실온에서 GaN층 상에 란탄-알루미늄 합금층을 부착함으로써, n형 GaN층과의 접합계면 근처의 영역에서 약 15질량% 정도의 란탄을 함유하는 란탄-알루미늄 합금층이 형성되어 있는 것을 알 수 있다. 또한, 란탄-알루미늄 합금이 란탄을 10질량%를 초과하여 함유하는 영역은 n형 GaN층과의 접합계면층으로부터 그 합금층의 표면측으로 약 8nm의 영역이었다. 이보다 가까운 합금층의 표면측을 향한 영역에서 란탄 함유율은 10질량%부터 합금층의 두께의 증가와 아울러 감소하였다. 합금층의 표면영역은 란탄을 전혀 함유하지 않았고, 주로 알루미늄으로 이루어져 있었다.
도 2는 란탄-알루미늄 합금막으로 이루어져 있고, 상기 n형 GaN층의 표면 상에 서로 근접하게 형성된 전극 사이의 전류-전압(I-V) 특성을 나타낸다. ±50mV의 음 및 양의 저전압영역에 있어서, 전류는 전압에 정비례하여 직선적으로 증가한다. 또한, ±5V 이하의 전압영역에 있어서, 전류는 가해진 전압의 증가에 따라 직선적으로 증가한다. 이들 I-V 특성으로부터, n형 GaN층에 대한 우수한 n형 오믹전극은 란탄-알루미늄 합금층으로 형성되었다는 것을 알 수 있다.
도 3은 란탄-알루미늄 합금 전극 사이의 거리(L)를 0.25mm, 0.50mm, 1.0mm 또는 2.0mm으로 다양하게 변화시켜 측정한 I-V 특성을 나타낸다. 저항값의 전극거리 의존성은 I-V 특성으로부터 결정하였고, 이것으로부터 TLM(Transmission Line Mode)의 이론에 따라 계산된 접촉저항은 1.6×10-2Ωㆍcm-2였다. 이 계산에서, 전류가 통과하는데 실제적으로 효과적인 전극폭을 고려하였다.
(실시예 2)
상기 n형 GaN층을 350℃로 유지하면서, 이 GaN층의 표면 상에 란탄-알루미늄 합금층을 부착하였다. 란탄-알루미늄 합금층을 실시예 1에서의 부착온도만을 변경하여 형성하였다. 도 4는 란탄-알루미늄 합금층의 오제 전자분광분석 결과를 나타낸다. 란탄-알루미늄 합금층의 합금원(LaAl2)은 고온에서 부착되었기 때문에, 란탄은 합금층의 표면층 영역에 축적되어 있었다. 반면, n형 GaN층과의 접합계면 근처의 영역 및 적어도 접합계면으로부터 합금층측을 향하여 30nm 이내의 영역은 란탄을 전혀 함유하지 않았으며, 이것은 란탄 질량 함유율이 5% 미만의 주로 알루미늄으로 이루어진 층이었다.
도 5는 고온에서 부착한 란탄-알루미늄 합금층의 I-V 특성을 나타낸다. I-V 특성으로부터 알 수 있듯이, ±1V의 저전압영역에서 이미 고저항을 발생하였다. 도 2에 나타낸 실온에서 부착된 란탄-알루미늄 합금층의 I-V 특성을 비교한 경우, n형 GaN층에 대한 오믹특성에 있어서, 본 실시예의 고온에서 형성된 란탄-알루미늄 합금막은 실시에 1의 것보다 열하한 n형 오믹전극을 제공한다. 동일한 비정류성을 나타내는 I-V 특성이 란탄-알루미늄 합금층을 300℃를 초과하는 고온에서 형성하는 경우에 현저하게 나타났다.
(실시예 3)
본 발명을 화합물 반도체 LED를 란탄-알루미늄 합금으로 이루어진 n형 오믹전극을 사용하여 제작한 경우를 참조하여 이하에 더욱 상세히 설명한다.
도 6은 본 실시예의 LED 1A의 단면 모식도를 나타낸다. 또한, 도 7은 LED 1A의 평면 모식도를 나타낸다.
(0001)-사파이어(Al2O3)기판(101) 상에, Si-도프된 n형 GaN층(캐리어 농도=6×1018cm-3, 두께=4.2㎛)(102), 인듐(In) 조성비가 서로 다른 복수의 도메인 또는 상으로 이루어진 다상구조의 n형 질화갈륨인듐(Ga0.90In0.10N) 발광층(103), 및 언도프된 p형 인화붕소(BP)층(캐리어 농도=1×1019cm-3, 두께=0.6㎛)(104)를 순차적층하여 적층구조체(1B)를 구성한다.
계속하여, 적층구조체(1B)의 최외층인 p형 BP층(104)을 공지의 포토리소그래피 기술을 사용하여 패터닝한 후, 염소가스(Cl2)를 사용하여 통상의 플라즈마 에칭법으로 소자형상으로 가공하였다. 이 가공에 의해서, p형 BP층(104)의 일부영역을 도 6 및 도 7에 나타낸 바와 같이 제거하였다. 플라즈마 에칭에 의해 노출된 n형 GaN층(102)의 표면 상에, 란탄-알루미늄 합금층(105a)과 알루미늄층(105b)을 공지의 진공증착기술로 연속적으로 부착하였다. 그 후, 이들 중첩된 금속층(105a 및 105b)를 패터닝함으로써, 직사각형의 n형 오믹전극(105)을 형성하였다. 증착원으로 서 란탄-알루미늄 합금(LaAl2)을 사용하여, n형 GaN층(102) 상에 란탄-알루미늄 합금층(105a)을 실온에서 형성하고, 이 란탄-알루미늄 합금층(105a)의 두께를 100nm로 설정하였다. 알루미늄층(105b)의 두께는 1.5㎛로 설정하였다. 반면, p형 BP층의 표면 상에, 전자빔 증착법에 의해 부착된 티탄(Ti)(106a)과 금(Au)(106b)의 다층구조로 이루어진 p형 오믹전극(106)을 형성하였다. 이들 2개의 오믹전극(105, 106)은 합금하지 않았다.
이렇게 하여 제작된, (0001)결정면이 표면인 n형 GaN층(102)을 하부 클래드층으로 하고, (111)결정배향으로 배향된 p형 (111)-BP층(104)을 상부 클래드층으로하는, 더블 헤테로(DH) 접합구조를 갖는 LED(1A)에 순방향으로 소자구동 전류를 통과시켰다. n형과 p형 오믹전극(105, 106) 사이에 순방향 전류를 20mA 통과시킨 경우, 발광 중심파장은 440nm이었다. 순방향 전압은 3.4V이었고, 10㎂의 역방향 전류에서의 역방향 전압은 8.3V이었다.

Claims (11)

  1. n형 III족 질화물 반도체층의 표면과 접촉하도록 형성되는 n형 III족 질화물 반도체용 n형 오믹전극에 있어서,
    n형 오믹전극층은 알루미늄(원소기호: Al)과 란탄(원소기호: La)의 합금으로 이루어지거나 또는 란탄으로 이루어지고,
    상기 n형 오믹전극층의 란탄 함유율은 n형 III족 질화물 반도체층과 접촉하는 표면에 대해 10질량% 이상이고, n형 III족 질화물 반도체층과의 접합계면으로부터 30nm 이상 떨어진 영역에서 0질량% 초과 10질량% 미만인 것을 특징으로 하는 n형 오믹전극.
  2. 삭제
  3. 삭제
  4. 제1항에 있어서, n형 III족 질화물 반도체층과 접촉하는 표면과 반대인 n형 오믹전극층의 표면은 알루미늄으로 이루어진 것을 특징으로 하는 n형 오믹전극.
  5. n형 III족 질화물 반도체층과 p형 화합물 반도체층이 결정기판의 일표면 상에 형성되어 있고, 발광층이 n형 및 p형 화합물 반도체층 사이에 삽입되어 있는 적층구조체 상에 오믹접촉성 전극을 형성함으로써 제작된 반도체 발광소자에 있어서,
    n형 III족 질화물 반도체층과 접촉하도록 형성된 n형 오믹전극은 란탄-알루미늄 합금층 또는 란탄층으로 이루어지고,
    상기 n형 오믹전극은 n형 III족 질화물 반도체층과의 접합계면에서의 란탄 함유율이 10질량% 이상이고, 그 접합계면으로부터 30nm 이상 떨어진 영역에서의 란탄 함유율이 0질량% 초과 10질량% 미만인 란탄-알루미늄 합금층으로 구성되어 있는 것을 특징으로 하는 반도체 발광소자.
  6. 제5항에 있어서, 상기 n형 오믹전극은 n형 III족 질화물 반도체층과 접촉하는 측에는 란탄-알루미늄 합금층 또는 란탄층이 구성되어 있고, 반대측에는 알루미늄층이 구성되어 있는 것을 특징으로 하는 반도체 발광소자.
  7. 삭제
  8. n형 오믹전극을 구성하는 란탄-알루미늄 합금층을 란탄-디알루미늄 합금(조성식: LaAl2)을 원료로 하여 형성하는 단계를 포함하는 것을 특징으로 하는 n형 오믹전극의 형성방법.
  9. 제8항에 있어서, 상기 란탄-알루미늄 합금층을, n형 III족 질화물 반도체층을 300℃ 이하에서 경화시키면서 n형 III족 질화물 반도체층의 표면에 접합되도록 형성함으로써, 그 접합계면에서의 란탄 함유율이 10질량% 이상이고 그 접합계면으로부터 30nm 이상 떨어진 영역에서의 란탄 함유율이 0질량% 초과 10질량% 미만인 란탄-알루미늄 합금층으로부터 n형 오믹전극을 형성하는 것을 특징으로 하는 n형 오믹전극의 형성방법.
  10. n형 III족 질화물 반도체층과 p형 화합물 반도체층이 결정기판의 일표면 상에 형성되어 있고, 발광층이 n형과 p형 화합물 반도체층 사이에 삽입되어 있는 적층구조체 상에 오믹접촉성 전극을 형성하는 단계를 포함하는 반도체 발광소자의 제조방법에 있어서, n형 III족 질화물 반도체층과 접촉하는, n형 오믹전극을 구성하는 란탄-알루미늄 합금층은 란탄-디알루미늄 합금(구성식: LaAl2)을 원료로 하여 형성되는 것을 특징으로 하는 반도체 발광소자의 제조방법.
  11. 제10항에 있어서, 상기 란탄-알루미늄 합금층을, n형 III족 질화물 반도체층을 300℃ 이하에서 경화시키면서 n형 III족 질화물 반도체층의 표면에 접합되도록 형성함으로써, 그 접합계면에서의 란탄 함유율이 10질량% 이상이고, 그 접합계면으로부터 30nm 이상 떨어진 영역에서의 란탄 함유율이 0질량% 초과 10질량% 미만인 란탄-알루미늄 합금층으로부터 n형 오믹전극을 형성하는 것을 특징으로 하는 반도체 발광소자의 제조방법.
KR1020057024012A 2003-07-16 2004-07-16 ｎ형 Ⅲ족 질화물 반도체용 ｎ형 오믹전극, 이 전극을구비한 반도체 발광소자 및 ｎ형 오믹전극의 형성방법 KR100736674B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00197927 2003-07-16
JP2003197927 2003-07-16

Publications (2)

Publication Number Publication Date
KR20060028692A KR20060028692A (ko) 2006-03-31
KR100736674B1 true KR100736674B1 (ko) 2007-07-06

Family

ID=36811855

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057024012A KR100736674B1 (ko) 2003-07-16 2004-07-16 ｎ형 Ⅲ족 질화물 반도체용 ｎ형 오믹전극, 이 전극을구비한 반도체 발광소자 및 ｎ형 오믹전극의 형성방법

Country Status (5)

Country Link
US (1) US7598593B2 (ko)
KR (1) KR100736674B1 (ko)
CN (1) CN100472721C (ko)
TW (1) TWI303109B (ko)
WO (1) WO2005008757A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968893B2 (en) 2007-09-28 2011-06-28 Samsung Led Co., Ltd. Semiconductor light emitting device and method of manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497767B (zh) * 2013-03-08 2015-08-21 Univ Southern Taiwan Sci & Tec Ⅲ－ⅴ族發光二極體之電極
US10170702B2 (en) * 2017-01-12 2019-01-01 International Business Machines Corporation Intermetallic contact for carbon nanotube FETs
US10741494B2 (en) * 2018-11-07 2020-08-11 Semiconductor Components Industries, Llc Electronic device including a contact structure contacting a layer
CN113889534A (zh) * 2021-09-27 2022-01-04 南方科技大学 无金欧姆接触电极、半导体器件和射频器件及其制法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314142A (ja) * 2001-04-09 2002-10-25 Toyoda Gosei Co Ltd 発光装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3213196B2 (ja) * 1995-03-08 2001-10-02 日本アイ・ビー・エム株式会社 配線材料、金属配線層の形成方法
JPH09331020A (ja) * 1996-06-07 1997-12-22 Sharp Corp 誘電体薄膜キャパシタ素子及びその製造方法
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) * 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
JP2002016311A (ja) 2000-06-27 2002-01-18 Sharp Corp 窒化ガリウム系発光素子
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
JP2003031895A (ja) 2001-07-13 2003-01-31 Sharp Corp 半導体発光装置およびその製造方法
JP2003174194A (ja) 2001-12-07 2003-06-20 Sharp Corp 窒化物系半導体発光素子とその製造方法
US7436066B2 (en) * 2004-10-19 2008-10-14 Nichia Corporation Semiconductor element
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314142A (ja) * 2001-04-09 2002-10-25 Toyoda Gosei Co Ltd 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968893B2 (en) 2007-09-28 2011-06-28 Samsung Led Co., Ltd. Semiconductor light emitting device and method of manufacturing the same

Also Published As

Publication number Publication date
TWI303109B (en) 2008-11-11
US20070108453A1 (en) 2007-05-17
CN1802728A (zh) 2006-07-12
KR20060028692A (ko) 2006-03-31
CN100472721C (zh) 2009-03-25
WO2005008757A1 (en) 2005-01-27
US7598593B2 (en) 2009-10-06
TW200509418A (en) 2005-03-01

Similar Documents

Publication Publication Date Title
US6777805B2 (en) Group-III nitride compound semiconductor device
US9972657B2 (en) Semiconductor light emitting element
CN100420051C (zh) 氮化物半导体发光器件
EP2352165A1 (en) Nitride-based semiconductor element and production method therefor
JP4752394B2 (ja) ｎ型窒化物半導体の電極及びｎ型窒化物半導体の電極の形成方法
KR20080060222A (ko) Ｎ-극 ＩｎＧａＡｌＮ 표면을 포함하는 전극을 가지는반도체 발광 장치
US20150263223A1 (en) Semiconductor light emitting element
WO2010113406A1 (ja) 窒化物系半導体素子およびその製造方法
JP2007305954A (ja) 電界効果トランジスタ及びその装置
WO2003023838A1 (fr) Electrode n pour element a semiconducteur a compose realise a base de nitrure du groupe iii
US7095059B2 (en) Group III nitride compound semiconductor device
JP5471485B2 (ja) 窒化物半導体素子および窒化物半導体素子のパッド電極の製造方法
KR100736674B1 (ko) ｎ형 Ⅲ족 질화물 반도체용 ｎ형 오믹전극, 이 전극을구비한 반도체 발광소자 및 ｎ형 오믹전극의 형성방법
KR100538199B1 (ko) Ⅲ족 질화물계 화합물 반도체 장치를 제조하는 방법
US7435605B2 (en) Method for fabricating a component having an electrical contact region
JPWO2011125290A1 (ja) 窒化物系半導体素子およびその製造方法
JP4901241B2 (ja) 半導体発光素子及びその製造方法
KR20090109598A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
WO2002093658A1 (en) Nitride semiconductor led with tunnel junction
JP4820465B1 (ja) 窒化物系半導体素子およびその製造方法
JP2008078525A (ja) 窒化物半導体発光ダイオード素子
KR100650992B1 (ko) 니켈을 포함하는 금속층으로 ｎ-형 오믹 전극을 형성한질화물 발광 다이오드
JP2005051235A (ja) ｎ形ＩＩＩ族窒化物半導体のためのｎ形オーミック電極、それを備えた半導体発光素子、及びｎ形オーミック電極の形成方法
JP2007149984A (ja) 窒化物半導体発光素子の製造方法
KR20090115830A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee