KR100736589B1 - Plasma display panel - Google Patents

Plasma display panel Download PDF

Info

Publication number
KR100736589B1
KR100736589B1 KR1020060010770A KR20060010770A KR100736589B1 KR 100736589 B1 KR100736589 B1 KR 100736589B1 KR 1020060010770 A KR1020060010770 A KR 1020060010770A KR 20060010770 A KR20060010770 A KR 20060010770A KR 100736589 B1 KR100736589 B1 KR 100736589B1
Authority
KR
South Korea
Prior art keywords
electrode
electrodes
layer
display panel
plasma display
Prior art date
Application number
KR1020060010770A
Other languages
Korean (ko)
Inventor
김병주
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060010770A priority Critical patent/KR100736589B1/en
Application granted granted Critical
Publication of KR100736589B1 publication Critical patent/KR100736589B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/10—AC-PDPs with at least one main electrode being out of contact with the plasma
    • H01J11/12—AC-PDPs with at least one main electrode being out of contact with the plasma with main electrodes provided on both sides of the discharge space
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/22—Electrodes, e.g. special shape, material or configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J2211/44—Optical arrangements or shielding arrangements, e.g. filters or lenses
    • H01J2211/444—Means for improving contrast or colour purity, e.g. black matrix or light shielding means

Abstract

A plasma display panel is provided to improve driving stability and structural stability by preventing discoloration of electrodes formed on a front substrate or a rear substrate. A black layer(206a,206b) is formed on a substrate. An electrode is formed on the black layer. An electrode protection layer(207a,207b) is formed on the electrode. A dielectric layer is formed on the substrate in order to cover the electrode protective layer. The black layer and the electrode protection layer are formed of the same material. The electrode protection layer is formed to cover the electrode.

Description

플라즈마 디스플레이 패널{Plasma Display Panel}Plasma Display Panel

도 1은 종래의 플라즈마 디스플레이 패널에 대해 설명하기 위한 도면.1 is a diagram for explaining a conventional plasma display panel.

도 2는 본 발명의 플라즈마 디스플레이 패널의 구조의 일례에 대해 설명하기 위한 도면.2 is a diagram for explaining an example of the structure of a plasma display panel of the present invention.

도 3은 본 발명의 플라즈마 디스플레이 패널에서 전극 보호 층의 일례에 대해 보다 상세히 설명하기 위한 도면.3 is a view for explaining an example of an electrode protective layer in a plasma display panel of the present invention in more detail.

도 4는 본 발명의 플라즈마 디스플레이 패널에서 전극 보호 층의 또 다른 예에 대해 보다 상세히 설명하기 위한 도면.4 is a view for explaining another example of the electrode protective layer in a plasma display panel of the present invention in more detail.

도 5는 본 발명의 플라즈마 디스플레이 패널에서 스캔 전극 및 서스테인 전극의 또 다른 구조에 대해 설명하기 위한 도면.5 is a view for explaining another structure of the scan electrode and the sustain electrode in the plasma display panel of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

200 : 전면 패널 201 : 전면 기판200: front panel 201: front substrate

202 : 스캔 전극 203 : 서스테인 전극202: scan electrode 203: sustain electrode

204 : 상부 유전체 층 205 : 보호층204: top dielectric layer 205: protective layer

206a, 206b : 블랙 층 207a, 207a : 전극 보호 층206a, 206b: black layer 207a, 207a: electrode protective layer

210 : 후면 패널 211 : 후면 기판210: rear panel 211: rear substrate

212 : 격벽 213 : 어드레스 전극212: partition 213: address electrode

214 : 형광체 층 215 : 하부 유전체 층214: phosphor layer 215: lower dielectric layer

216 : 전극 보호 층216: electrode protective layer

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 보다 상세하게는 전극 변색을 방지하는 플라즈마 디스플레이 패널(Plasma Display Panel)에 관한 것이다.The present invention relates to a plasma display panel, and more particularly, to a plasma display panel for preventing electrode discoloration.

일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.In general, a phosphor layer is formed in a discharge cell partitioned by a partition, and a plurality of electrodes is formed in a plasma display panel.

이러한 전극을 통해 방전 셀로 구동 전압이 공급된다.The driving voltage is supplied to the discharge cell through this electrode.

그러면, 방전 셀 내에서는 공급되는 구동 전압에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 전압에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다.Then, the discharge is generated by the driving voltage supplied in the discharge cell. Here, when discharged by the driving voltage in the discharge cell, the discharge gas filled in the discharge cell generates vacuum ultraviolet rays, and the vacuum ultraviolet light emits the phosphor formed in the discharge cell to emit visible light. Generate.

이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.The visible light displays an image on the screen of the plasma display panel.

도 1은 종래의 플라즈마 디스플레이 패널에 대해 설명하기 위한 도면이다.1 is a view for explaining a conventional plasma display panel.

도 1을 살펴보면, 종래의 플라즈마 디스플레이 패널은 기판(100)상에 형성된 전극(110)을 포함한다.Referring to FIG. 1, a conventional plasma display panel includes an electrode 110 formed on a substrate 100.

여기서, 전극(110)을 형성하는 방법에 대해 살펴보면 다음과 같다.Here, the method of forming the electrode 110 will be described.

먼저, 기판(100) 상에 도전성 금속 등의 전극 재료로 라미네이팅(Laminating) 법, 스크린 프린팅(Screen Printing) 법 등의 방법을 통해 전극 패턴(Pattern)을 형성한다.First, an electrode pattern is formed on the substrate 100 by a method such as laminating or screen printing using an electrode material such as a conductive metal.

이후, 기판(100) 상에 형성된 전극 패턴을 건조 및 소성하여 전극(110)을 형성한다.Thereafter, the electrode pattern formed on the substrate 100 is dried and baked to form the electrode 110.

한편, 이러한 종래 플라즈마 디스플레이 패널의 전극 패턴을 소성하는 과정에서는 전극 패턴이 외부로 노출되어 있기 때문에 전극 패턴을 이루는 전극 재료가 열적 손상을 입거나 또는 외부의 불순가스가 전극 재료에 흡착된다.Meanwhile, in the process of firing the electrode pattern of the conventional plasma display panel, since the electrode pattern is exposed to the outside, the electrode material constituting the electrode pattern is thermally damaged or an external impurity gas is adsorbed to the electrode material.

이에 따라, 전극 패턴의 소성 후에 형성되는 전극(110)이 변색되는 문제점이 발생한다. 이와 같이 전극(100)이 변색되면 전극(100)의 전기 저항이 증가하여 구동 시 방전 효율이 저하되고, 심지어는 전극(100)이 파괴되는 문제점이 발생한다.Accordingly, a problem occurs that the electrode 110 formed after firing the electrode pattern is discolored. As described above, when the electrode 100 is discolored, the electrical resistance of the electrode 100 increases, thereby lowering the discharge efficiency during driving, and even causing the electrode 100 to be destroyed.

상술한 문제점을 해결하기 위해 본 발명은 전극의 변색을 방지하는 플라즈마 디스플레이 패널을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION In order to solve the above problems, an object of the present invention is to provide a plasma display panel that prevents discoloration of electrodes.

상술한 목적을 이루기 위한 본 발명의 플라즈마 디스플레이 패널은 기판, 기판 상에 형성되는 블랙 층, 블랙 층 상에 형성되는 전극 및 전극 상에 형성되는 전극 보호 층을 포함하는 것이 바람직하다.The plasma display panel of the present invention for achieving the above object preferably comprises a substrate, a black layer formed on the substrate, an electrode formed on the black layer and an electrode protective layer formed on the electrode.

또한, 상기 전극 보호 층이 형성된 기판 상부에는 상기 전극 보호 층을 덮도록 유전체 층이 형성되는 것을 특징으로 한다.In addition, a dielectric layer is formed on the substrate on which the electrode protective layer is formed to cover the electrode protective layer.

삭제delete

또한, 상기 블랙 층은 상기 전극 보호 층의 재질과 동일한 재질로 이루어지는 것을 특징으로 한다.The black layer may be formed of the same material as that of the electrode protective layer.

또한, 상기 전극 보호 층은 상기 전극을 감싸도록 형성되는 것을 특징으로 한다.In addition, the electrode protective layer is characterized in that it is formed to surround the electrode.

또한, 상기 전극 보호 층의 두께는 상기 전극의 두께보다 더 작거나 동일한 것을 특징으로 한다.In addition, the thickness of the electrode protective layer is characterized in that less than or equal to the thickness of the electrode.

또한, 상기 전극 보호 층의 폭은 상기 전극의 폭보다 더 크거나 동일한 것을 특징으로 한다.In addition, the width of the electrode protective layer is characterized in that greater than or equal to the width of the electrode.

이하, 첨부된 도면을 참조하여 본 발명의 플라즈마 디스플레이 패널을 상세히 설명하기로 한다.Hereinafter, a plasma display panel of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 플라즈마 디스플레이 패널의 구조의 일례에 대해 설명하기 위한 도면이다.2 is a view for explaining an example of the structure of the plasma display panel of the present invention.

도 2를 살펴보면, 본 발명의 플라즈마 디스플레이 패널은 전극(Electrode), 바람직하게는 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 형성되는 전면 기판(201)을 포함하는 전면 패널(200)과, 전극(Electrode), 바람직하게는 전술한 스캔 전극(202, Y) 및 서스테인 전극(203, Z)과 교차하는 복수의 어드레스 전극(213, X)이 형성되는 후면 기판(211)을 포함하는 후면 패널(210)이 합착되어 이루어진다.Referring to FIG. 2, the plasma display panel of the present invention includes a front panel 200 including an electrode, preferably a front substrate 201 on which scan electrodes 202 and Y and sustain electrodes 203 and Z are formed. ) And a back substrate 211 on which an electrode (eg, a plurality of address electrodes 213 and X) which intersect the scan electrodes 202 and Y and the sustain electrodes 203 and Z described above is formed. The rear panel 210 is made of a combination.

여기서, 전면 기판(201) 상에 형성되는 전극, 바람직하게는 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 방전 공간, 즉 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.Here, the electrodes formed on the front substrate 201, preferably the scan electrodes 202 and Y and the sustain electrodes 203 and Z, generate a discharge in a discharge space, that is, a discharge cell, and at the same time Maintain the discharge.

이러한 스캔 전극(202, Y)과 서스테인 전극(Z)과 전면 기판(201)의 사이에는 블랙 층(Black Layer : 206a, 206b)이 각각 형성된다. 보다 자세하게는 전면 기판(201)과 스캔 전극(202, Y)의 사이에 부호 206a의 블랙 층이 형성되고, 전면 기판(201)과 서스테인 전극(203, Z)의 사이에 부호 206b의 블랙 층이 형성된다.Black layers 206a and 206b are formed between the scan electrodes 202 and Y, the sustain electrode Z, and the front substrate 201, respectively. In more detail, a black layer 206a is formed between the front substrate 201 and the scan electrodes 202 and Y, and a black layer 206b is formed between the front substrate 201 and the sustain electrodes 203 and Z. Is formed.

이러한, 블랙 층(206a, 206b)은 입사되는 광의 반사를 억제하기 위해 검은색(Black) 계열의 색을 갖는다.The black layers 206a and 206b have a black color to suppress reflection of incident light.

아울러, 전면 기판(201) 상에 형성되는 전극, 바람직하게는 스캔 전극(202, Y)과 서스테인 전극(Z)의 상부에는 전극 보호 층(207a, 207b)이 각각 형성된다. 보다 자세하게는 스캔 전극(202, Y)의 상부에는 부호 207a의 전극 보호 층이 형성되고, 서스테인 전극(203, Z)의 상부에는 부호 207b의 전극 보호 층이 형성된다.In addition, electrode protective layers 207a and 207b are formed on the electrodes formed on the front substrate 201, preferably on the scan electrodes 202 and Y and the sustain electrode Z, respectively. In more detail, an electrode protective layer 207a is formed on the scan electrodes 202 and Y, and an electrode protective layer 207b is formed on the sustain electrodes 203 and Z. As shown in FIG.

이러한, 전극 보호 층(207a, 207b)은 전면 기판(201) 상에 형성되는 전극, 바람직하게는 스캔 전극(202, Y)과 서스테인 전극(Z)의 변색 등의 손상을 방지한다.The electrode protective layers 207a and 207b prevent damage such as discoloration of the electrodes formed on the front substrate 201, preferably the scan electrodes 202 and Y and the sustain electrode Z.

아울러, 전극 보호 층(207a, 207b)은 전술한 블랙 층(206a, 206b)과 대략 동일한 재질로 이루어지는 것이 바람직하다. 이와 같이 전극 보호 층(207a, 207b)과 블랙 층(206a, 206b)을 대략 동일한 재질로 하게 되면, 전극 보호 층(207a, 207b)의 제조 장비와 블랙 층(206a, 206b)의 제조 장비를 공통으로 사용할 수 있게 되어 전극 보호 층(207a, 207b)에 따른 공정 설비의 추가가 필요 없어짐으로써 제조 단 가를 절감할 수 있게 된다.In addition, the electrode protective layers 207a and 207b are preferably made of substantially the same material as the black layers 206a and 206b described above. Thus, when the electrode protective layers 207a and 207b and the black layers 206a and 206b are made of substantially the same material, the manufacturing equipment of the electrode protective layers 207a and 207b and the manufacturing equipment of the black layers 206a and 206b are common. It can be used as it is possible to reduce the manufacturing cost by eliminating the addition of the process equipment according to the electrode protective layers (207a, 207b).

이러한, 전극 보호 층(207a, 207b)이 형성된 전면 기판(201)의 상부에는 전극 보호 층(207a, 207b)을 덮도록 유전체 층, 바람직하게는 상부 유전체 층(204)이 형성된다.The dielectric layer, preferably the upper dielectric layer 204, is formed on the front substrate 201 on which the electrode protective layers 207a and 207b are formed to cover the electrode protective layers 207a and 207b.

이러한, 상부 유전체 층(204)은 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 방전 전류를 제한하며 스캔 전극(202, Y)과 서스테인 전극(203, Z) 간을 절연시킨다.This upper dielectric layer 204 limits the discharge current of the scan electrodes 202 and Y and the sustain electrodes 203 and Z and insulates the scan electrodes 202 and Y from the sustain electrodes 203 and Z.

이러한, 상부 유전체 층(204) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 형성된다. 이러한 보호 층(205)은 산화마그네슘(MgO) 등의 재료를 상부 유전체 층(204) 상부에 증착하는 방법 등을 통해 형성된다.A protective layer 205 is formed on the top surface of the upper dielectric layer 204 to facilitate discharge conditions. The protective layer 205 is formed by, for example, depositing a material such as magnesium oxide (MgO) over the upper dielectric layer 204.

한편, 후면 기판(211) 상에 형성되는 전극, 바람직하게는 어드레스 전극(213, X)은 방전 셀에 데이터(Data)를 공급한다.Meanwhile, electrodes formed on the rear substrate 211, preferably address electrodes 213 and X, supply data Data to the discharge cells.

이러한 후면 기판(211) 상에 형성되는 전극, 바람직하게는 어드레스 전극(213, X)의 상부에는 전극 보호 층(216)이 형성된다.An electrode protection layer 216 is formed on the electrode formed on the rear substrate 211, preferably on the address electrodes 213 and X.

이러한, 전극 보호 층(216)이 형성된 후면 기판(211)의 상부에는 전극 보호 층(216)을 덮도록 유전체 층, 바람직하게는 하부 유전체 층(215)이 형성된다.A dielectric layer, preferably a lower dielectric layer 215, is formed on the back substrate 211 on which the electrode protection layer 216 is formed to cover the electrode protection layer 216.

이러한, 하부 유전체 층(215)은 어드레스 전극(213, X)을 절연시킨다.This lower dielectric layer 215 insulates the address electrodes 213, X.

이러한 하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 스트라이프 타입(Stripe Type) 또는 웰 타입(Well Type) 등의 격벽(212)이 형성된다. 여기서, 격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채 워진다.A discharge space, that is, a partition 212, such as a stripe type or a well type, is formed on the lower dielectric layer 215 to partition the discharge cells. Here, a predetermined discharge gas is filled in the discharge cell partitioned by the partition wall 212.

여기서, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214), 바람직하게는 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성된다.Here, in the discharge cells partitioned by the partition walls 212, the phosphor layer 214 that emits visible light for image display upon address discharge, preferably red (R), green (G), blue (Blue: B) A phosphor layer is formed.

이상에서 설명한 본 발명의 플라즈마 디스플레이 패널은 스캔 전극(202, Y), 서스테인 전극(203, Z) 또는 어드레스 전극(213, X) 중 적어도 하나 이상의 전극으로 구동 전압이 공급되면, 격벽(212)에 의해 구획된 방전 셀 내에서 방전이 발생한다.In the plasma display panel of the present invention described above, when the driving voltage is supplied to at least one of the scan electrodes 202, Y, the sustain electrodes 203 and Z, and the address electrodes 213 and X, the partition 212 is applied to the partition wall 212. Discharges occur within the discharge cells partitioned by each other.

그러면, 방전 셀 내에 채워진 방전 가스에서 진공 자외선이 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체 층(214)에 가해진다. 그러면, 형광체 층(214)에서 소정의 가시광선, 예컨대 적색, 청색, 녹색 등의 가시광선이 발생되고, 이렇게 발생된 가시광선이 전면 기판(201)을 통해 외부로 방출되고, 이에 따라 전면 기판(201)의 외부 면에 소정의 영상이 표시된다.Then, vacuum ultraviolet rays are generated in the discharge gas filled in the discharge cells, and the vacuum ultraviolet rays are applied to the phosphor layer 214 formed in the discharge cells. Then, a predetermined visible light such as red, blue, green, etc. is generated in the phosphor layer 214, and the visible light is emitted to the outside through the front substrate 201, and thus the front substrate ( A predetermined image is displayed on the outer surface of 201).

여기 도 2에서는 본 발명의 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 여기 도 2와 같은 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 여기 도 2의 플라즈마 디스플레이 패널에는 상부 유전체 층(204) 및 하부 유전체 층(215)이 각각 하나의 층(Layer)인 경우만을 도시하고 있지만, 상부 유전체 층(204) 및 하부 유전체 층(215) 중 적어도 하나 이상은 복수의 층으로 이루지는 것도 가능한 것이다.In FIG. 2, only an example of the plasma display panel of the present invention is shown and described, and it is to be understood that the present invention is not limited to the plasma display panel having the structure as shown in FIG. For example, in the plasma display panel of FIG. 2, only the case where the upper dielectric layer 204 and the lower dielectric layer 215 are each one layer is illustrated, but the upper dielectric layer 204 and the lower dielectric layer are illustrated. At least one or more of the 215 may be formed of a plurality of layers.

특히, 여기 도 2에서는 전극 보호 층(207a, 207b, 216)이 전면 기판(201)과 후면 기판(211)상에 모두 형성된 경우만을 도시하고 있지만, 이와는 다르게 전극 보호 층(207a, 207b, 216)이 전면 기판(201) 또는 후면 기판(211) 중 어느 하나에만 형성되는 것도 가능한 것이다.In particular, in FIG. 2, only the case where the electrode protective layers 207a, 207b, and 216 are formed on both the front substrate 201 and the rear substrate 211 is illustrated. Alternatively, the electrode protective layers 207a, 207b, and 216 are different. It is also possible to be formed only in either the front substrate 201 or the rear substrate 211.

예를 들면, 전면 기판(201) 상에 형성되는 전극, 바람직하게는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)과 전면 기판(201)의 상부에 전극 보호 층(207a, 207b)이 각각 형성되고, 반면에 후면 기판(211) 상에서는 전극 보호 층(216)이 생략될 수 있다.For example, electrodes formed on the front substrate 201, preferably the scan electrodes 202 and Y and the sustain electrodes 203 and Z, and the electrode protective layers 207a and 207b on top of the front substrate 201 Are respectively formed, while the electrode protective layer 216 may be omitted on the back substrate 211.

또는, 후면 기판(211) 상에 형성되는 전극, 바람직하게는 어드레스 전극(213, X)의 상부에는 전극 보호 층(216)이 형성되고, 반면에 전면 기판(201) 상에서는 전극 보호 층(207a, 207b)이 생략될 수 있다.Alternatively, an electrode protection layer 216 is formed on the electrode formed on the rear substrate 211, preferably the address electrodes 213 and X, whereas the electrode protection layer 207a, on the front substrate 201, is formed. 207b) may be omitted.

이러한 본 발명의 플라즈마 디스플레이 패널의 주요 특징은 이후의 설명을 통해 보다 명확히 될 것이다.The main features of the plasma display panel of the present invention will be more apparent from the following description.

도 3은 본 발명의 플라즈마 디스플레이 패널에서 전극 보호 층의 일례에 대해 보다 상세히 설명하기 위한 도면이다.3 is a view for explaining an example of the electrode protective layer in a plasma display panel of the present invention in more detail.

여기, 도 3에서는 전면 기판(201) 상에 전극 보호 층(207a, 207b)이 형성된 경우를 예로 들어 설명하기로 한다.In FIG. 3, the case where the electrode protection layers 207a and 207b are formed on the front substrate 201 will be described as an example.

도 3을 살펴보면, 블랙 층(206a, 206b) 상에 형성되는 전극, 즉 스캔 전극(202, Y)과 서스테인 전극(203, Z)의 노출된 상부 면을 전극 보호 층(207a, 207b)이 덮고 있는 것을 확인할 수 있다.Referring to FIG. 3, the electrode protection layers 207a and 207b cover the exposed upper surfaces of the electrodes formed on the black layers 206a and 206b, that is, the scan electrodes 202 and Y and the sustain electrodes 203 and Z. I can confirm that there is.

여기서, 스캔 전극(202, Y)과 서스테인 전극(203, Z)을 형성하는 방법의 일 례에 대해 살펴보면 다음과 같다.An example of a method of forming the scan electrodes 202 and Y and the sustain electrodes 203 and Z will be described below.

먼저, 전면 기판(201) 상에 블랙 재료(Black Material)로 블랙 층(206a, 206b)의 패턴(Patern)을 형성한다.First, a pattern of the black layers 206a and 206b is formed of a black material on the front substrate 201.

이후, 블랙 층(206a, 206b)의 상부에 도전성 금속 등의 전극 재료로 라미네이팅(Laminating) 법, 스크린 프린팅(Screen Printing) 법 등의 방법을 통해 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 전극 패턴(Pattern)을 형성한다.Subsequently, the scan electrodes 202 and Y and the sustain electrode 203 may be formed on the black layers 206a and 206b by using an electrode material such as a conductive metal or a screen printing method. Z) an electrode pattern (Pattern) is formed.

이후, 블랙 층(206a, 206b)의 패턴 상부에 형성된 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 전극 패턴의 상부에 전극 보호 층(207a, 207b)의 패턴을 형성한다. 여기서 바람직하게는 전술한 블랙 층(206a, 206b)과 대략 동일한 재질로 전극 보호 층(207a, 207b)의 패턴을 형성한다.Subsequently, patterns of the electrode protective layers 207a and 207b are formed on the scan electrodes 202 and Y formed on the patterns of the black layers 206a and 206b and the electrode patterns of the sustain electrodes 203 and Z, respectively. Here, preferably, the pattern of the electrode protective layers 207a and 207b is formed of substantially the same material as the black layers 206a and 206b described above.

이후, 블랙 층(206a, 206b)의 패턴과 전극 보호 층(207a, 207b)의 패턴의 사이에 형성된 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 전극 패턴을 건조 및 소성하여 스캔 전극(202, Y) 및 서스테인 전극(203, Z)을 형성한다.Thereafter, the electrode patterns of the scan electrodes 202 and Y and the sustain electrodes 203 and Z formed between the patterns of the black layers 206a and 206b and the patterns of the electrode protection layers 207a and 207b are dried and baked to scan. Electrodes 202 and Y and sustain electrodes 203 and Z are formed.

한편, 이러한 본 발명의 플라즈마 디스플레이 패널의 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 전극 패턴을 소성하는 과정에서는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 전극 패턴이 전극 보호 층(207a, 207b)의 패턴에 의해 외부로 노출되지 않고 보호됨으로써, 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 전극 패턴을 이루는 전극 재료가 열적 손상을 입거나 또는 외부의 불순가스가 전극 재료에 흡착되는 것이 방지된다.Meanwhile, in the process of baking the electrode patterns of the scan electrodes 202 and Y and the sustain electrodes 203 and Z of the plasma display panel of the present invention, the electrodes of the scan electrodes 202 and Y and the sustain electrodes 203 and Z are fired. The pattern is protected without being exposed to the outside by the patterns of the electrode protective layers 207a and 207b, so that the electrode materials forming the electrode patterns of the scan electrodes 202 and Y and the sustain electrodes 203 and Z are thermally damaged or Alternatively, the external impurity gas is prevented from adsorbing to the electrode material.

이에 따라, 소성 후에 형성되는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)이 변색되는 것이 방지된다. 따라서 본 발명의 플라즈마 디스플레이 패널은 구동의 안정성 및 구조적 안정성이 향상된다.This prevents discoloration of the scan electrodes 202 and Y and the sustain electrodes 203 and Z formed after firing. Therefore, the plasma display panel of the present invention has improved driving stability and structural stability.

아울러, 여기 도 3에서는 블랙 층(206a, 206b) 상에 형성되는 전극, 즉 스캔 전극(202, Y)과 서스테인 전극(203, Z)의 폭(W1)과 이러한 스캔 전극(202, Y)과 서스테인 전극(203, Z)의 상부에 형성되는 전극 보호 층(207a, 207b)의 폭(W1)이 대략 동일한 것을 확인할 수 있다.3, the width W1 of the electrodes formed on the black layers 206a and 206b, that is, the scan electrodes 202 and Y and the sustain electrodes 203 and Z, and the scan electrodes 202 and Y, It can be confirmed that the widths W1 of the electrode protective layers 207a and 207b formed on the sustain electrodes 203 and Z are substantially the same.

이와 같이, 스캔 전극(202, Y)과 서스테인 전극(203, Z)의 폭(W1)과 전극 보호 층(207a, 207b)의 폭(W1)을 대략 동일하게 하면, 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 전극 패턴의 노출된 상부 면 전체를 전극 보호 층(207a, 207b)을 이용하여 덮을 수 있게 되기 때문이다.In this manner, when the width W1 of the scan electrodes 202 and Y and the sustain electrodes 203 and Z and the width W1 of the electrode protective layers 207a and 207b are made approximately equal, the scan electrodes 202 and Y are the same. And the entire exposed upper surface of the electrode patterns of the sustain electrodes 203 and Z can be covered using the electrode protective layers 207a and 207b.

한편, 전극 보호 층(207a, 207b)의 두께(t1, t10)는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 두께(t2, t20)보다 각각 더 작거나 대략 동일한 것이 바람직하다.Meanwhile, the thicknesses t1 and t10 of the electrode protective layers 207a and 207b are preferably smaller or approximately the same as the thicknesses t2 and t20 of the scan electrodes 202 and Y and the sustain electrodes 203 and Z, respectively. .

이와 같이, 전극 보호 층(207a, 207b)의 두께(t1, t10)를 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 두께(t2, t20)보다 각각 더 작거나 대략 동일하게 하는 이유는, 전극 보호 층(207a, 207b)은 전기 전도도에 관계없이 소성 시 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 변색 등의 손상을 방지하면 되며, 반면에 스캔 전극(202, Y) 및 서스테인 전극(203, Z)은 충분한 전기 전도도를 가져야 하기 때문이다.As such, the thicknesses t1 and t10 of the electrode protective layers 207a and 207b are made to be smaller than or approximately equal to the thicknesses t2 and t20 of the scan electrodes 202 and Y and the sustain electrodes 203 and Z, respectively. The reason is that the electrode protective layers 207a and 207b may prevent damages such as discoloration of the scan electrodes 202 and Y and the sustain electrodes 203 and Z during firing regardless of the electrical conductivity, while the scan electrodes 202 , Y) and the sustain electrodes 203 and Z must have sufficient electrical conductivity.

이러한 도 3과는 다르게 전극 보호 층을 형성할 수도 있는데, 이에 대해 살 펴보면 다음 도 4와 같다.Unlike FIG. 3, an electrode protective layer may be formed, which will be described with reference to FIG. 4.

도 4는 본 발명의 플라즈마 디스플레이 패널에서 전극 보호 층의 또 다른 예에 대해 보다 상세히 설명하기 위한 도면이다.4 is a view for explaining another example of the electrode protective layer in the plasma display panel of the present invention in more detail.

여기, 도 4에서는 앞선 도 3과 같이 전면 기판(201) 상에 전극 보호 층(207a, 207b)이 형성된 경우를 예로 들어 설명하기로 한다. 아울러, 여기 도 4에서는 앞선 도 3에서와 동일하여 중복되는 설명에 대해서는 생략하기로 한다.In FIG. 4, the case where the electrode protective layers 207a and 207b are formed on the front substrate 201 as shown in FIG. 3 will be described as an example. In addition, in FIG. 4, the same description as in FIG. 3 will be omitted.

도 4를 살펴보면, 블랙 층(206a, 206b) 상에 형성되는 전극, 즉 스캔 전극(202, Y)과 서스테인 전극(203, Z)의 노출된 상부 면과 그 측면을 모두 전극 보호 층(207a, 207b)이 덮고 있는 것을 확인할 수 있다. 즉, 전극 보호 층(207a, 207b)은 스캔 전극(202, Y)과 서스테인 전극(203, Z)을 각각 감싸도록 형성되는 것이다.Referring to FIG. 4, both the exposed upper surface and side surfaces of the electrodes formed on the black layers 206a and 206b, that is, the scan electrodes 202 and Y and the sustain electrodes 203 and Z, are disposed on the electrode protective layer 207a, It can be confirmed that 207b) is covered. That is, the electrode protective layers 207a and 207b are formed to surround the scan electrodes 202 and Y and the sustain electrodes 203 and Z, respectively.

이에 따라, 전극 보호 층(207a, 207b)의 폭(W2, W20)은 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 폭(W1, W10)보다 더 크다.Accordingly, the widths W2 and W20 of the electrode protective layers 207a and 207b are larger than the widths W1 and W10 of the scan electrodes 202 and Y and the sustain electrodes 203 and Z.

이와 같이, 전극 보호 층(207a, 207b)의 폭(W2, W20)을 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 폭(W1, W10)보다 더 크게 하면, 스캔 전극(202, Y) 및 서스테인 전극(203, Z)의 전극 패턴을 이루는 전극 재료의 상부면 뿐만 아니라 측면까지도 열적 손상 및 외부의 불순가스의 흡착을 방지할 수 있다.In this manner, when the widths W2 and W20 of the electrode protective layers 207a and 207b are larger than the widths W1 and W10 of the scan electrodes 202 and Y and the sustain electrodes 203 and Z, the scan electrodes 202 , Y) and the upper surface as well as the side surface of the electrode material forming the electrode patterns of the sustain electrodes 203 and Z can prevent thermal damage and adsorption of external impurities.

이에 따라, 소성 후에 형성되는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)이 변색되는 것을 더욱 방지된다.This further prevents discoloration of the scan electrodes 202 and Y and the sustain electrodes 203 and Z formed after firing.

한편, 이상에서의 설명에서는 스캔 전극(202, Y) 및 서스테인 전극(203, Z)이 각각 하나의 층(Layer)으로 이루어지는 경우만을 도시하고 설명하였지만, 이와 는 다르게 스캔 전극(202, Y) 또는 서스테인 전극(203, Z) 중 하나 이상이 복수의 층으로 이루어지는 것도 가능하다. 이에 대해 첨부된 도 5를 참조하여 살펴보면 다음과 같다.Meanwhile, in the above description, only the case where the scan electrodes 202 and Y and the sustain electrodes 203 and Z are formed of one layer each is illustrated and described. However, the scan electrodes 202 and Y or the It is also possible that at least one of the sustain electrodes 203 and Z consists of a plurality of layers. This will be described with reference to FIG. 5.

도 5는 본 발명의 플라즈마 디스플레이 패널에서 스캔 전극 및 서스테인 전극의 또 다른 구조에 대해 설명하기 위한 도면이다.5 is a view for explaining another structure of the scan electrode and the sustain electrode in the plasma display panel of the present invention.

도 5를 살펴보면, 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 각각 두 개의 층(Layer)으로 이루어질 수 있다.Referring to FIG. 5, the scan electrodes 202 and Y and the sustain electrodes 203 and Z may be formed of two layers, respectively.

특히, 광 투과율 및 전기 전도도를 고려하면 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동 효율의 확보의 차원에서 스캔 전극(202, Y)과 서스테인 전극(203, Z)은 불투명한 은(Ag) 재질의 버스 전극(202b, 203b)과 투명한 인듐틴옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(202a, 203a)을 포함하는 것이 바람직하다.In particular, in consideration of light transmittance and electrical conductivity, the scan electrodes 202 and Y and the sustain electrodes 203 and Z are opaque silver (Ag) to emit light generated in the discharge cell to the outside and to secure driving efficiency. Bus electrodes 202b and 203b and transparent indium tin oxide (ITO) transparent electrodes 202a and 203a.

이와 같이, 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 투명 전극(202a, 203a)을 포함하도록 하는 이유는, 방전 셀 내에서 발생한 가시 광이 플라즈마 디스플레이 패널의 외부로 방출될 때 효과적으로 방출되도록 하기 위해서이다.As such, the reason why the scan electrodes 202 and Y and the sustain electrodes 203 and Z include the transparent electrodes 202a and 203a is that when visible light generated in the discharge cells is emitted to the outside of the plasma display panel. To be released effectively.

아울러, 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 버스 전극(202b, 203b)을 포함하도록 하는 이유는, 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 투명 전극(202a, 203a)만을 포함하는 경우에는 투명 전극(202a, 203a)의 전기 전도도가 상대적으로 낮기 때문에 구동 효율이 감소할 수 있어서, 이러한 구동 효율의 감소를 야기할 수 있는 투명 전극(202a, 203a)의 낮은 전기 전도도를 보상하기 위 해서이다.In addition, the reason why the scan electrodes 202 and Y and the sustain electrodes 203 and Z include the bus electrodes 202b and 203b is that the scan electrodes 202 and Y and the sustain electrodes 203 and Z are transparent electrodes. In the case of including only 202a and 203a, the driving efficiency can be reduced because the electrical conductivity of the transparent electrodes 202a and 203a is relatively low, so that the transparent electrodes 202a and 203a can cause such a reduction in the driving efficiency. To compensate for low electrical conductivity.

이와 같이, 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 투명 전극(202a, 203a)과 버스 전극(202b, 203b)을 포함하는 경우에도, 이러한 투명 전극(202a, 203a)과 버스 전극(202b, 203b)을 모두 덮도록 전극 보호 층(207a, 207b)이 형성되는 것이다.In this manner, even when the scan electrodes 202 and Y and the sustain electrodes 203 and Z include the transparent electrodes 202a and 203a and the bus electrodes 202b and 203b, the buses with these transparent electrodes 202a and 203a are separated. The electrode protective layers 207a and 207b are formed to cover all of the electrodes 202b and 203b.

이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.As such, the technical configuration of the present invention described above can be understood by those skilled in the art that the present invention can be implemented in other specific forms without changing the technical spirit or essential features of the present invention.

그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.Therefore, the exemplary embodiments described above are to be understood as illustrative and not restrictive in all respects, and the scope of the present invention is indicated by the appended claims rather than the foregoing detailed description, and the meaning and scope of the claims are as follows. And all changes or modifications derived from the equivalent concept should be interpreted as being included in the scope of the present invention.

이상에서 상세히 설명한 바와 같이 본 발명의 플라즈마 디스플레이 패널은 전극, 바람직하게는 전면 기판 상에 형성되는 전극 또는 후면 기판 상에 형성되는 전극 중 적어도 하나 이상의 상부에 전극 보호 층을 형성함으로써 전극의 변색을 방지하고, 이에 따라 구동의 안정성 및 구조적 안정을 향상시키는 효과가 있다.As described in detail above, the plasma display panel of the present invention prevents discoloration of the electrode by forming an electrode protective layer on at least one of an electrode, preferably an electrode formed on a front substrate or an electrode formed on a rear substrate. As a result, there is an effect of improving the driving stability and structural stability.

Claims (7)

기판;Board; 상기 기판 상에 형성되는 블랙 층;A black layer formed on the substrate; 상기 블랙 층 상에 형성되는 전극; 및An electrode formed on the black layer; And 상기 전극 상에 형성되는 전극 보호 층;An electrode protective layer formed on the electrode; 을 포함하는 플라즈마 디스플레이 패널.Plasma display panel comprising a. 제 1 항에 있어서,The method of claim 1, 상기 전극 보호 층이 형성된 기판 상부에는 상기 전극 보호 층을 덮도록 유전체 층이 형성되는 것을 특징으로 하는 플라즈마 디스플레이 패널.And a dielectric layer formed on the substrate on which the electrode protection layer is formed to cover the electrode protection layer. 삭제delete 제 1 항에 있어서,The method of claim 1, 상기 블랙 층은 상기 전극 보호 층의 재질과 동일한 재질로 이루어지는 것을 특징으로 하는 플라즈마 디스플레이 패널.And the black layer is made of the same material as that of the electrode protection layer. 제 1 항에 있어서,The method of claim 1, 상기 전극 보호 층은 상기 전극을 감싸도록 형성되는 것을 특징으로 하는 플라즈마 디스프레이 패널.The electrode protective layer is formed to surround the electrode plasma display panel. 제 1 항에 있어서,The method of claim 1, 상기 전극 보호 층의 두께는 상기 전극의 두께보다 더 작거나 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널.And the thickness of the electrode protective layer is less than or equal to the thickness of the electrode. 제 1 항에 있어서,The method of claim 1, 상기 전극 보호 층의 폭은 상기 전극의 폭보다 더 크거나 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널.The width of the electrode protective layer is greater than or equal to the width of the electrode plasma display panel.
KR1020060010770A 2006-02-03 2006-02-03 Plasma display panel KR100736589B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060010770A KR100736589B1 (en) 2006-02-03 2006-02-03 Plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060010770A KR100736589B1 (en) 2006-02-03 2006-02-03 Plasma display panel

Publications (1)

Publication Number Publication Date
KR100736589B1 true KR100736589B1 (en) 2007-07-09

Family

ID=38503478

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060010770A KR100736589B1 (en) 2006-02-03 2006-02-03 Plasma display panel

Country Status (1)

Country Link
KR (1) KR100736589B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050082363A (en) * 2004-02-18 2005-08-23 엘지전자 주식회사 Plasma display panel device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050082363A (en) * 2004-02-18 2005-08-23 엘지전자 주식회사 Plasma display panel device

Similar Documents

Publication Publication Date Title
US7504776B2 (en) Plasma display panel
US20060267499A1 (en) Plasma display panel (PDP)
JP2005063961A (en) Plasma display panel
JP2003331741A (en) Plasma display panel
JP2006318901A (en) Plasma display panel
KR100858817B1 (en) Plasma display panel and method of preparing the same
KR100736589B1 (en) Plasma display panel
KR100863911B1 (en) Plasma display panel
US7605538B2 (en) Plasma display panel
EP1601000B1 (en) Plasma display panel
KR20000004328A (en) Front substrate of plasma display panel
US7411348B2 (en) Plasma display panel
US7560864B2 (en) Plasma display panel having slanted electrodes embedded in dielectric partition walls
US7220653B2 (en) Plasma display panel and manufacturing method thereof
KR100681037B1 (en) Plasma display panel
KR100708703B1 (en) Plasma display apparatus
KR100615187B1 (en) Plasma display panel
US20080042574A1 (en) Plasma display panel
KR100589356B1 (en) Plasma display panel
US20060097638A1 (en) Plasma display panel
KR100741130B1 (en) Plasma display panel
KR20030023404A (en) A plasma display panel
US7719190B2 (en) Plasma display panel
KR100599619B1 (en) Plasma Display Panel
KR100813837B1 (en) Plasma display panel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130514

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee