KR100735670B1 - 능동소자를 이용한 구형파 생성회로 - Google Patents

능동소자를 이용한 구형파 생성회로 Download PDF

Info

Publication number
KR100735670B1
KR100735670B1 KR1020010000325A KR20010000325A KR100735670B1 KR 100735670 B1 KR100735670 B1 KR 100735670B1 KR 1020010000325 A KR1020010000325 A KR 1020010000325A KR 20010000325 A KR20010000325 A KR 20010000325A KR 100735670 B1 KR100735670 B1 KR 100735670B1
Authority
KR
South Korea
Prior art keywords
square wave
input
input terminal
level
active element
Prior art date
Application number
KR1020010000325A
Other languages
English (en)
Other versions
KR20020057337A (ko
Inventor
서상남
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010000325A priority Critical patent/KR100735670B1/ko
Publication of KR20020057337A publication Critical patent/KR20020057337A/ko
Application granted granted Critical
Publication of KR100735670B1 publication Critical patent/KR100735670B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/3183Generation of test inputs, e.g. test vectors, patterns or sequences
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 반도체 디바이스의 테스트 기술에 관한 것으로, 특히 구형파(Pulse Wave)의 전압 레벨이나 주파수가 테스터 측정범위를 벗어나거나 디바이스에서 요구되는 임의의 구형파 생성이 요구되는 반도체 디바이스의 테스트시에 사용되는 능동소자를 이용한 신호 변환 회로에 관한 것이다. 더욱 구체적으로는, 테스터로 생성할 수 없는 구형파를 생성하여 디바이스의 테스트시 테스터나 특별한 옵션의 추가 구매 없이 요구되는 구형파를 생성할 수 있는 스위치 특성을 갖는 능동소자를 이용한 DC를 구형파로 변환하는 회로에 관한 것이다.
스위치, 구형파, 능동소자, 신호, 직류

Description

능동소자를 이용한 구형파 생성회로{CIRCUIT FOR GENERATING PULSE WAVE USING ACTIVE DEVICE}
도 1은 본 발명에 따른 능동소자를 이용한 구형파 생성회로의 구성도
도 2는 본 발명에 따른 도 1의 각 신호들의 타이밍도
본 발명은 반도체 디바이스의 테스트 기술에 관한 것으로, 특히 구형파(Pulse Wave)의 전압 레벨이나 주파수가 테스터 측정범위를 벗어나거나 디바이스에서 요구되는 임의의 구형파 생성이 요구되는 반도체 디바이스의 테스트시에 사용되는 능동소자를 이용한 신호 변환 회로에 관한 것이다. 더욱 구체적으로는, 테스터로 생성할 수 없는 구형파를 생성하여 디바이스의 테스트시 테스터나 특별한 옵션의 추가 구매 없이 요구되는 구형파를 생성할 수 있는 스위치 특성을 갖는 능동소자를 이용한 DC를 구형파로 변환하는 회로에 관한 것이다.
테스트(Test) 장비 내의 디지털 옵션은 전압 입력 하이(Voltage Input High: VIH)와 전압 입력 로우(Voltage Input Low: VIL)의 레벨 차이가 있지만 보통 200mv ~ 400mV 이상의 레벨 차이가 있어야 한다. 또한 대부분의 테스트 장비의 전압 입력 하이 값의 최대치는 대부분 8V를 넘지 않고, 전압 입력 로우 값의 최소치는 -2V 이하로는 테스트 장비에서 지원이 되지 않고 있다. 이와 같은 테스트 장비의 제약 때문에 특별한 경우의 고전압(하이 전압)의 구형파나 아주 작은 레벨의 구형파를 생성하기 위해서는 고가의 테스터 옵션을 필요로 하였다. 그렇지 않으면 테스트 회로 구성시 증폭기(Amplifier)나 감쇠기(Attenuator) 등의 어플리케이션을 사용하여 테스트 회로를 구현해야 하였다. 하지만 이 또한 단순히 레벨의 제어만의 담당하며, 고주파수의 구형파(high frequency pulse wave)는 생성이 불가능하였다.
한편, 향후의 디바이스들은 점차 저전력 소비를 목적으로 하여 저전압화 되어 가는 추세이며, 매우 작은 레벨을 입력으로 하여 내부 로직 블록을 구동하는 등의 특수 테스트 회로 설계를 통해 디바이스의 특성을 검토해야 하는 경우의 비중이 점점 커지고 있다. 더불어 구형파의 스피드도 점차 테스터 한계를 초과할 정도로 빨라지고 있다.
따라서 본 발명의 목적은 상기의 문제점을 해결하기 위하여 스위치 특성을 갖는 능동소자(Active Device)를 이용하여 목적하는 레벨의 구형파를 획득하는 능동소자를 이용한 신호 변환회로를 제공함에 있다.
본 발명의 다른 목적은 테스터 옵션(Tester Option)의 전압 범위에 제한 받 지 않고 원하는 레벨의 구형파를 스위치 특성을 갖는 액티브 소자들의 온/오프 제어를 이용하여 생성할 수 있는 능동소자를 이용한 신호 변환회로를 제공함에 있다.
본 발명의 또 다른 목적은 저전압 레벨의 구형파에서 발생할 수 있는 보드(Board) 및 여러 가지 로드(Load)에 의한 구형파의 왜곡에 있어서도 디지털 채널(Digital Channel) 대신 DC 옵션을 이용하여 DC 옵션의 충분한 전류 구동 능력을 이용하여 구형파의 왜곡 현상을 감소시킬 수 있으며, 디지털 채널이 소오싱(Sourcing) 할 수 없는 전압 레벨의 소오싱에도 DC 옵션을 사용할 수 있는 능동소자를 이용한 신호 변환회로를 제공함에 있다.
상기 목적을 달성하기 위해 본 발명의 제1견지에 따른 스위치 특성을 갖는 능동소자를 이용한 구형파 생성회로는: 전압 입력 하이의 직류 레벨을 테스터의 디지털 채널이나 직류 옵션으로부터 입력받는 제1입력단, 상기 제1입력단으로 입력되는 직류레벨보다 생성하고자 하는 구형파의 레벨값 차이만큼 낮은 레벨을 가지는 전압 입력 로우의 오프셋 전압을, 상기 테스터의 디지털 채널이나 직류 옵션으로부터 입력으로 받는 제2입력단, 생성하고자 하는 구형파의 출력 주파수와 동일한 주파수 값을 가지며, 상기 능동소자의 온/오프를 제어하는 신호를 입력받는 온/오프 제어단, 및 상기 제1입력단 및 제2입력단으로부터 입력된 직류 레벨과 상기 온/오프 제어단의 주파수에 따라 상기 제1입력단과 제2입력단의 전압 레벨 차이만큼의 레벨값을 갖고 상기 제2입력단의 레벨 값을 오프셋 값으로 갖는 구형파를 출력하는 출력단을 구비하는 스위치 특성을 갖는 능동소자; 제1저항 및 제1커패시터로 이루어지며, 상기 능동소자의 출력에 연결되어 로우 패스 필터; 및 상기 제1입력단 및 제2입력단의 각각과 일측이 그라운드와 연결된 제2커패스터와 연결되는 직류 바이패스부;로 구성된다.
삭제
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성 요소들에 참조부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 하기의 설명에서 구체적인 설계 구조와 같은 많은 특정 상세들은 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게는 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 1은 본 발명에 따른 능동소자를 이용한 신호 변환회로의 회로 구성도로서, 스위치 특성을 갖는 외부 능동소자(1)와, 노이즈 특성 개선을 위하여 구성되는 로우 패스 필터(LPF: Low Pass Filter) 및 DC 바이패스(bypass)를 위한 수동소자(passive device)로 구성된다. 상기 능동소자를 이용한 신호 변환회로의 연결관계를 설명하면 다음과 같다. 전압 입력 하이(VIH)용의 DC 레벨 입력단(A'), 전압 입력 로우(VIL)용의 오프셋 입력단(B')이 스위치 특성을 갖는 능동소자(1)의 두 입력에 각각 연결되며, 상기 능동소자(1)의 온/오프 제어단(C')이 상기 능동소 자(1)와 연결되고, 상기 능동소자(1)의 출력은 저항 R1 및 커패시던스 C1로 이루어진 로우패스 필터(LPF)에 연결되며, 상기 로우 패스 필터를 통해 구형파 출력단(D')이 연결된다. 또한, 상기 DC 레벨 입력단(A') 및 오프셋 입력단(B')은 각각 그라운드와 연결된 커패스턴스 C2 및 C3과 연결된다.
상기 도 1에 도시된 바와 같은 신호 변환회로에서 로우 패스 필터의 저항 R1 및 커패시턴스 C1은 구형파의 주파수에 따라 적당한 값을 갖는 소자로 구현한다. 그리고, 상기 DC 레벨 입력단 A'는 원하는 구형파 출력의 고전압 값을 테스터의 디지털 채널 또는 DC 옵션으로부터 입력을 받는다. 또한, 상기 오프셋 입력단 B'는 원하는 구형파의 저전압 값을 테스터의 디지털 채널 또는 DC 옵션으로부터 입력을 받는다. 상기 온/오프 제어단 C'는 원하는 구형파의 출력 주파수와 같은 주파수 값을 가지며, 입력 전압은 상기 스위치 특성을 갖는 능동소자(1)의 온/오프 동작을 설정하여 상기 능동소자(1)로 입력되는 두 개의 DC 입력 레벨을 제어신호의 주파수에 의해 교차로 상기 능동소자(1)의 출력단으로 출력되도록 하는 역할을 한다. 상기 구형파 출력단 D'는 각각의 입력단으로부터 입력된 DC 레벨과 온/오프 제어단 C'의 주파수에 따라 출력을 얻는다. 상기 스위치 특성을 갖는 능동소자(1)의 출력단에 로우 패스 필터 LPF를 연결함으로써 보다 깨끗한 구형파 신호를 획득할 수 있다.
일 예로, 상기 능동소자(1)가 제어 입력이 5V인 경우는 상기 입력단 A'에 입력된 DC 레벨 값을 상기 구형파 출력단 D'로 출력한다고 가정하면; 상기 온/오프 제어단 C'에 입력된 신호에 의해 상기 능동소자(1)가 온/오프 동작을 한다. 이에 따라 상기 입력단 A'에 입력된 값과 입력단 B'에 입력된 값이 상기 능동소자(1)의 온/오프 스피드에 따라 원하는 주파수의 구형파가 상기 구형파 출력단 D'의 출력이 되도록 한다. 즉, 상기 능동소자(1) 온/오프 제어단 C'의 신호 주파수는 구형파 출력단 D'의 주파수와 동일하게 된다. 이렇게 하면 상기 두 입력단 A' 및 B'의 전압 레벨 차이만큼의 레벨 값을 갖고 상기 B'의 레벨 값을 오프셋 값으로 갖는 원하는 주파수의 구형파를 D'에서 얻을 수 있다.
따라서, 도 1에 도시된 본 발명의 실시예에 따른 스위치 특성을 갖는 능동소자를 이용한 DC to 구형파 변환회로는 상기 입력단 A' 및 B'의 두 입력 레벨의 선택에 따라 테스터의 VIL과 VIH 값의 제약을 받는 구형파를 생성할 수 있다. 즉, VIL과 VIH 값의 차이가 0.2V 이하의 구형파를 얻을 수 있고, 또한 7V 이상의 레벨값을 갖는 구형파도 얻을 수 있다.
이를 도 2에 도시된 신호 타이밍도를 통해 설명한다. 상기 도 2는 본 발명에 따른 도 1의 각 신호들의 타이밍도이다. 상기 도 2에서는 생성하고자 하는 구형파를 오프셋 8V 100mVp-p의 10MHz 구형파라고 가정한 것이다.
상기 도 2에서, 입력단 A'와 B'의 DC 입력은 온/오프 제어단 C'의 제어를 이용한 능동소자(1)의 온/오프 동작에 의해 서로 교차되면서 출력단 D'의 주파수와 동일한 스피드의 구형파를 생성하게 된다. 이때 구형파 출력단 D'의 구형파는 오프셋 8.0V 100mVp-p의 레벨을 갖게 된다. 이렇게 생성되는 구형파는 레벨의 제약이 하이 레벨 8.0V 이며, VIL과 VIH의 레벨 차가 20mV 이상 되어야 하는 테스터의 디지털 채널을 가지고서는 얻을 수 없는 레벨의 구형파이다.
이상에서와 같이, 테스터의 로직 옵션으로부터 생성이 불가능한 특수 레벨의 구형파 생성에 있어서 스위치 특성을 갖는 능동소자를 이용한 구형파 생성회로를 구현할 수 있다. 이와 더불어 고주파 구형파의 생성이나 성능 향상은 각각의 원하는 구형파 출력의 특성을 만족시킬 수 있는 적합한 스위치 특성을 갖는 능동소자를 이용하고, 어플리케이션 회로를 구현하여 실현시킬 수 있음은 물론이다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시예를 들어 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.
상술한 바와 같이 본 발명은 고가의 테스터 및 옵션의 추가 구매 없이도 요구되는 구형파를 안정적으로 생성할 수 있으며, 이렇게 원하는 구형파를 생성함으로써 제품의 테스트를 통해 소비자가 요구하는 수준의 디바이스 특성 검토 및 품질 특성을 향상시킬 수 있는 이점이 있다.



Claims (4)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 전압 입력 하이의 직류 레벨을 테스터의 디지털 채널이나 직류 옵션으로부터 입력받는 제1입력단,
    상기 제1입력단으로 입력되는 직류레벨보다 생성하고자 하는 구형파의 레벨값 차이만큼 낮은 레벨을 가지는 전압 입력 로우의 오프셋 전압을, 상기 테스터의 디지털 채널이나 직류 옵션으로부터 입력으로 받는 제2입력단,
    생성하고자 하는 구형파의 출력 주파수와 동일한 주파수 값을 가지며, 상기 능동소자의 온/오프를 제어하는 신호를 입력받는 온/오프 제어단, 및
    상기 제1입력단 및 제2입력단으로부터 입력된 직류 레벨과 상기 온/오프 제어단의 주파수에 따라 상기 제1입력단과 제2입력단의 전압 레벨 차이만큼의 레벨값을 갖고 상기 제2입력단의 레벨 값을 오프셋 값으로 갖는 구형파를 출력하는 출력단을 구비하는 스위치 특성을 갖는 능동소자;
    제1저항 및 제1커패시터로 이루어지며, 상기 능동소자의 출력에 연결되어 로우 패스 필터; 및
    상기 제1입력단 및 제2입력단의 각각과 일측이 그라운드와 연결된 제2커패스터와 연결되는 직류 바이패스부;로 구성됨을 특징으로 하는 능동소자를 이용한 구형파 생성회로.
KR1020010000325A 2001-01-04 2001-01-04 능동소자를 이용한 구형파 생성회로 KR100735670B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010000325A KR100735670B1 (ko) 2001-01-04 2001-01-04 능동소자를 이용한 구형파 생성회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010000325A KR100735670B1 (ko) 2001-01-04 2001-01-04 능동소자를 이용한 구형파 생성회로

Publications (2)

Publication Number Publication Date
KR20020057337A KR20020057337A (ko) 2002-07-11
KR100735670B1 true KR100735670B1 (ko) 2007-07-04

Family

ID=27690708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010000325A KR100735670B1 (ko) 2001-01-04 2001-01-04 능동소자를 이용한 구형파 생성회로

Country Status (1)

Country Link
KR (1) KR100735670B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163525B2 (en) 2016-05-17 2018-12-25 Samsung Electronics Co., Ltd. Test apparatus based on binary vector

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109379805A (zh) * 2018-10-16 2019-02-22 欧普照明股份有限公司 信号整合电路和方法、以及信号监控电路和方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
N.A. Ridge et-al, A SOLID STATE PULSE GENERATOR(DHVG1) AS A GRID BIAS FOR THE MITTON. Pulsed Poer 1996 IEE on 12 March, 1996 Page:26/1~26/4)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163525B2 (en) 2016-05-17 2018-12-25 Samsung Electronics Co., Ltd. Test apparatus based on binary vector

Also Published As

Publication number Publication date
KR20020057337A (ko) 2002-07-11

Similar Documents

Publication Publication Date Title
US5877612A (en) Amplification of signals from high impedance sources
US9344108B2 (en) Device having a delta-sigma modulator and a switching amplifier connected thereto
US7885144B2 (en) Time-dependant gain control for an amplifier used in receiving echoes
KR20130112307A (ko) 튜너블 커패시터
KR20100026996A (ko) D/a 변환 회로 및 디지털 입력형 d급 증폭기
WO2012078733A1 (en) Digital to analog converter circuits and methods
US6433719B2 (en) Digital-analogue transformer using resistor string
US20020030535A1 (en) Dynamic bias circuitry utilizing early voltage clamp and translinear techniques
KR20080039082A (ko) Mosfet회로 구조 및 상기 mosfet 회로 구조를채용한 cmos 증폭기
US8947142B2 (en) Common mode trimming with variable duty cycle
KR100735670B1 (ko) 능동소자를 이용한 구형파 생성회로
US6998850B2 (en) Systems and methods for measuring picoampere current levels
KR100526642B1 (ko) 저항기네트워크에의해공통모드전압거절을가진싱글엔드형신호로차동신호를변환하기위한전자회로
JP4944793B2 (ja) 試験装置、及びピンエレクトロニクスカード
KR100346632B1 (ko) 지연 디바이스, 반도체 시험장치, 반도체 디바이스, 및오실로스코프
US8150064B2 (en) Audio output device and method
Shang et al. A low power frequency tunable FSK receiver based on the N-path filter
US7061280B2 (en) Signal detection circuit
US20070103187A1 (en) Impedance circuit, power supply device
CN210839494U (zh) 一种衰减系数可选的模拟电路
JP4859353B2 (ja) 増幅回路、及び試験装置
Hoffmann et al. Broadband driver amplifier with voltage offset for gan-based switching pas
JP2009186469A (ja) インピーダンス測定器
JP2008005104A (ja) シングル差動変換回路
KR100875729B1 (ko) Mosfet회로 구조 및 상기 mosfet 회로 구조를채용한 cmos 증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100528

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee