KR100731502B1 - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
KR100731502B1
KR100731502B1 KR1020050049279A KR20050049279A KR100731502B1 KR 100731502 B1 KR100731502 B1 KR 100731502B1 KR 1020050049279 A KR1020050049279 A KR 1020050049279A KR 20050049279 A KR20050049279 A KR 20050049279A KR 100731502 B1 KR100731502 B1 KR 100731502B1
Authority
KR
South Korea
Prior art keywords
oxide film
trench
liner oxide
film
semiconductor device
Prior art date
Application number
KR1020050049279A
Other languages
Korean (ko)
Other versions
KR20060130930A (en
Inventor
김재희
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050049279A priority Critical patent/KR100731502B1/en
Publication of KR20060130930A publication Critical patent/KR20060130930A/en
Application granted granted Critical
Publication of KR100731502B1 publication Critical patent/KR100731502B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02351—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to corpuscular radiation, e.g. exposure to electrons, alpha-particles, protons or ions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 소자 분리막의 에지 부분에서 발생하는 압축 응력을 최소화할 수 있는 반도체 소자 및 그 제조 방법을 제공한다.The present invention provides a semiconductor device and a method of manufacturing the same that can minimize the compressive stress generated at the edge portion of the device isolation film.

본 발명에 따른 반도체 소자의 제조 방법은, 반도체 기판에 트렌치를 형성하고, 트렌치 내벽에 라이너 산화막을 형성하고, 라이너 산화막의 표면 일부를 질화막으로 변화시키고, 트렌치를 매립하도록 기판의 전면 상에 매립용 산화막을 형성하고, 매립용 산화막을 평탄화하여 소자 분리막을 형성하는 단계들을 포함한다.In the method for manufacturing a semiconductor device according to the present invention, a trench is formed in a semiconductor substrate, a liner oxide film is formed on the inner wall of the trench, a part of the surface of the liner oxide film is changed into a nitride film, and the buried material is buried on the entire surface of the substrate to fill the trench. Forming an oxide film and planarizing the buried oxide film to form an isolation layer.

소자분리막, STI, 라이너산화막, 질화막, 압축응력 Device isolation film, STI, liner oxide film, nitride film, compressive stress

Description

반도체 소자 및 그 제조 방법{Semiconductor device and method of manufacturing the same}Semiconductor device and method of manufacturing the same

도 1a 내지 도 1d는 종래 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 순차적 공정 단면도이다.1A to 1D are sequential process cross-sectional views illustrating a method of forming a device isolation film of a conventional semiconductor device.

도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명하기 위한 순차적 공정 단면도이다.2A through 2E are sequential process cross-sectional views illustrating a method of forming an isolation layer in a semiconductor device according to an embodiment of the present invention.

본 발명은 반도체 소자 제조 기술에 관한 것으로, 보다 상세하게는 소자 분리막을 구비한 반도체 소자 및 그 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing technology, and more particularly, to a semiconductor device having a device isolation film and a manufacturing method thereof.

반도체 소자의 고집적화에 따라 메모리 셀의 면적이 감소하면서 소자 분리 영역 크기의 최소화가 요구되고 있으나, 소자 분리 영역을 형성하기 위한 공정 및 메모리 어레이 내의 구조들에 대한 정렬에 의해 소자 분리 영역 크기가 제한되기 때문에 소자 분리 영역의 크기를 감소시키는 데에는 어느 정도 한계가 있다.As the area of memory cells decreases due to high integration of semiconductor devices, it is required to minimize the size of device isolation regions, but the size of device isolation regions is limited by the process of forming device isolation regions and alignment of structures in the memory array. Therefore, there is a limit to reducing the size of the device isolation region.

따라서, 최근에는 버즈 빅(bird's beak) 등의 문제를 가지는 국부적 실리콘 산화(local oxidation of silicon; LOCOS, 이하 'LOCOS'라 칭함) 공정 대신 적은 폭을 가지면서 우수한 소자 분리 특성을 가지는 얕은 트렌치 소자 분리(shallow trench isolation; STI, 이하 'STI'라 칭함) 공정을 적용하여 소자 분리 영역을 형성하고 있다.Therefore, in recent years, instead of a local oxidation of silicon (LOCOS) process having a problem such as bird's beak, shallow trench device isolation having a small width and excellent device isolation characteristics (Sallow trench isolation; STI, hereinafter referred to as "STI") is applied to form a device isolation region.

통상의 STI 공정은 반도체 기판에 트렌치를 형성하고 트렌치 내부에 산화막을 채운 후 화학기계연마(chemical mechanical polishing; CMP, 이하 'CMP'라 칭함) 공정을 수행하여 산화막을 평탄화하여 소자 분리막을 형성하는 과정으로 이루어진다.In the conventional STI process, a trench is formed in a semiconductor substrate, an oxide film is filled in the trench, and a chemical mechanical polishing (CMP) process is performed to planarize the oxide film to form an isolation layer. Is done.

상기 STI 공정에 의한 종래 반도체 소자의 소자 분리막 형성 방법을 도 1a 내지 도 1d를 참조하여 설명한다.A device isolation film forming method of a conventional semiconductor device by the STI process will be described with reference to FIGS. 1A to 1D.

도 1a를 참조하면, 반도체 기판(10) 상에 패드 산화막(12)과 패드 질화막(14)을 순차적으로 증착한다. 여기서, 패드 산화막(12)은 실리콘산화물(SiO2)로 이루어지고, 패드 질화막(14)은 실리콘질화물(Si3N4)로 이루어진다. 그 다음, 패드 질화막(14) 상부에 소자 분리용 마스크를 이용한 포토리소그라피 공정에 의해 포토레지스트 패턴(16)을 형성한다.Referring to FIG. 1A, a pad oxide film 12 and a pad nitride film 14 are sequentially deposited on a semiconductor substrate 10. Here, the pad oxide film 12 is made of silicon oxide (SiO 2 ), and the pad nitride film 14 is made of silicon nitride (Si 3 N 4 ). Next, the photoresist pattern 16 is formed on the pad nitride film 14 by a photolithography process using a device isolation mask.

도 1b를 참조하면, 포토레지스트 패턴(16, 도 1a 참조)에 의해 노출된 부분의 패드 질화막(14)과 패드 산화막(12)을 순차적으로 식각하여 패드 질화막 패턴(14a)과 패드 산화막 패턴(12a)으로 이루어진 하드 마스크(18)를 형성한다. Referring to FIG. 1B, the pad nitride layer 14 and the pad oxide layer 12 of the portion exposed by the photoresist pattern 16 (refer to FIG. 1A) are sequentially etched to form the pad nitride layer pattern 14a and the pad oxide layer pattern 12a. ) To form a hard mask 18.

그 다음, 하드 마스크(18)에 의해 노출된 부분의 기판(10)을 식각하여 기판(10)에 트렌치(20)를 형성한다. 이로써 기판(10)에 소자 분리 영역과 소자가 집적 되는 액티브 영역이 구분된다. 그 후, 공지된 방법에 의해 포토레지스트 패턴(16)을 제거하고 SC1(NH4OH＋H2O2＋H2O) 용액을 이용한 세정 공정을 수행한다.Then, the substrate 10 in the portion exposed by the hard mask 18 is etched to form the trench 20 in the substrate 10. As a result, the device isolation region and the active region where the device is integrated are distinguished from the substrate 10. Thereafter, the photoresist pattern 16 is removed by a known method and a cleaning process using a SC1 (NH 4 OH + H 2 O 2 + H 2 O) solution is performed.

그 다음, 트렌치(20) 형성에 따른 식각에 의해 기판(10)에 야기될 수 있는 손상(damage) 및 스트레스(stress) 등을 완화하기 위해, O2 또는 O2와 H2 가스를 이용한 산화 공정을 수행하여 트렌치(20) 내벽에 80 내지 150Å의 두께로 라이너(liner) 산화막(22)을 형성한다.Next, an oxidation process using O 2 or O 2 and H 2 gas to alleviate damage and stress that may be caused to the substrate 10 by etching due to the formation of the trench 20. Next, a liner oxide layer 22 is formed on the inner wall of the trench 20 to a thickness of 80 to 150 GPa.

도 1c를 참조하면, 트렌치(20)를 매립하도록 기판(10)의 전면 상에 고밀도 플라즈마-화학기상증착(High Density Plasma-Chemical Vapor Deposition; HDP-CVD, 이하 'HDP-CVD'라 칭함)에 의해 매립용 산화막(24)을 형성한다.Referring to FIG. 1C, high density plasma-chemical vapor deposition (HDP-CVD), hereinafter referred to as 'HDP-CVD', on the front surface of the substrate 10 to fill the trench 20. The buried oxide film 24 is formed by this.

도 1d를 참조하면, 하드 마스크(18, 도 1c 참조)의 표면이 노출되도록 CMP 공정에 의해 매립용 산화막(24)을 평탄화하여 소자 분리막(24a)을 형성한다. Referring to FIG. 1D, the buried oxide film 24 is planarized by a CMP process so that the surface of the hard mask 18 (see FIG. 1C) is exposed to form the device isolation film 24a.

그 후, 인산(H3PO4)을 이용한 습식 식각 공정을 수행하여 하드 마스크(18)를 제거한다.Thereafter, a wet etching process using phosphoric acid (H 3 PO 4 ) is performed to remove the hard mask 18.

그런데, 상술한 STI 공정에 의해 형성되는 소자 분리막(24a)에서는, 소자 분리막(24a)의 에지(edge) 부분(100)이 다른 부분에 비해 쉽게 산화될 수 있는 방향성을 가짐에 따라, 이온 주입을 위한 스크린 산화막 형성 공정 및 게이트 산화막 형성 공정 등의 후속 산화 공정에서 다른 부분에 비해 에지 부분(100)에서 산화막이 상대적으로 두껍게 형성된다. However, in the device isolation film 24a formed by the above-described STI process, since the edge portion 100 of the device isolation film 24a has a directionality that can be easily oxidized compared to other parts, ion implantation is performed. In the subsequent oxidation process such as the screen oxide film forming process and the gate oxide film forming process, the oxide film is formed relatively thicker at the edge portion 100 than in the other portions.

산화막은 근본적으로 압축 응력을 가지며 이러한 압축 응력은 산화막의 두께 가 두꺼울수록 커지기 때문에, 소자 분리막(24a)의 에지 부분(100)에서 다른 부분에 비해 상대적으로 큰 압축 응력이 가해질 수 있다.Since the oxide film basically has a compressive stress, and the compressive stress increases as the thickness of the oxide film becomes thicker, a relatively large compressive stress may be applied to the edge portion 100 of the device isolation layer 24a compared with other portions.

이와 같이 소자 분리막(24a)의 에지 부분(100)에 큰 압축 응력이 가해지면, 그 주변의 액티브 영역에 결정 결함 및 접합 누설 등이 발생하고 후속 포켓 이온주입 공정 시에는 보론(boron)의 확산이 감소하는 등의 문제가 야기됨으로써, 반도체 소자의 전기적 특성 및 신뢰성이 저하된다.As such, when a large compressive stress is applied to the edge portion 100 of the device isolation film 24a, crystal defects and junction leakage occur in the active region around the device isolation layer, and in the subsequent pocket ion implantation process, boron diffusion is prevented. By causing a problem such as a decrease, electrical characteristics and reliability of the semiconductor element are deteriorated.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로, 소자 분리막의 에지 부분에 가해지는 압축 응력을 최소화할 수 있는 반도체 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and an object thereof is to provide a semiconductor device and a method of manufacturing the same, which can minimize the compressive stress applied to the edge portion of the device isolation layer.

상기 목적을 달성하기 위하여 본 발명은 반도체 기판에 트렌치를 형성하고, 트렌치 내벽에 라이너 산화막을 형성하고, 라이너 산화막의 표면 일부를 질화막으로 변화시키고, 트렌치를 매립하도록 기판의 전면 상에 매립용 산화막을 형성하고, 매립용 산화막을 평탄화하여 소자 분리막을 형성하는 단계들을 포함하는 반도체 소자의 제조 방법을 제공한다.In order to achieve the above object, the present invention forms a trench in a semiconductor substrate, a liner oxide film is formed on the inner wall of the trench, a portion of the surface of the liner oxide film is changed into a nitride film, and a buried oxide film is formed on the entire surface of the substrate to fill the trench. Forming and planarizing the buried oxide film to form a device isolation film provides a method for manufacturing a semiconductor device.

여기서, 라이너 산화막은 O2 또는 O2와 H2 가스를 이용한 산화 공정에 의해 80 내지 150Å의 두께로 형성하고, 질화막은 라이너 산화막의 표면으로부터 라이너 산화막 두께의 3 내지 25% 정도의 두께, 바람직하게는 라이너 산화막의 표면으로부 터 5 내지 20Å 정도의 두께로 형성한다.Here, the liner oxide film is formed to a thickness of 80 to 150 kPa by an oxidation process using O 2 or O 2 and H 2 gas, the nitride film is a thickness of about 3 to 25% of the thickness of the liner oxide film, preferably from the surface of the liner oxide film Is formed to a thickness of about 5 to 20 kPa from the surface of the liner oxide film.

또한, 질화막은 NH3, N2O, NO 등의 질소 함유 가스를 이용한 열질화 공정에 의해 형성하거나, 라이너 산화막 내부로 질소 이온을 주입한 후 질소 어닐링 공정을 수행하여 형성할 수 있다.In addition, the nitride film may be formed by a thermal nitriding process using a nitrogen-containing gas such as NH 3 , N 2 O, or NO, or by injecting nitrogen ions into the liner oxide film and then performing a nitrogen annealing process.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 2a 내지 도 2e를 참조하여 본 발명의 실시예에 따른 반도체 소자의 소자 분리막 형성 방법을 설명한다.2A to 2E, a method of forming an isolation layer of a semiconductor device according to an embodiment of the present invention will be described.

도 2a를 참조하면, 반도체 기판(30) 상에 패드 산화막(32)과 패드 질화막(34)을 순차적으로 증착한다. 여기서, 패드 산화막(32)은 실리콘산화물(SiO2)로 이루어지고, 패드 질화막(34)은 실리콘질화물(Si3N4)로 이루어진다. 그 다음, 패드 질화막(34) 상부에 소자 분리용 마스크를 이용한 포토리소그라피 공정에 의해 포토레지스트 패턴(36)을 형성한다.Referring to FIG. 2A, a pad oxide film 32 and a pad nitride film 34 are sequentially deposited on the semiconductor substrate 30. Here, the pad oxide film 32 is made of silicon oxide (SiO 2 ), and the pad nitride film 34 is made of silicon nitride (Si 3 N 4 ). Next, the photoresist pattern 36 is formed on the pad nitride film 34 by a photolithography process using a device isolation mask.

도 2b를 참조하면, 포토레지스트 패턴(36, 도 2a 참조)에 의해 노출된 부분의 패드 질화막(34)과 패드 산화막(32)을 순차적으로 식각하여 패드 질화막 패턴(34a)과 패드 산화막 패턴(32a)으로 이루어진 하드 마스크(38)를 형성한다. Referring to FIG. 2B, the pad nitride layer 34 and the pad oxide layer 32 of the portion exposed by the photoresist pattern 36 (refer to FIG. 2A) are sequentially etched to sequentially expose the pad nitride layer pattern 34a and the pad oxide layer pattern 32a. ) To form a hard mask 38.

그 다음, 하드 마스크(38)에 의해 노출된 부분의 기판(30)을 식각하여 기판(30)에 트렌치(40)를 형성한다. 이로써 기판(30)에 소자 분리 영역과 소자가 집적되는 액티브 영역이 구분된다. 그 후, 공지된 방법에 의해 포토레지스트 패턴 (36)을 제거하고 SC1(NH4OH＋H2O2＋H2O) 용액을 이용한 세정 공정을 수행한다.Next, the substrate 30 in the portion exposed by the hard mask 38 is etched to form the trench 40 in the substrate 30. As a result, the device isolation region and the active region where the device is integrated are distinguished from the substrate 30. Thereafter, the photoresist pattern 36 is removed by a known method and a cleaning process using a SC1 (NH 4 OH + H 2 O 2 + H 2 O) solution is performed.

그 다음, 트렌치(40) 형성에 따른 식각에 의해 기판(30)에 야기될 수 있는 손상 및 스트레스 등을 완화하기 위해, O2 또는 O2와 H2 가스를 이용한 산화 공정을 수행하여 트렌치(40) 내벽에 80 내지 150Å의 두께로 라이너(liner) 산화막(42)을 형성한다.Next, to mitigate damage and stress that may be caused to the substrate 30 by etching due to the formation of the trench 40, an oxidation process using O 2 or O 2 and H 2 gas may be performed to form the trench 40. ) A liner oxide film 42 is formed on the inner wall to a thickness of 80 to 150 GPa.

도 2c를 참조하면, 라이너 산화막(42)의 표면 일부, 바람직하게는 표면으로부터 라이너 산화막(42) 두께의 3 내지 25% 정도의 두께, 더욱 바람직하게는 5 내지 20Å 정도의 두께를 질화막(44)으로 변화시킨다.Referring to FIG. 2C, the nitride film 44 has a thickness of about 3 to 25% of the thickness of the liner oxide film 42, preferably about 5 to about 20 kPa from the surface of the liner oxide film 42. To change.

이때, 라이너 산화막(42)의 표면을 너무 많이 질화시키게 되면 질화막(44)에 의해 이후 형성되는 게이트 산화막에 어택(attack)이 가해지게 되므로 질화막(44)으로 변화되는 라이너 산화막(42)의 두께를 적절히 조절하여야 한다.At this time, if the surface of the liner oxide layer 42 is too nitrided, an attack is applied to the gate oxide layer formed later by the nitride layer 44, so that the thickness of the liner oxide layer 42 changed to the nitride layer 44 is increased. It should be adjusted properly.

또한, 질화막(44)은 열질화(thermal nitrification) 공정을 수행하여 형성하거나, 라이너 산화막(42) 내부로 질소 이온을 주입한 후 질소(N2) 어닐링 공정을 수행하여 형성할 수 있다.In addition, the nitride layer 44 may be formed by performing a thermal nitrification process, or by injecting nitrogen ions into the liner oxide layer 42 and then performing a nitrogen (N 2 ) annealing process.

열질화 공정은 NH3, N2O, NO 등의 질소 함유 가스를 이용하여 라이너 산화막(42) 형성 후 인-시튜(in-situ) 또는 익스-시트(ex-situ)로 수행할 수 있으며, 이때 온도는 750 내지 900 ℃로 조절하고 압력은 350 mTorr 이하로 조절하며 질소 함유 가스의 유량은 약 150 sccm 이하로 조절한다.The thermal nitriding process may be performed in-situ or ex-situ after forming the liner oxide layer 42 using nitrogen-containing gas such as NH 3 , N 2 O, or NO. At this time, the temperature is adjusted to 750 to 900 ℃, the pressure is adjusted to 350 mTorr or less and the flow rate of nitrogen-containing gas is adjusted to about 150 sccm or less.

또한, 질소 이온의 주입은 2 내지 10KeV의 에너지와 1E12 내지 1E13 ions/㎠ 의 농도에서 약 40 °정도의 경사(tilt)각으로 기판(30)을 그 중심을 축으로 하여 0°, 90°, 180°, 270°로 회전(rotation)하여 수행하고, 질소 어닐링 공정은 800 내지 900℃의 온도에서 수행한다.In addition, the implantation of nitrogen ions was performed at a tilt angle of about 40 ° at an energy of 2 to 10 KeV and a concentration of 1E12 to 1E13 ions / cm 2. Rotation is performed at 180 ° and 270 °, and the nitrogen annealing process is performed at a temperature of 800 to 900 ° C.

도 2d를 참조하면, 트렌치(40)를 매립하도록 기판(30)의 전면 상에 HDP-CVD에 의해 매립용 산화막(46)을 형성한다.Referring to FIG. 2D, the buried oxide film 46 is formed by HDP-CVD on the entire surface of the substrate 30 so as to fill the trench 40.

도 2e를 참조하면, 하드 마스크(38, 도 2d 참조)의 표면이 노출되도록 CMP 공정에 의해 매립용 산화막(46)을 평탄화하여 소자 분리막(46a)을 형성한다. Referring to FIG. 2E, the buried oxide film 46 is planarized by the CMP process so that the surface of the hard mask 38 (see FIG. 2D) is exposed to form the device isolation film 46a.

그 후, 인산(H3PO4)을 이용한 습식 식각 공정을 수행하여 하드 마스크(38)를 제거한다.Thereafter, a wet etching process using phosphoric acid (H 3 PO 4 ) is performed to remove the hard mask 38.

이와 같이, 라이너 산화막(42)의 표면 일부를 질화막(44)으로 변화시키면 소자 분리막(46a)이 질화막(44)에 의해 둘러싸이게 되어, 이온 주입을 위한 스크린 산화막 형성 공정 및 게이트 산화막 형성 공정 등의 후속 산화 공정 시 소자 분리막(46a) 에지 부분(200)에서 산화막 성장이 억제될 수 있다. As such, when a part of the surface of the liner oxide film 42 is changed to the nitride film 44, the device isolation film 46a is surrounded by the nitride film 44, such as a screen oxide film forming process for ion implantation, a gate oxide film forming process, or the like. In the subsequent oxidation process, the oxide film growth may be suppressed at the edge portion 200 of the device isolation layer 46a.

따라서, 소자 분리막의 에지 부분(200)에 가해지는 압축 응력을 최소화할 수 있다.Therefore, the compressive stress applied to the edge portion 200 of the device isolation layer may be minimized.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

상술한 바와 같이, 본 발명은 소자 분리막의 에지 부분에 가해지는 압축 응력을 최소화할 수 있다.As described above, the present invention can minimize the compressive stress applied to the edge portion of the device isolation layer.

따라서, 본 발명은 소자 분리막의 에지 부분 주변의 액티브 영역에서 결정 결함 및 접합 누설 등이 발생하는 것을 억제할 수 있고, 포켓 이온주입 공정 시 보론의 확산이 감소하는 것을 방지할 수 있다.Accordingly, the present invention can suppress occurrence of crystal defects, junction leakage, and the like in the active region around the edge portion of the device isolation film, and can prevent the diffusion of boron during the pocket ion implantation process.

그 결과, 본 발명은 반도체 소자의 전기적 특성 및 신뢰성을 개선할 수 있다.As a result, the present invention can improve the electrical characteristics and reliability of the semiconductor device.

Claims (11)

반도체 기판에 트렌치를 형성하는 단계;Forming a trench in the semiconductor substrate; 상기 트렌치 내벽에 라이너 산화막을 형성하는 단계;Forming a liner oxide layer on the inner wall of the trench; 상기 라이너 산화막의 표면 일부를 질화막으로 변화시키되, 상기 질화막은 상기 라이너 산화막의 표면으로부터 상기 라이너 산화막 두께의 3 내지 25% 정도의 두께로 형성하는 단계;Changing a portion of the surface of the liner oxide film to a nitride film, wherein the nitride film is formed to have a thickness of about 3 to 25% of the thickness of the liner oxide film from the surface of the liner oxide film; 상기 트렌치를 매립하도록 상기 기판의 전면 상에 매립용 산화막을 형성하는 단계; 및 Forming a buried oxide film on an entire surface of the substrate to fill the trench; And 상기 매립용 산화막을 평탄화하여 소자 분리막을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.And planarizing the buried oxide film to form an isolation layer. 제1항에 있어서, The method of claim 1, 상기 라이너 산화막은 O2 또는 O2와 H2 가스를 이용한 산화 공정에 의해 80 내지 150Å의 두께로 형성하는 반도체 소자의 제조 방법.The liner oxide film is a method of manufacturing a semiconductor device to form a thickness of 80 to 150 Pa by the oxidation process using O 2 or O 2 and H 2 gas. 삭제delete 제1항 또는 제2항에 있어서, The method according to claim 1 or 2, 상기 질화막은 상기 라이너 산화막의 표면으로부터 5 내지 20Å 정도의 두께로 형성하는 반도체 소자의 제조 방법.The nitride film is a method of manufacturing a semiconductor device to form a thickness of about 5 to 20 GPa from the surface of the liner oxide film. 제1항에 있어서, The method of claim 1, 상기 질화막은 NH3, N2O, NO 중 하나 이상을 포함하는 질소 함유 가스를 이용한 열질화 공정에 의해 형성하는 반도체 소자의 제조 방법.The nitride film is formed by a thermal nitriding process using a nitrogen-containing gas containing at least one of NH 3 , N 2 O, and NO. 제5항에 있어서, The method of claim 5, 상기 열질화 공정은 상기 라이너 산화막 형성 후 인-시튜 또는 익스-시트로 수행하는 반도체 소자의 제조 방법.The thermal nitriding process may be performed in-situ or exit after forming the liner oxide layer. 제5항 또는 제6항에 있어서, The method according to claim 5 or 6, 상기 열질화 공정은 상기 질소 함유 가스의 유량은 150 sccm 이하로 조절하고 온도는 750 내지 900 ℃로 조절하며 압력은 350 mTorr 이하로 조절하여 수행하는 반도체 소자의 제조 방법.The thermal nitriding process is performed by adjusting the flow rate of the nitrogen-containing gas to 150 sccm or less, the temperature is adjusted to 750 to 900 ℃ and the pressure to 350 mTorr or less. 제1항에 있어서, The method of claim 1, 상기 질화막은 상기 라이너 산화막 내부로 질소 이온을 주입한 후 질소 어닐링 공정을 수행하여 형성하는 반도체 소자의 제조 방법.The nitride layer is formed by implanting nitrogen ions into the liner oxide layer and performing a nitrogen annealing process. 제8항에 있어서, The method of claim 8, 상기 질소 이온의 주입은 2 내지 10KeV의 에너지와 1E12 내지 1E13 ions/㎠의 농도에서 40 °의 경사각으로 기판을 그 중심을 축으로 하여 0°, 90°, 180°, 270°로 회전하여 수행하는 반도체 소자의 제조 방법.The implantation of the nitrogen ions is performed by rotating the substrate at 0 °, 90 °, 180 °, and 270 ° around the center of the substrate at an inclination angle of 40 ° at an energy of 2 to 10 KeV and a concentration of 1E12 to 1E13 ions / cm 2. Method of manufacturing a semiconductor device. 제8항 또는 제9항에 있어서, The method according to claim 8 or 9, 상기 질소 어닐링 공정은 800 내지 900℃의 온도에서 수행하는 반도체 소자의 제조 방법.The nitrogen annealing process is a method of manufacturing a semiconductor device performed at a temperature of 800 to 900 ℃. 트렌치가 구비된 반도체 기판;A semiconductor substrate provided with a trench; 상기 트렌치 내벽에 형성된 라이너 산화막;A liner oxide film formed on the inner wall of the trench; 상기 라이너 산화막 표면에 형성되고 5 내지 20Å의 두께를 가지는 질화막; 및 A nitride film formed on a surface of the liner oxide film and having a thickness of about 5 to about 20 microns; And 상기 트렌치를 매립하도록 상기 질화막 상에 형성된 소자 분리막을 포함하는 반도체 소자.And a device isolation layer formed on the nitride film to fill the trench.
KR1020050049279A 2005-06-09 2005-06-09 Semiconductor device and method of manufacturing the same KR100731502B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050049279A KR100731502B1 (en) 2005-06-09 2005-06-09 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050049279A KR100731502B1 (en) 2005-06-09 2005-06-09 Semiconductor device and method of manufacturing the same

Publications (2)

Publication Number Publication Date
KR20060130930A KR20060130930A (en) 2006-12-20
KR100731502B1 true KR100731502B1 (en) 2007-06-21

Family

ID=37811064

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050049279A KR100731502B1 (en) 2005-06-09 2005-06-09 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
KR (1) KR100731502B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133700A (en) 1998-10-22 2000-05-12 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
KR20010106956A (en) * 2000-05-24 2001-12-07 윤종용 Method for preventing bubble defect in trench of semiconductor device
KR20040001883A (en) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 Method for forming trench isolation layer in semiconductor device
KR20040059439A (en) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 Method for forming trench type isolation layer in semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000133700A (en) 1998-10-22 2000-05-12 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
KR20010106956A (en) * 2000-05-24 2001-12-07 윤종용 Method for preventing bubble defect in trench of semiconductor device
KR20040001883A (en) * 2002-06-29 2004-01-07 주식회사 하이닉스반도체 Method for forming trench isolation layer in semiconductor device
KR20040059439A (en) * 2002-12-30 2004-07-05 주식회사 하이닉스반도체 Method for forming trench type isolation layer in semiconductor device

Also Published As

Publication number Publication date
KR20060130930A (en) 2006-12-20

Similar Documents

Publication Publication Date Title
US6261921B1 (en) Method of forming shallow trench isolation structure
US8148267B2 (en) Method of forming isolation layer of semiconductor memory device
US20090020845A1 (en) Shallow trench isolation structures for semiconductor devices including doped oxide film liners and methods of manufacturing the same
KR100252751B1 (en) Semiconductor element manufacturing method
KR20070000758A (en) Method for manufacturing field effect transistor having vertical channel
US6355539B1 (en) Method for forming shallow trench isolation
KR101017051B1 (en) Method of manufacturing transistor in semiconductor device
US6503815B1 (en) Method for reducing stress and encroachment of sidewall oxide layer of shallow trench isolation
KR100842749B1 (en) Method for fabricating trench isolation in semicondutor device
KR101033359B1 (en) method for fabricating semiconductor device
KR100731502B1 (en) Semiconductor device and method of manufacturing the same
KR100475025B1 (en) Forming method for field oxide of semiconductor device
KR100766277B1 (en) Method of forming isolating layer for semiconductor device
US6911374B2 (en) Fabrication method for shallow trench isolation region
KR100501641B1 (en) Method of forming well in semiconductor device
KR100595858B1 (en) Fabricating method of semiconductor device
KR100552849B1 (en) Method for fabricating isolation and oxide layer
KR100579973B1 (en) Method for fabricating semiconductor device
KR100361520B1 (en) A method of device isolation in semiconductor device
KR100291195B1 (en) SOHI Substrate Manufacturing Method
KR100562305B1 (en) Semiconductor device and method of manufacturing the same
KR101019694B1 (en) Method for forming isolation layer of semiconductor device
JP2000340542A (en) Manufacture of semiconductor device
KR100619395B1 (en) Method for fabricating the semiconductor device
KR100924544B1 (en) Method for forming isolation layer of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee