KR100731371B1 - 구성가능 기능 유닛을 포함하는 프로세서를 사용해서 컴퓨터 프로그램을 실행하는 방법, 프로세서 및 컴퓨터 판독가능 기록 매체 - Google Patents
구성가능 기능 유닛을 포함하는 프로세서를 사용해서 컴퓨터 프로그램을 실행하는 방법, 프로세서 및 컴퓨터 판독가능 기록 매체 Download PDFInfo
- Publication number
- KR100731371B1 KR100731371B1 KR1020007011394A KR20007011394A KR100731371B1 KR 100731371 B1 KR100731371 B1 KR 100731371B1 KR 1020007011394 A KR1020007011394 A KR 1020007011394A KR 20007011394 A KR20007011394 A KR 20007011394A KR 100731371 B1 KR100731371 B1 KR 100731371B1
- Authority
- KR
- South Korea
- Prior art keywords
- configurable
- instructions
- combination
- program
- instruction
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 20
- 238000004590 computer program Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 6
- 238000003786 synthesis reaction Methods 0.000 description 5
- 238000004422 calculation algorithm Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
- G06F9/3893—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator
- G06F9/3895—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros
- G06F9/3897—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled in tandem, e.g. multiplier-accumulator for complex operations, e.g. multidimensional or interleaved address generators, macros with adaptable data path
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Microcomputers (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
Claims (10)
- 구성가능 기능 유닛(configurable functional unit)을 포함하며, 재구성가능(reconfigurable) 명령을 실행할 수 있고, 실행시에 구성 프로그램(configuration program)을 로딩(loading)함으로써 그 효과가 재정의될 수 있는 프로세서(processor)를 사용해서 컴퓨터 프로그램을 실행하는 방법에 있어서,상기 재구성가능 명령의 조합(combination)을 선택하는 단계와,각각의 조합에 대한 각각의 구성 프로그램을 생성하는 단계와,상기 컴퓨터 프로그램을 실행하는 단계와,실행동안에 상기 조합 중 하나로부터의 명령이 필요하지만, 상기 구성가능 기능 유닛이 상기 조합에 대한 상기 구성 프로그램을 이용해서 구성되지 않을 때마다, 상기 조합의 모든 상기 명령에 대한 상기 구성 프로그램을 상기 구성가능 기능 유닛으로 로딩하는 단계를 포함하는 컴퓨터 프로그램 실행 방법.
- 제 1 항에 있어서,상기 구성 프로그램을 생성하는 단계는 적어도 하나의 상기 구성 프로그램내에서 상이한 명령에 대한 하드웨어 자원 이용을 상호최소화(cross-minimizing)하는 단계를 포함하는컴퓨터 프로그램 실행 방법.
- 제 2 항에 있어서,프로그램 실행동안에 상기 조합으로부터 서로 다른 명령들을 선택하여, 상기 서로 다른 명령들에 따라 오퍼랜드(operand) 데이터를 처리하기 위한 하드웨어 자원 이용이 상호 최소화되는(cross-minimized)컴퓨터 프로그램 실행 방법.
- 제 2 항에 있어서,상기 구성가능 기능 유닛은 오퍼랜드 데이터의 입력단과 연결 라인 사이에 교차점 스위치를 포함하되, 상기 연결 라인은 교차점 스위치의 각각의 출력단을 상이한 논리 조합 회로에 연결하고, 상기 교차점 스위치는 상기 구성 프로그램에 의해서 제어되고, 상기 교차점 스위치 내의 상기 연결의 프로그래밍(programming)은 상기 구성가능 기능 유닛 내에서 하드웨어 자원 이용을 상호 최소화하는 데에 이용되는컴퓨터 프로그램 실행 방법.
- 제 2 항에 있어서,상기 조합으로부터 상기 구성가능 명령을 선택하는 적어도 일부의 비트가 상기 오퍼랜드 데이터와 교환 가능하게 상기 교차점 스위치에 공급되는컴퓨터 프로그램 실행 방법.
- 재구성가능 명령(reconfigurable instructions)을 실행할 수 있으며, 그 효과가 실행 시간에 구성 프로그램을 로딩함으로써 재정의될 수 있는 구성 가능 기능 유닛을 포함하는 프로세서로서,상기 구성 가능 기능 유닛은, 구성가능 명령을 실행하는 데에 필요로하는 경우에 상기 재구성(reconfiguration) 프로그램이 아직 로딩되지 않았을 때에 상기 구성 프로그램의 로딩(loading)을 트리거(trigger)하는 로드 트리거링 회로(load triggering circuit)를 포함하며,상기 재구성 프로그램은 적어도 2개의 조합된 구성가능 명령의 효과를 정의하며,상기 로드 트리거링 회로는 상기 조합된 구성가능 명령 중 적어도 하나가 필요할 때에 모든 결합된 명령에 대하여 재구성 프로그램의 로딩을 트리거하는프로세서.
- 제 6 항에 있어서,상기 구성가능 기능 유닛은 상기 조합으로부터 명령을 선택하는 명령 선택 입력단, 오퍼랜드 데이터 입력단, 조합 논리 및 결과 출력단을 포함하되,상기 오퍼랜드 데이터 입력단 및 상기 명령 선택 입력단은 모두 상기 조합 논리를 경유하여 상기 결과 출력단에 연결되어서, 명령 선택 비트 및 오퍼랜드 데이터 비트가 상호 교환 가능하게 사용될 수 있는프로세서.
- 제 7 항에 있어서,상기 구성가능 기능 유닛은 한편의 상기 조합 논리와 다른 한편의 상기 오퍼랜드 데이터 입력단 및 상기 명령 선택 입력단 사이의 교차점 스위치를 포함하여, 상기 교차점 스위치가 상기 명령 선택 비트 및 오퍼랜드 데이터 비트를 상기 조합 논리에 기능적으로 상호 교환 가능하게 연결할 수 있는프로세서.
- 제 6 항에 있어서,상기 구성가능 기능 유닛은, 상기 조합의 상기 구성가능 명령을 실행하는 가능한 연결부의 분류 중 어느 것이 상기 구성 프로그램의 제어하에 연결되는지에 관계없이, 실질적으로 고정된 오퍼랜드 결과 지연(operand-result delay)을 전하는 프로그래밍 가능 논리 장치(programmable logic device)를 포함하는프로세서.
- 구성가능 프로세싱 유닛을 포함하는 프로세서용 기계 코드(machine code)를 생성하며 - 상기 기계 코드는 다수의 구성가능 명령을 포함함 - , 상기 구성가능한 프로세싱 유닛으로의 조합된 로딩을 위해 구성가능한 명령의 조합을 선택하도록 배열된 컴퓨터 프로그램을 구비한 컴퓨터 판독 가능 기록 매체에 있어서,상기 선택하는 단계는다수의 구성가능 명령 각각에 대하여 상기 구성가능 명령의 입력 오퍼랜드 중 어느 비트가 상기 구성가능 명령의 결과에 영향을 미치는지를 결정하는 단계와,상이점의 정도(measure of dissimilarity)가 계산되는 모든 구성가능 명령의 결과에 영향을 미치지 않는 상기 입력 오퍼랜드의 비트의 수에 대응하는, 상기 구성가능 명령들 사이의 상이점의 정도를 결정하는 단계와,상대적으로 낮은 상이점을 가진 가능한 조합이 상대적으로 더 높은 상이점을 가진 가능한 조합보다 선호되도록, 상이점의 정도에 기초하여 구성가능 명령의 조합을 선택하는 단계를 포함하는 컴퓨터 프로그램을 구비한 컴퓨터 판독 가능 기록 매체.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99200431.7 | 1999-02-15 | ||
EP99200431 | 1999-02-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010042690A KR20010042690A (ko) | 2001-05-25 |
KR100731371B1 true KR100731371B1 (ko) | 2007-06-21 |
Family
ID=8239894
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020007011394A KR100731371B1 (ko) | 1999-02-15 | 2000-01-26 | 구성가능 기능 유닛을 포함하는 프로세서를 사용해서 컴퓨터 프로그램을 실행하는 방법, 프로세서 및 컴퓨터 판독가능 기록 매체 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6721884B1 (ko) |
EP (1) | EP1073951A1 (ko) |
JP (1) | JP5148029B2 (ko) |
KR (1) | KR100731371B1 (ko) |
WO (1) | WO2000049496A1 (ko) |
Families Citing this family (65)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
US6076152A (en) * | 1997-12-17 | 2000-06-13 | Src Computers, Inc. | Multiprocessor computer architecture incorporating a plurality of memory algorithm processors in the memory subsystem |
US7373440B2 (en) | 1997-12-17 | 2008-05-13 | Src Computers, Inc. | Switch/network adapter port for clustered computers employing a chain of multi-adaptive processors in a dual in-line memory module format |
US7565461B2 (en) | 1997-12-17 | 2009-07-21 | Src Computers, Inc. | Switch/network adapter port coupling a reconfigurable processing element to one or more microprocessors for use with interleaved memory controllers |
US7003660B2 (en) | 2000-06-13 | 2006-02-21 | Pact Xpp Technologies Ag | Pipeline configuration unit protocols and communication |
US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
DE60144022D1 (de) | 2000-11-06 | 2011-03-24 | Broadcom Corp | Umkonfigurierbares verarbeitungssystem und -verfahren |
GB0028079D0 (en) * | 2000-11-17 | 2001-01-03 | Imperial College | System and method |
JP3636986B2 (ja) | 2000-12-06 | 2005-04-06 | 松下電器産業株式会社 | 半導体集積回路 |
EP1346280A1 (en) | 2000-12-20 | 2003-09-24 | Koninklijke Philips Electronics N.V. | Data processing device with a configurable functional unit |
US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
US8843928B2 (en) | 2010-01-21 | 2014-09-23 | Qst Holdings, Llc | Method and apparatus for a general-purpose, multiple-core system for implementing stream-based computations |
US20040133745A1 (en) | 2002-10-28 | 2004-07-08 | Quicksilver Technology, Inc. | Adaptable datapath for a digital processing system |
US7752419B1 (en) | 2001-03-22 | 2010-07-06 | Qst Holdings, Llc | Method and system for managing hardware resources to implement system functions using an adaptive computing architecture |
US6836839B2 (en) | 2001-03-22 | 2004-12-28 | Quicksilver Technology, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
US7653710B2 (en) | 2002-06-25 | 2010-01-26 | Qst Holdings, Llc. | Hardware task manager |
US7962716B2 (en) | 2001-03-22 | 2011-06-14 | Qst Holdings, Inc. | Adaptive integrated circuitry with heterogeneous and reconfigurable matrices of diverse and adaptive computational units having fixed, application specific computational elements |
US6577678B2 (en) | 2001-05-08 | 2003-06-10 | Quicksilver Technology | Method and system for reconfigurable channel coding |
US7657877B2 (en) | 2001-06-20 | 2010-02-02 | Pact Xpp Technologies Ag | Method for processing data |
US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
DE10249204A1 (de) * | 2001-10-29 | 2003-05-28 | Siemens Ag | Rekonfigurierbare digitale Logikeinheit |
GB2382175A (en) * | 2001-11-20 | 2003-05-21 | Hewlett Packard Co | Reconfigurable processor |
US7046635B2 (en) | 2001-11-28 | 2006-05-16 | Quicksilver Technology, Inc. | System for authorizing functionality in adaptable hardware devices |
US8412915B2 (en) | 2001-11-30 | 2013-04-02 | Altera Corporation | Apparatus, system and method for configuration of adaptive integrated circuitry having heterogeneous computational elements |
US6986021B2 (en) | 2001-11-30 | 2006-01-10 | Quick Silver Technology, Inc. | Apparatus, method, system and executable module for configuration and operation of adaptive integrated circuitry having fixed, application specific computational elements |
US7215701B2 (en) | 2001-12-12 | 2007-05-08 | Sharad Sambhwani | Low I/O bandwidth method and system for implementing detection and identification of scrambling codes |
US7403981B2 (en) | 2002-01-04 | 2008-07-22 | Quicksilver Technology, Inc. | Apparatus and method for adaptive multimedia reception and transmission in communication environments |
JP3723775B2 (ja) * | 2002-01-10 | 2005-12-07 | 松下電器産業株式会社 | データ処理装置 |
US20050132344A1 (en) * | 2002-01-18 | 2005-06-16 | Martin Vorbach | Method of compilation |
US8914590B2 (en) | 2002-08-07 | 2014-12-16 | Pact Xpp Technologies Ag | Data processing method and device |
US7328414B1 (en) | 2003-05-13 | 2008-02-05 | Qst Holdings, Llc | Method and system for creating and programming an adaptive computing engine |
US7660984B1 (en) | 2003-05-13 | 2010-02-09 | Quicksilver Technology | Method and system for achieving individualized protected space in an operating system |
JP3934493B2 (ja) | 2002-06-28 | 2007-06-20 | 富士通株式会社 | 集積回路及びシステム開発方法 |
US8108656B2 (en) | 2002-08-29 | 2012-01-31 | Qst Holdings, Llc | Task definition for specifying resource requirements |
US7937591B1 (en) | 2002-10-25 | 2011-05-03 | Qst Holdings, Llc | Method and system for providing a device which can be adapted on an ongoing basis |
US7225324B2 (en) | 2002-10-31 | 2007-05-29 | Src Computers, Inc. | Multi-adaptive processing systems and techniques for enhancing parallelism and performance of computational functions |
US8276135B2 (en) | 2002-11-07 | 2012-09-25 | Qst Holdings Llc | Profiling of software and circuit designs utilizing data operation analyses |
US7225301B2 (en) | 2002-11-22 | 2007-05-29 | Quicksilver Technologies | External memory controller node |
US7020746B2 (en) * | 2003-01-28 | 2006-03-28 | Microsoft Corporation | Method and system for an atomically updated, central cache memory |
US7581081B2 (en) | 2003-03-31 | 2009-08-25 | Stretch, Inc. | Systems and methods for software extensible multi-processing |
US7590829B2 (en) * | 2003-03-31 | 2009-09-15 | Stretch, Inc. | Extension adapter |
US8001266B1 (en) | 2003-03-31 | 2011-08-16 | Stretch, Inc. | Configuring a multi-processor system |
US7613900B2 (en) | 2003-03-31 | 2009-11-03 | Stretch, Inc. | Systems and methods for selecting input/output configuration in an integrated circuit |
US7418575B2 (en) * | 2003-07-29 | 2008-08-26 | Stretch, Inc. | Long instruction word processing with instruction extensions |
US7373642B2 (en) * | 2003-07-29 | 2008-05-13 | Stretch, Inc. | Defining instruction extensions in a standard programming language |
US7237055B1 (en) * | 2003-10-22 | 2007-06-26 | Stretch, Inc. | System, apparatus and method for data path routing configurable to perform dynamic bit permutations |
US7526632B1 (en) * | 2003-10-22 | 2009-04-28 | Stretch, Inc. | System, apparatus and method for implementing multifunctional memory in reconfigurable data path processing |
US7584345B2 (en) | 2003-10-30 | 2009-09-01 | International Business Machines Corporation | System for using FPGA technology with a microprocessor for reconfigurable, instruction level hardware acceleration |
US9047094B2 (en) | 2004-03-31 | 2015-06-02 | Icera Inc. | Apparatus and method for separate asymmetric control processing and data path processing in a dual path processor |
US7949856B2 (en) * | 2004-03-31 | 2011-05-24 | Icera Inc. | Method and apparatus for separate control processing and data path processing in a dual path processor with a shared load/store unit |
US8484441B2 (en) | 2004-03-31 | 2013-07-09 | Icera Inc. | Apparatus and method for separate asymmetric control processing and data path processing in a configurable dual path processor that supports instructions having different bit widths |
TW200617703A (en) * | 2004-11-30 | 2006-06-01 | Tokyo Electron Ltd | Dynamically reconfigurable processor |
JP4450737B2 (ja) * | 2005-01-11 | 2010-04-14 | 富士通株式会社 | 半導体集積回路 |
US20060265485A1 (en) * | 2005-05-17 | 2006-11-23 | Chai Sek M | Method and apparatus for controlling data transfer in a processing system |
US7603492B2 (en) * | 2005-09-20 | 2009-10-13 | Motorola, Inc. | Automatic generation of streaming data interface circuit |
US7890686B2 (en) | 2005-10-17 | 2011-02-15 | Src Computers, Inc. | Dynamic priority conflict resolution in a multi-processor computer system having shared resources |
US7716100B2 (en) * | 2005-12-02 | 2010-05-11 | Kuberre Systems, Inc. | Methods and systems for computing platform |
US20100174884A1 (en) * | 2005-12-27 | 2010-07-08 | Matsushita Electric Industrial Co., Ltd. | Processor having reconfigurable arithmetic element |
KR100681199B1 (ko) * | 2006-01-11 | 2007-02-09 | 삼성전자주식회사 | 코어스 그레인 어레이에서의 인터럽트 처리 방법 및 장치 |
US20080120497A1 (en) * | 2006-11-20 | 2008-05-22 | Motorola, Inc. | Automated configuration of a processing system using decoupled memory access and computation |
KR101581882B1 (ko) | 2009-04-20 | 2015-12-31 | 삼성전자주식회사 | 재구성 가능한 프로세서 및 그 재구성 방법 |
US8661424B2 (en) * | 2010-09-02 | 2014-02-25 | Honeywell International Inc. | Auto-generation of concurrent code for multi-core applications |
US9698790B2 (en) * | 2015-06-26 | 2017-07-04 | Advanced Micro Devices, Inc. | Computer architecture using rapidly reconfigurable circuits and high-bandwidth memory interfaces |
US11106467B2 (en) | 2016-04-28 | 2021-08-31 | Microsoft Technology Licensing, Llc | Incremental scheduler for out-of-order block ISA processors |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4763242A (en) * | 1985-10-23 | 1988-08-09 | Hewlett-Packard Company | Computer providing flexible processor extension, flexible instruction set extension, and implicit emulation for upward software compatibility |
US5684980A (en) * | 1992-07-29 | 1997-11-04 | Virtual Computer Corporation | FPGA virtual computer for executing a sequence of program instructions by successively reconfiguring a group of FPGA in response to those instructions |
EP0825540A1 (de) * | 1996-08-23 | 1998-02-25 | Siemens Aktiengesellschaft | Prozessor mit Pipelining-Aufbau |
US5748979A (en) * | 1995-04-05 | 1998-05-05 | Xilinx Inc | Reprogrammable instruction set accelerator using a plurality of programmable execution units and an instruction page table |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5128871A (en) * | 1990-03-07 | 1992-07-07 | Advanced Micro Devices, Inc. | Apparatus and method for allocation of resoures in programmable logic devices |
US5222030A (en) * | 1990-04-06 | 1993-06-22 | Lsi Logic Corporation | Methodology for deriving executable low-level structural descriptions and valid physical implementations of circuits and systems from high-level semantic specifications and descriptions thereof |
JPH04213167A (ja) * | 1990-12-07 | 1992-08-04 | Ricoh Co Ltd | 回路設計方式 |
JP3183415B2 (ja) * | 1992-02-25 | 2001-07-09 | 川崎製鉄株式会社 | 論理合成方法 |
US5260942A (en) * | 1992-03-06 | 1993-11-09 | International Business Machines Corporation | Method and apparatus for batching the receipt of data packets |
JPH064335A (ja) * | 1992-06-23 | 1994-01-14 | Nec Corp | 命令動作試験装置 |
US5892961A (en) * | 1995-02-17 | 1999-04-06 | Xilinx, Inc. | Field programmable gate array having programming instructions in the configuration bitstream |
US5933642A (en) * | 1995-04-17 | 1999-08-03 | Ricoh Corporation | Compiling system and method for reconfigurable computing |
US5794062A (en) * | 1995-04-17 | 1998-08-11 | Ricoh Company Ltd. | System and method for dynamically reconfigurable computing using a processing unit having changeable internal hardware organization |
US5819067A (en) * | 1996-02-23 | 1998-10-06 | Advanced Micro Devices, Inc. | Computer system configured to translate a computer program into a second computer program prior to executing the computer program |
US6047115A (en) * | 1997-05-29 | 2000-04-04 | Xilinx, Inc. | Method for configuring FPGA memory planes for virtual hardware computation |
US5943501A (en) * | 1997-06-27 | 1999-08-24 | Wisconsin Alumni Research Foundation | Multiple processor, distributed memory computer with out-of-order processing |
JP3194364B2 (ja) * | 1997-06-27 | 2001-07-30 | 日本電気株式会社 | プログラマブル機能ブロック |
JPH1185507A (ja) * | 1997-09-05 | 1999-03-30 | Mitsubishi Electric Corp | 中央処理装置およびマイクロコンピュータシステム |
-
2000
- 2000-01-26 KR KR1020007011394A patent/KR100731371B1/ko active IP Right Grant
- 2000-01-26 JP JP2000600174A patent/JP5148029B2/ja not_active Expired - Lifetime
- 2000-01-26 WO PCT/EP2000/000590 patent/WO2000049496A1/en active IP Right Grant
- 2000-01-26 EP EP00903638A patent/EP1073951A1/en not_active Withdrawn
- 2000-02-11 US US09/501,642 patent/US6721884B1/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4763242A (en) * | 1985-10-23 | 1988-08-09 | Hewlett-Packard Company | Computer providing flexible processor extension, flexible instruction set extension, and implicit emulation for upward software compatibility |
US5684980A (en) * | 1992-07-29 | 1997-11-04 | Virtual Computer Corporation | FPGA virtual computer for executing a sequence of program instructions by successively reconfiguring a group of FPGA in response to those instructions |
US5748979A (en) * | 1995-04-05 | 1998-05-05 | Xilinx Inc | Reprogrammable instruction set accelerator using a plurality of programmable execution units and an instruction page table |
EP0825540A1 (de) * | 1996-08-23 | 1998-02-25 | Siemens Aktiengesellschaft | Prozessor mit Pipelining-Aufbau |
JPH10105402A (ja) * | 1996-08-23 | 1998-04-24 | Siemens Ag | パイプライン方式のプロセッサ |
KR19980018874A (ko) * | 1996-08-23 | 1998-06-05 | 로더리히 네테부쉬, 롤프 옴케 | 파이프라인 방식 프로세서 (processor with pipelining-structure) |
Also Published As
Publication number | Publication date |
---|---|
JP5148029B2 (ja) | 2013-02-20 |
US6721884B1 (en) | 2004-04-13 |
WO2000049496A1 (en) | 2000-08-24 |
EP1073951A1 (en) | 2001-02-07 |
KR20010042690A (ko) | 2001-05-25 |
JP2002537599A (ja) | 2002-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100731371B1 (ko) | 구성가능 기능 유닛을 포함하는 프로세서를 사용해서 컴퓨터 프로그램을 실행하는 방법, 프로세서 및 컴퓨터 판독가능 기록 매체 | |
US6122722A (en) | VLIW processor with less instruction issue slots than functional units | |
JP3916680B2 (ja) | プロセッサ | |
KR100638703B1 (ko) | 데이터 프로세싱 시스템용 셀룰러 엔진 | |
US7493474B1 (en) | Methods and apparatus for transforming, loading, and executing super-set instructions | |
US7028170B2 (en) | Processing architecture having a compare capability | |
US7343482B2 (en) | Program subgraph identification | |
US7725687B2 (en) | Register file bypass with optional results storage and separate predication register file in a VLIW processor | |
RU2111531C1 (ru) | Схемное устройство для параллельной обработки двух или более команд в цифровом компьютере | |
US5313551A (en) | Multiport memory bypass under software control | |
KR100715055B1 (ko) | Vliw 프로세서, 인스트럭션 컴파일 방법, 머신 판독가능한 매체 및 컴퓨터 프로그램 실행 방법 | |
US5303357A (en) | Loop optimization system | |
US9329866B2 (en) | Methods and apparatus for adapting pipeline stage latency based on instruction type | |
US5692139A (en) | VLIW processing device including improved memory for avoiding collisions without an excessive number of ports | |
US7162617B2 (en) | Data processor with changeable architecture | |
US20140317388A1 (en) | Apparatus and method for supporting multi-modes of processor | |
KR20110112810A (ko) | 데이터 처리 방법 및 장치 | |
JPH04299436A (ja) | メモリ回路および機能ユニットのグループを備えた処理装置 | |
CN1518693A (zh) | 可重定目标的编译***和方法 | |
EP0114191B1 (en) | Microword control system utilizing overlapped programmable logic arrays | |
JPH1165844A (ja) | パイプラインバイパス機能を有するデータ処理装置 | |
US5890009A (en) | VLIW architecture and method for expanding a parcel | |
US7617494B2 (en) | Process for running programs with selectable instruction length processors and corresponding processor system | |
US7028162B2 (en) | Configurable processing block capable of interacting with external hardware | |
KR100374401B1 (ko) | 마이크로 명령을 기초로 프로그램 가능한 명령을 실행하는하드웨어 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130611 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140610 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150611 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160608 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170612 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180607 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20190612 Year of fee payment: 13 |