KR100724913B1 - Method for protecting interference in receiver of mobile telecommunication terminal - Google Patents

Abstract

본 발명은 클록 소오스를 제공하는 클록 소오스 제공부를 구비하는 이동 통신 단말장치 수신부에서 고조파와 수신주파수간의 간섭회피 방법에 있어서, 상기 클록 소오스 제공부에서 제공되는 정수배 분주된 클록 소오스를 소수비율로 분주하여 복수개의 분주 클록들로 제공하는 과정과, 상기 복수개의 분주 클록들 각각을 상기 수신부의 기저대역처리부에 공급하는 과정을 포함함을 특징으로 한다.The present invention relates to an interference avoiding method between harmonics and a receiving frequency in a mobile communication terminal receiving unit including a clock source providing unit for providing a clock source, wherein an integer multiple divided clock source provided by the clock source providing unit is divided by a fraction Providing a plurality of divided clocks, and supplying each of the plurality of divided clocks to a baseband processor of the receiver.

DPLL, 소수비율 분주, 수신부 간섭회피DPLL, fractional frequency division, receiver avoidance

Description

이동 통신 단말장치 수신부에서 고조파와 수신주파수간의 간섭회피 방법{METHOD FOR PROTECTING INTERFERENCE IN RECEIVER OF MOBILE TELECOMMUNICATION TERMINAL}Interference Avoidance Method between Harmonics and Receiving Frequency in Mobile Communication Terminal Receiving Unit {METHOD FOR PROTECTING INTERFERENCE IN RECEIVER OF MOBILE TELECOMMUNICATION TERMINAL}

도 1은 본 발명의 실시 예에 따른 이동 통신 단말장치 수신부의 블록 구성도.
1 is a block diagram of a mobile communication terminal receiver according to an exemplary embodiment of the present invention.

본 발명은 이동통신시스템에 관한 것으로, 특히 이동통신 단말장치의 수신부에서 클록 소오스의 정수배 고조파와의 간섭을 회피하여 채널수신특성을 향상시키기 위한 방법에 관한 것이다.The present invention relates to a mobile communication system, and more particularly, to a method for improving channel reception characteristics by avoiding interference with integer multiple harmonics of a clock source in a receiver of a mobile communication terminal.

종래의 이동통신 단말장치는 RF Chip, RF VCO, Baseband Chip 등에 내부 클록을 공급하기 위해 X-TAL 혹은 TCXO, VCTCXO 등의 기본 주파수를 정수 분주하는 방법을 사용하고 있다. 상기의 방법은 기본 주파수를 정수배 하는 과정에서 정수배 고조파가 수신부의 채널특성에 영향을 주는 경우가 발생한다. 예를 들면 GSM 폰의 경우 13MHz의 클록 소오스를 사용하며 이 클록 소오스의 정수 분주에 의한 72배의 고조파는 수신 5채널, 73배 주파수는 70채널과 각각 일치한다. 따라서 이 채널들은 클록 소오스의 정수배 고조파의 영향을 받아 특성이 저하된다. 종래에는 이러한 문제를 해결하기 위하여 클록 소오스와 주요회로와의 분리 및 shielding 등의 방법을 사용하고 있다.
Conventional mobile communication terminal apparatuses use a method of integer division of basic frequencies such as X-TAL, TCXO, VCTCXO, etc. to supply an internal clock to an RF chip, an RF VCO, and a baseband chip. In the above method, integer harmonics may affect the channel characteristics of the receiver in the process of integer multiple of the fundamental frequency. For example, a GSM phone uses a 13 MHz clock source, with 72 times the harmonics of the integer frequency division of the clock source, which corresponds to 5 receive channels and 73 times the frequency. Therefore, these channels are degraded due to the integral harmonics of the clock source. Conventionally, in order to solve this problem, a method such as separating and shielding the clock source from the main circuit is used.

따라서 회로 설계 시 클록 소오스의 정수배 고조파에 의한 영향을 최소화시키는데 중점을 두어 설계를 하여야 하므로 설계상의 많은 어려움이 있다. Therefore, the circuit design has to be designed with a focus on minimizing the influence of the integral harmonics of the clock source, so there are many design difficulties.

클록 소오스의 정수배의 고조파에 의한 수신부 특성 저하는 주로 기저대역부 내부에서 발생되는 각종 클록의 고조파들에 기인한다. 이들 기저대역부 내부의 클록은 클록 소오스로부터 여러 가지 주파수 비율로 분주되어 기저대역부 내부의 각 회로에 공급되어 진다. 정수비율 분주만 가능한 RF부의 PLL회로와는 달리 기저대역부의 DPLL은 소수비율 분주가 가능하다. 이점에 착안하여 기저대역부 내의 각종 클록을 만들어 내기 위한 DPLL에서 분주비를 정수비가 아닌 소수비로 바꾸어 분주한다. 소수비율에 의한 분주는 수신채널과 일치하는 고조파에 해당하는 클록 소오스의 정수배의 고조파를 만들지 않게 된다. 결과적으로 수신부의 특성 저하요인을 제거하여 고조파에 의한 간섭을 회피하게 된다.Characteristic degradation of the receiver due to harmonics of an integer multiple of the clock source is mainly due to harmonics of various clocks generated inside the baseband portion. The clocks inside these baseband sections are divided at various frequency ratios from the clock source and supplied to each circuit inside the baseband section. Unlike the PLL circuit in the RF section, which can only divide in integer ratio, the baseband DPLL can perform fractional division. With this in mind, the DPLL for generating various clocks in the baseband portion is divided by changing the division ratio to a fractional ratio instead of an integer ratio. Fractional fractionation does not produce harmonics that are integer multiples of the clock source corresponding to the harmonics that match the receive channel. As a result, interferences caused by harmonics are avoided by eliminating deterioration factors of the receiver.

따라서 본 발명의 목적은 이동 통신 단말장치에서의 수신부에서 클록 소오스의 정수배 고조파와의 간섭을 회피하여 채널수신특성을 향상시키기 위한 방법을 제공하는데 있다. Accordingly, an object of the present invention is to provide a method for improving channel reception characteristics by avoiding interference with integer multiple harmonics of a clock source in a receiver in a mobile communication terminal.                         

상기한 목적에 따라, 본 발명은, DPLL의 분주비를 정수비가 아닌 소수비로 분주하도록 제어하여 발생되는 고조파들이 수신부 채널주파수와 일치되지 않게 하여 수신부 특성저하를 개선한다.
In accordance with the above object, the present invention improves the receiver characteristic deterioration by controlling the frequency division ratio of the DPLL to be divided into a fractional ratio rather than an integer ratio so that harmonics generated do not match the receiver channel frequency.

이하 본 발명의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that the same elements in the figures are represented by the same numerals wherever possible. In addition, detailed descriptions of well-known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.

도 1은 본 발명의 실시 예에 따른 이동 통신 단말장치 수신부의 블록 구성도이다. 도 1을 참조하면, 안테나(ANT)에 수신된 신호는 송수신신호를 분리하는 듀플렉서(10)를 통해 수신대역내의 신호만 통과되어 저잡음증폭기(Low Noise Amplifier: 이하 "LNA"라 칭함)(12)에 인가된다. LNA(12)에서는 미약한 상태로 안테나로 들어온 신호를 최적의 신호가 되게 적정레벨 증폭한다. LNA(12)를 거친 신호는 대역통과필터(14)에 의해서 수신대역내의 신호만 통과되고 중간주파수로의 다운컨버팅(Down-Converting)을 위해서 믹서(15)에 인가된다. 믹서(15)는 PLL(16)에서 제공되는 신호와 입력된 신호를 믹싱하여 해당 채널에 대응하는 중간주파수로 다운컨버팅을 수행한다. 상기 PLL(16)에서 제공되는 신호는 클록소스 제공부(24)에서 제공하는 클록 소오스가 정수배로 분주된 신호이다. 믹서(15)에서 다운컨버팅된 신호는 중간주파수 증폭기(도시하지 않음)에 의해서 미리 설정된 레벨만큼 충분히 증폭된 후 중간주파수필터(18)에 의해서 해당 신호만 필터링 된다. 중간주파수필터(18)에서 필터링 된 신호는 PLL(20)에서 공급된 신호와 믹서(19)에서 믹싱된다. 믹서(19)에서 믹싱된 신호는 미리 설정된 적정레벨로 기저대역 처리부(22)에 입력된다. DPLL(26)은 기저대역 처리부(22)내부의 각 회로에 주파수를 공급하기 위해 클록 소오스 제공부(24)로부터의 기본 주파수를 각각의 회로에 맞는 주파수 비율로 분주한다. DPLL(26)은 도 1에 도시된 바와 같이 기저 대역 처리부(22)의 각 회로에 공급되는 클록들을 소수비로 분주하여 기본주파수의 정수배의 고조파에 의한 수신부의 특정채널에 일어나는 간섭을 회피한다. 상기 기본주파수를 소수 분주함으로써 수신부의 특정채널에 일어나는 간섭을 회피하는 과정은 다음과 같다. 우선 수신부의 각 채널들에 있어서 믹서(19)에서 기저 대역 처리부(22)로 입력되는 수신 주파수와 일치하는 채널을 없애기 위한 과정을 수행한다. 이를 위해 클록 소오스의 정수배 고조파와 간섭을 일으키는 수신주파수를 선별한다. 상기 선별된 간섭을 일으키는 수신주파수로부터 간섭을 일으키지 않는 적절한 주파수를 계산한다. 상기 적절한 주파수를 구하는 방법은 간섭을 일으키는 수신주파수 및 고조파로부터 일정 비율로 주파수를 시프트(shift)한다. DPLL(26)에서 상기 시프트 된 주파수로부터 분주 비를 산출하여 소수비율로 분주한다. 상기의 소수비율로 분주된 주파수로부터 클록 소오스의 정수배 고조파와 일치하는 채널을 없앰으로써 수신부의 특성을 저하시키는 요인을 제거하게 된다.1 is a block diagram illustrating a mobile communication terminal receiver according to an exemplary embodiment of the present invention. Referring to FIG. 1, a signal received by an antenna ANT passes only a signal in a reception band through a duplexer 10 that separates a transmission / reception signal so that a low noise amplifier 12 is referred to as a low noise amplifier 12. Is applied to. The LNA 12 amplifies a proper level of a signal entering the antenna in a weak state to become an optimal signal. The signal passing through the LNA 12 is passed by the band pass filter 14 to only the signal in the reception band and is applied to the mixer 15 for down-converting to an intermediate frequency. The mixer 15 mixes the signal provided from the PLL 16 with the input signal and performs downconversion to an intermediate frequency corresponding to the corresponding channel. The signal provided from the PLL 16 is a signal obtained by dividing the clock source provided by the clock source provider 24 by an integer multiple. The downconverted signal in the mixer 15 is sufficiently amplified by a predetermined level by an intermediate frequency amplifier (not shown), and then only the corresponding signal is filtered by the intermediate frequency filter 18. The signal filtered by the intermediate frequency filter 18 is mixed in the mixer 19 with the signal supplied from the PLL 20. The mixed signal from the mixer 19 is input to the baseband processor 22 at a predetermined appropriate level. The DPLL 26 divides the fundamental frequency from the clock source provider 24 into the frequency ratios corresponding to the respective circuits to supply frequencies to the respective circuits in the baseband processor 22. As shown in FIG. 1, the DPLL 26 divides clocks supplied to each circuit of the baseband processor 22 in a fractional ratio to avoid interference occurring in a specific channel of the receiver by harmonics of integer multiples of the fundamental frequency. A process of avoiding interference occurring in a specific channel of the receiver by dividing the fundamental frequency by a fractional frequency is as follows. First, for each channel of the receiver, a process for eliminating a channel matching the reception frequency input from the mixer 19 to the baseband processor 22 is performed. To do this, the receiver frequency that interferes with the integral harmonics of the clock source is selected. An appropriate frequency that does not cause interference is calculated from the received frequency that causes the selected interference. The method for obtaining the appropriate frequency shifts the frequency at a constant rate from the interfering reception frequency and harmonics. In the DPLL 26, the frequency division ratio is calculated from the shifted frequency and divided at the fractional ratio. By eliminating the channel matching the integer multiple harmonics of the clock source from the frequency divided by the fractional ratio, the factor of deteriorating the characteristic of the receiver is eliminated.

상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해 져야 한다.
In the above description of the present invention, specific embodiments have been described, but various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be defined by the described embodiments, but should be determined by the equivalent of claims and claims.

상술한 바와 같이 본 발명은 기존의 클록 소오스와 주요회로를 분리하거나 shielding 하는 등의 방법에 의한 특성 저하 방지 방법을 사용하지 않고도 클록 소오스의 고조파에 의한 수신채널의 간섭을 회피하여 수신부의 특성 저하를 방지하며, 수신부의 설계를 용이하게 할 수 있는 장점이 있다. As described above, the present invention avoids the interference of the reception channel due to the harmonics of the clock source and reduces the characteristics of the receiver without using a method for preventing the degradation of characteristics by the method of separating or shielding the existing clock source and the main circuit. There is an advantage that can prevent, and facilitate the design of the receiver.

Claims (2)

클록 소오스를 제공하는 클록 소오스 제공부를 구비하는 이동 통신 단말장치 수신부에서 고조파와 수신주파수간의 간섭회피 방법에 있어서, A method of avoiding interference between harmonics and a reception frequency in a receiver of a mobile communication terminal having a clock source providing unit for providing a clock source, 상기 클록 소오스 제공부에서 제공되는 정수배 분주된 클록 소오스를 소수비율로 분주하여 복수개의 분주 클록들로 제공하는 과정과, Dividing an integer multiple divided clock source provided by the clock source provider at a fractional ratio to provide a plurality of divided clocks; 상기 복수개의 분주 클록들 각각을 상기 수신부의 기저대역처리부에 공급하는 과정을 포함함을 특징으로 하는 이동 통신 단말장치 수신부에서 고조파와 수신주파수간의 간섭회피 방법.And supplying each of the plurality of divided clocks to a baseband processor of the receiver. 2. The method of avoiding interference between harmonics and a received frequency in a receiver of a mobile communication terminal. 제1항에 있어서, 상기 제공 과정은The method of claim 1, wherein the providing process 상기 수신부의 디지털 위상 동기장치에서 상기 기저대역 처리부 내부의 클록용으로 클록 소오스를 정수배 분주 하는 단계와,Dividing an integer multiple of a clock source for the clock inside the baseband processor in the digital phase synchronizer of the receiver; 수신부의 각 채널들에 있어서 상기 정수배 분주된 고조파와 간섭을 일으키는 수신주파수를 선별하는 단계와,Selecting reception frequencies causing interference with the integer frequency-divided harmonics in respective channels of the receiver; 상기 간섭을 일으키는 수신주파수와 고조파로부터 일정 비율로 주파수를 시프트 하는 단계와,Shifting a frequency at a predetermined rate from the reception frequency and harmonics causing the interference; 상기 시프트 된 주파수로부터 분주 비를 산출하여 상기 정수배 분주된 클록 소오스를 소수비율로 분주하는 단계를 포함함을 특징으로 하는 이동 통신 단말장치 수신부에서 고주파와 수신주파수간의 간섭회피 방법.And calculating the division ratio from the shifted frequency and dividing the integer-divided clock source by a fractional ratio. 2.

Images