KR100724570B1 - 반도체 웨이퍼의 노광 방법 - Google Patents
반도체 웨이퍼의 노광 방법 Download PDFInfo
- Publication number
- KR100724570B1 KR100724570B1 KR1020060011362A KR20060011362A KR100724570B1 KR 100724570 B1 KR100724570 B1 KR 100724570B1 KR 1020060011362 A KR1020060011362 A KR 1020060011362A KR 20060011362 A KR20060011362 A KR 20060011362A KR 100724570 B1 KR100724570 B1 KR 100724570B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor wafer
- reticle
- coordinates
- alignment mark
- wafer
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
- H01L21/682—Mask-wafer alignment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
반도체 웨이퍼의 노광 방법이 제공된다. 이 방법은 정렬 마크의 좌표를 반도체 웨이퍼의 중심을 기준으로 설정하는 것을 구비한다. 노광 설비 내로 상기 반도체 웨이퍼와 아울러서 레티클을 로딩시킨다. 상기 반도체 웨이퍼와 상기 레티클을 서로 정렬한다. 상기 반도체 웨이퍼에 대하여 노광한다. 정렬 마크의 좌표를 반도체 웨이퍼를 기준으로 설정함으로써, 레티클의 다이 형상이 변경되는 경우에 정렬 마크의 좌표를 다시 설정해야 하는 번거로움을 방지할 수 있다.
노광, 레티클, 정렬 마크, 좌표
Description
도 1은 레티클의 다이 형상 변경에 따른 종래 반도체 웨이퍼의 노광 방법의 문제점을 설명하기 위한 도면이다.
도 2는 본 발명의 일실시예에 의한 노광방법이 적용될 수 있는 노광 장치의 구성을 나타낸 블럭도이다.
도 3은 본 발명의 일실시예에 의한 반도체 웨이퍼의 노광 방법을 나타낸 공정 순서도이다.
도 4는 도 3의 정렬 마크 좌표 설정 단계를 구체적으로 나타낸 공정 순서도이다.
도 5는 본 발명의 일실시예에 의하여 도 2의 디스플레이부에 디스플레이되는 정렬 마크 정보 설정화면을 나타낸 도면이다.
본 발명은 반도체 웨이퍼의 노광 방법에 관한 것으로, 특히 반도체 웨이퍼 및 레티클을 정렬시키기 위한 정렬 마크 좌표 설정 방법을 구비한 반도체 웨이퍼의 노광방법에 관한 것이다.
일반적인 노광 장비인 스캔식 스테퍼 장치는 웨이퍼를 노광하기 전에 레티클 정렬(reticle alignment)과 웨이퍼 정렬(wafer alignment)을 수행하며, 상기 웨이퍼 정렬은 웨이퍼의 종횡(X,Y)좌표를 결정하는 서치 정렬 및 상기 서치 정렬이 완료된 후 단계 반복(step and repeat) 노광을 수행하기 위한 정밀 정렬로 이루어진다. 상기 정밀 정렬은 지정된 몇개의 샷 영역들 내의 정렬 마크들(align marks)의 위치 및 방향을 계측함으로써 수행되는 확장 전역 정렬(Enhanced Global alignment; EGA) 방식과 각 샷(shot)마다 정렬을 행하는 다이별 정렬(Dye by dye alignment) 방식이 있으며 공정 시간을 줄이기 위하여 확장 전역 정렬 방식을 주로 사용하고 있다.
웨이퍼 정렬을 수행하기 위하여는 상술한 바와 같이 웨이퍼 상에 형성된 정렬 마크 좌표를 찾아 이를 스캔하여 계측하는데, 정렬 마크의 좌표를 포함하는 정렬 마크 정보들은 노광 공정 수행 전, 제조하고자 하는 반도체 소자 및 레티클 상의 다이(dye) 형상이 결정되면, 엔지니어에 의하여 이른바 작업 파일(job file) 형태로 작성된다.
한편, 반도체 소자의 생산성을 향상시키기 위하여는 노광 공정에 사용되는 레티클의 다이 크기를 최대화하는 것이 바람직하다. 즉, 반도체 웨이퍼 상의 샷 영역에 대응하는 레티클의 다이 크기를 최대화 함으로써 단계 반복 노광시 한번의 노광을 통하여 보다 많은 칩 영역을 노광할 수 있다. 예를 들어, 하나의 샷 영역 내에 3×4 배열의 칩들을 노광할 수 있는 레티클을 사용함으로써 반도체 소자의 생산성을 향상시킬 수 있다. 그러나, 반도체 소자의 제조 공정 중, 특정 패턴을 형성하기 위한 노광 공정, 예를 들어, 디램(DRAM) 소자의 제조 공정 중 소자 분리막을 형성하기 위한 노광 공정 또는 캐패시터 하부 전극을 형성하기 위한 노광 공정에 있어서는, 공정 특성상 웨이퍼의 에지 영역에 불필요한 패턴이 노광 될 경우 불량이 발생하여 수율을 저하시킬 수 있다. 따라서, 이러한 공정들에 있어서는, 변경된 다이 형상을 갖는 레티클, 예를 들어, 2×4, 2×2, 2×1 및 1×1의 다이 형상을 갖는 레티클이 사용된다. 이와 같이, 반도체 소자의 제조 공정 중에 레티클의 다이 형상이 변경되면 상술한 바와 같은 작업 파일 내의 정렬 마크 좌표들을 변경하여 설정하여야 한다.
도 1은 레티클의 다이 형상 변경에 따른 종래 반도체 웨이퍼의 노광 방법의 문제점을 설명하기 위한 도면이다.
종래, 작업 파일 내에 설정되는 정렬 마크(A.M)의 좌표는 레티클 좌표계, 즉 레티클의 다이 형상에 대응하는 반도체 웨이퍼(W) 상의 샷 영역을 기준으로 설정되어 왔다. 도 1의 좌측에 도시된 바와 같이, 샷 영역(S1) 내의 정렬 마크(A.M)의 좌표는 샷 영역의 중심을 기준으로 설정되어 왔다. 이 경우에, 도 1의 우측에 도시된 바와 같이, 변경된 다이 형상을 갖는 레티클이 적용되어 샷 영역(S2)의 크기가 1/2로 줄어들게 되면, 정렬 마크(A.M)의 좌표를 결정하는 기준이 변경됨에 따라 이 전 층과 동일한 위치에 정렬 마크(A.M)의 좌표를 설정하기 위하여는 작업 파일 내의 정렬 마크(A.M)의 좌표를 다시 설정할 필요가 있다. 그러나, 레티클의 다이 형상 변경에 따른 정렬 마크(A.M)의 좌표를 다시 설정하는 것은 오퍼레이터(operator)의 수작업 계산에 의하여 수행되기 때문에, 그 값이 잘못 설정되는 경우 반도체 웨이퍼가 오정렬되어 공정 불량을 초래할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 노광 공정 중에 정렬 마크의 좌표를 다시 설정함이 없이 변경된 다이 형상을 갖는 레티클 적용할 수 있는 반도체 웨이퍼의 노광 방법을 제공하는 데 있다.
상기 기술적 과제를 이루기 위하여 본 발명은 반도체 웨이퍼 및 레티클을 정렬시키기 위한 정렬 마크 좌표 설정 방법을 구비한 반도체 웨이퍼의 노광방법을 제공한다. 이 방법은 정렬 마크의 좌표를 반도체 웨이퍼의 중심을 기준으로 설정하는 것을 구비한다. 노광 설비 내로 상기 반도체 웨이퍼와 아울러서 레티클을 로딩시킨다. 상기 반도체 웨이퍼와 상기 레티클을 서로 정렬한다. 상기 반도체 웨이퍼에 대하여 노광한다.
상기 레티클은 상기 반도체 웨이퍼에 대하여 최초 적용될 수 있다. 즉, 상기 반도체 웨이퍼는 전 공정이 수행되지 않은 베어(bare) 반도체 웨이퍼일 수 있다.
상기 정렬 마크의 좌표를 반도체 웨이퍼를 기준으로 설정하는 것은, 노광 장치에 구비된 디스플레이부를 통하여 상기 정렬 마크의 정보를 입력하기 위한 설정화면을 디스플레이하는 것과, 상기 설정화면에 상기 정렬마크의 좌표를 상기 반도체 웨이퍼의 중심을 기준으로 하여 입력하는 것을 포함할 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 2는 본 발명의 일실시예에 의한 노광방법이 적용될 수 있는 노광 장치의 구성을 나타낸 블럭도이다.
도 2를 참조하면, 상기 노광 장치는 제어부(12), 저장부(18), 키 입력부(14) 및 디스플레이부(16)을 포함한다. 또한, 상기 노광 장치는 전형적인 노광장치의 구성요소들 예를 들어, 광센서(20), 프로젝션 렌즈(24), 웨이퍼 스테이지(26) 및 구동부(28)을 포함한다.
상기 광센서(20)는 전자빔을 통하여 레티클(22) 상에 형성된 레티클 정렬 마크와 웨이퍼(2) 상에 형성된 웨이퍼 정렬 마크를 측정한다. 상기 웨이퍼 스테이지(26)은 구동부(28)에 의해 구동되어 상부에 탑재된 상기 웨이퍼(2)를 상하, 좌우 이동시킨다.
상기 저장부(18)은 상기 제어부(12)의 제어를 받아서 반도체 소자 및 노광 장치에 대응하는 정렬 마크 좌표를 포함하는 다양한 정렬 마크 정보를 작업 파일형 태로 저장한다. 상기 작업 파일에 저장되는 상기 정렬 마크 정보는 상기 정렬 마크 좌표, 정렬을 수행하기 위하여 선택된 샷에 대한 인덱스 좌표값, 선택된 샷의 번호 및 정렬 마크의 종류가 포함되며, 정렬 마크의 종류에는 제조사(예를 들어, ASML, 니콘, 케논등) 별로 다양하게 구비된다. 예를 들어, ASML사의 마크는 PM, XPA, XPA-X, SPM-X, SPM-XS 및 SPM-YS 일 수 있다.
상기 디스플레이부(16)는 상기 정렬 마크 정보를 설정하기 위한 설정화면(도 5의 100)을 디스플레이한다. 또한 상기 디스플레이부(16)은 상기 광센서(20)을 통해 검출된 상기 웨이퍼(2)의 정렬 상태 및 오정렬 여부를 디스플레이할 수 있다.
상기 제어부(12)는 상기 노광 장치(10)의 제반 동작 및 정렬 공정을 제어하고, 상기 구동부(28)를 동작시킨다. 또한, 상기 제어부(12)는 상기 노광 장치(10)의 정렬 과정을 처리하기 위한 각종 제어모드를 구비할 수 있으며, 상기 키 입력부(14)를 통해 입력되는 각종 명령 및 데이터에 대응하여 상기 광센서(20) 또는 상기 구동부(28)로 제어 신호를 출력한다.
이하, 본 발명의 일실시예에 의한 반도체 웨이퍼의 노광 방법을 설명하기로 한다.
도 3은 본 발명의 일실시예에 의한 반도체 웨이퍼의 노광 방법을 나타낸 공정 순서도이고, 도 4는 도 3의 정렬 마크 좌표 설정 단계를 구체적으로 나타낸 공정 순서도이다. 또한, 도 5는 본 발명의 일실시예에 의하여 도 2의 디스플레이부에 디스플레이되는 정렬 마크 정보 설정화면을 나타낸 도면이다.
도 3 내지 도 5를 참조하면, 제조할 반도체 소자 및 그에 따른 레티클의 다 이 형상이 결정되면, 작업 파일을 작성하여 정렬 마크의 좌표를 설정한다.(도 3의 S30) 더욱 구체적으로는, 상기 노광 장치(10)의 상기 디스플레이부(16)에 정렬 마크 정보를 입력하기 위한 설정화면(도 5의 100)을 디스플레이한다.(도 4의 S31) 상기 디스플레이부(16)에 상기 설정화면(도 5의 100)을 디스플레이하는 것은 공정 진행 수순에 의해서 자동으로 또는 오퍼레이터의 요청에 의하여 이루어질 수 있다. 이어서, 오퍼레이터는 상기 키입력부(14)를 이용하여 상기 설정화면(도 5의 100)에 정렬 마크 정보를 차례로 입력한다. 즉, 웨이퍼 상의 샷을 선택하여 입력하고,(도 4의 S33, 도 5의 110) 정렬 마크의 종류를 선택하여 입력하고,(도 4의 S35, 도 5의 120) 정렬 마크의 X, Y 좌표를 입력한다.(도 4의 S37, 도 5의 130) 다음으로, 입력된 정보들을 상기 저장부(18)에 저장한다.(도 4의 S39)
본 발명에 의하면, 상기 정렬 마크의 좌표(도 5의 130)은 반도체 웨이퍼의 중심을 기준으로 입력된다. 이는, 상기 반도체 웨이퍼에 적용될 최초 레티클의 다이 형상이 결정되면, 상기 레티클 상에 형성된 정렬 마크의 레티클 좌표계에서의 좌표, 즉, 샷 영역 기준의 좌표가 결정되고, 상기 레티클 좌표계에서의 정렬 마크의 좌표를 반도체 웨이퍼의 중심을 기준으로 하여 환산함으로써 입력될 수 있다.
상술한 바와 같이, 본 발명에 의하면, 반도체 웨이퍼에 적용될 최초 레티클의 다이 형상이 결정되면, 이에 따라 정렬 마크의 좌표를 반도체 웨이퍼의 중심을 기준으로 하여 작업 파일 내에 설정한다. 그 결과, 종래와 같이 정렬 마크의 좌표를 레티클의 다이 형상 변경에 대응되는 샷 영역의 중심을 기준으로 설정하지 않고, 반도체 웨이퍼의 중심을 기준으로 설정하기 때문에, 후속의 노광 공정에서, 변 경된 다이 형상을 갖는 레티클을 사용하더라도 정렬 마크의 좌표가 변경되지 않는다. 따라서, 변경된 다이 형상을 갖는 레티클을 사용하기 위하여 일일이 정렬마크의 좌표를 계산하여 다시 설정하여야 하는 번거로움을 방지할 수 있다.
정렬 마크 좌표를 설정(도 3의 S30)한 후에, 즉 정렬 마크 좌표를 포함하는 작업 파일을 작성한 후에, 상기 노광 장치(10) 내에 레티클(22) 및 웨이퍼(2)를 로딩시킨다. 상기 웨이퍼(2)는 전 공정이 수행되지 않은 베어(bare) 웨이퍼 일 수 있다. 상기 웨이퍼(2) 상에는 포토레지스트막이 미리 형성되어 있을 수 있으며, 상기 웨이퍼(2) 및 상기 포토레지스트막 사이에는 다른 물질막, 예를 들어 절연막 또는 도전성 박막이 형성될 수 있다. 상기 레티클(22)은 상기 웨이퍼(2)에 최초로 적용되는 레티클일 수 있다. 또한, 상기 레티클(22)의 다이 형상에 따라 상술한 바와 같이, 정렬 마크의 좌표가 상기 웨이퍼(2)의 중심을 기준으로 설정될 수 있다.
다음으로, 상기 웨이퍼(2)에 대한 노광을 수행한다.(도 3의 S50) 그 결과, 상기 레티클(22) 상의 레티클 정렬마크 및 그와 함께 형성된 패턴 형상이 상기 웨이퍼(2) 상의 포토레지스트 패턴으로 전사된다. 이후, 상기 포토레지스트 패턴을 현상하고(도 3의 S60), 식각 공정과 같은 잔여 패터닝 공정을 수행하여 상기 웨이퍼(2) 상에 웨이퍼 정렬 마크 및 패턴을 형성한다.
상술한 바와 같이 본 발명에 의하면, 노광 공정 중에 정렬 마크의 좌표를 반도체 웨이퍼를 기준으로 하여 설정함으로써, 이전 노광 공정과 다른 다이 형상을 갖는 레티클이 적용되는 경우라도 정렬 마크의 좌표를 다시 설정함이 없이 노광 공정을 수행할 수 있다.
Claims (4)
- 정렬 마크의 좌표를 반도체 웨이퍼의 중심을 기준으로 설정하고,노광 설비 내로 상기 반도체 웨이퍼와 아울러서 레티클을 로딩시키고,상기 반도체 웨이퍼와 상기 레티클을 서로 정렬하고,상기 반도체 웨이퍼에 대하여 노광하는 것을 포함하는 반도체 웨이퍼의 노광 방법.
- 삭제
- 제 1 항에 있어서,상기 레티클은 상기 반도체 웨이퍼에 대하여 최초 적용되는 것을 특징으로 하는 반도체 웨이퍼의 노광 방법.
- 제 1 항에 있어서,상기 정렬 마크의 좌표를 반도체 웨이퍼를 기준으로 설정하는 것은,노광 장치에 구비된 디스플레이부를 통하여 상기 정렬 마크의 정보를 입력하기 위한 설정화면을 디스플레이하고,상기 설정화면에 상기 정렬마크의 좌표를 상기 반도체 웨이퍼의 중심을 기준으로 하여 입력하는 것을 포함하는 것을 특징으로 하는 반도체 웨이퍼의 노광 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060011362A KR100724570B1 (ko) | 2006-02-06 | 2006-02-06 | 반도체 웨이퍼의 노광 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060011362A KR100724570B1 (ko) | 2006-02-06 | 2006-02-06 | 반도체 웨이퍼의 노광 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100724570B1 true KR100724570B1 (ko) | 2007-06-04 |
Family
ID=38358224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060011362A KR100724570B1 (ko) | 2006-02-06 | 2006-02-06 | 반도체 웨이퍼의 노광 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100724570B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11297794A (ja) | 1998-04-09 | 1999-10-29 | Jeol Ltd | ウエハアライメント方法 |
-
2006
- 2006-02-06 KR KR1020060011362A patent/KR100724570B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11297794A (ja) | 1998-04-09 | 1999-10-29 | Jeol Ltd | ウエハアライメント方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI581068B (zh) | 微影裝置、元件製造方法及將圖案施加於基板之方法 | |
| JP3962648B2 (ja) | ディストーション計測方法と露光装置 | |
| JP2007504664A (ja) | Ｘイニシアティブレイアウト設計のためのパターン認識および方法のための構造 | |
| JP4860294B2 (ja) | 電子顕微鏡 | |
| KR0171453B1 (ko) | 노광장치 및 노광방법 | |
| JP3348918B2 (ja) | 位置合わせ方法、該方法を用いた露光方法、及びデバイス製造方法 | |
| US8373845B2 (en) | Exposure control apparatus, manufacturing method of semiconductor device, and exposure apparatus | |
| CN111128829B (zh) | 对准方法及校准方法 | |
| TW200404346A (en) | A method for monitoring overlay alignment on a wafer | |
| KR102481770B1 (ko) | 리소그래피 프로세스에서의 정렬 마크 위치설정 기술 | |
| JP4959881B2 (ja) | 半導体装置の製造のための露光方法 | |
| KR100724570B1 (ko) | 반도체 웨이퍼의 노광 방법 | |
| JP4377675B2 (ja) | 基板露光方法、基板露光装置及び表示パネルの製造方法 | |
| JP2003017386A (ja) | 位置合わせ方法、露光方法、露光装置及びデバイスの製造方法 | |
| JP2008205393A (ja) | アライメントマークの位置検出の条件を決定する方法、露光装置及びデバイスの製造方法 | |
| US8212990B2 (en) | Exposure apparatus, information processing apparatus, and method of manufacturing device | |
| KR20060085293A (ko) | 오버레이 계측방법 | |
| JP2002107137A (ja) | 検査ステージの制御方法 | |
| JP2010283037A (ja) | 露光装置およびデバイス製造方法 | |
| JPH10125589A (ja) | 走査型露光装置及びそれを用いたデバイス製造方法 | |
| JP3054909B2 (ja) | 電子ビーム露光方法 | |
| JPH0964153A (ja) | 半導体ウェハのチップ位置認識方法 | |
| KR20060017087A (ko) | 웨이퍼의 임계치수검출방법 | |
| JPH06120312A (ja) | アライメント方法 | |
| KR100611069B1 (ko) | 얼라인 마크를 이용하여 오버레이 보정 및 정렬 보정을수행하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120430 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |