KR100721203B1 - Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same - Google Patents

Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same Download PDF

Info

Publication number
KR100721203B1
KR100721203B1 KR1020050134306A KR20050134306A KR100721203B1 KR 100721203 B1 KR100721203 B1 KR 100721203B1 KR 1020050134306 A KR1020050134306 A KR 1020050134306A KR 20050134306 A KR20050134306 A KR 20050134306A KR 100721203 B1 KR100721203 B1 KR 100721203B1
Authority
KR
South Korea
Prior art keywords
film
titanium
oxide
titbo
gas supply
Prior art date
Application number
KR1020050134306A
Other languages
Korean (ko)
Inventor
이종민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050134306A priority Critical patent/KR100721203B1/en
Application granted granted Critical
Publication of KR100721203B1 publication Critical patent/KR100721203B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Abstract

본 발명에 따른 3원계 옥사이드 게이트절연막을 갖는 반도체소자는, 반도체기판 위에서 게이트절연막으로 배치되는 티타늄테르븀옥사이드(TiTbO)막패턴과, 티타늄테르븀옥사이드(TiTbO)막패턴 위에 배치되는 장벽금속막패턴과, 그리고 장벽금속막패턴 위에 배치되는 게이트전극막패턴을 포함한다.A semiconductor device having a ternary oxide gate insulating film according to the present invention includes a titanium-terium oxide (TiTbO) film pattern disposed as a gate insulating film on a semiconductor substrate, a barrier metal film pattern disposed on a titanium-terebium oxide (TiTbO) And a gate electrode film pattern disposed on the barrier metal film pattern.

고유전율(high-k)의 절연막, 티타늄테르븀옥사이드(TiTbO), 게이트산화막, 금속게이트 A high-k insulating film, titanium terbium oxide (TiTbO), a gate oxide film, a metal gate

Description

3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그 제조방법{Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same}TECHNICAL FIELD The present invention relates to a semiconductor device having a ternary oxide gate insulating film and a method of manufacturing the same.

도 1은 종래의 고유전율을 갖는 게이트절연막을 갖는 반도체소자를 나타내 보인 단면도이다.1 is a cross-sectional view showing a conventional semiconductor device having a gate insulating film having a high dielectric constant.

도 2 및 도 3은 본 발명에 따른 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.2 and 3 are cross-sectional views illustrating a semiconductor device having a ternary oxide gate insulating film and a method of manufacturing the same according to the present invention.

도 4는 원자층증착방법을 사용하여 티타늄테르븀옥사이드(TiTbO)막을 형성하는 과정의 일 예를 설명하기 위하여 나타내 보인 도면이다.FIG. 4 is a view illustrating an example of a process of forming a titanium terbium oxide (TiTbO) film using an atomic layer deposition method.

도 5는 원자층증착방법을 사용하여 티타늄테르븀옥사이드(TiTbO)막을 형성하는 과정의 다른 예를 설명하기 위하여 나타내 보인 도면이다.5 is a view showing another example of a process of forming a titanium terbium oxide (TiTbO) film using an atomic layer deposition method.

본 발명은 반도체소자 및 그 제조방법에 관한 것으로서, 특히 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그 제조방법에 관한 것이다.The present invention relates to a semiconductor device and a manufacturing method thereof, and more particularly, to a semiconductor device having a ternary oxide gate insulating film and a manufacturing method thereof.

최근 반도체소자의 집적도가 증가하면서, 선폭이 0.1㎛급 또는 그 이하의 소 자에서는, 숏채널효과(short channel effect)의 감소, 효과적인 채널 컨트롤 등을 위하여, 게이트절연막이 대략 40Å 이하의 전기적 두께를 갖는 것이 요구되고 있다. 그러나 이와 같은 두께에서는 반도체기판과 게이트전극 사이의 직접 터널링(direct tunneling)에 의해 누설전류가 증가하여 트랜지스터의 이상동작이 유발되며, 디램(DRAM)과 같은 반도체 메모리소자의 경우 커패시터와 관련된 리프레시 타임(refresh time)이 감소되는 등의 여러 가지 문제들이 발생한다. 따라서 최근에는 이와 같은 직접 터널링이 방지될 수 있을 정도로 충분한 물리적 두께를 유지하면서 전기적 두께를 감소시킬 수 있는 고유전율의 절연막(high-k dielectric)으로 게이트절연막을 형성하고자 하는 연구가 활발하게 진행되고 있다.In recent years, as the degree of integration of semiconductor devices has increased, a gate insulating film has an electrical thickness of about 40 ANGSTROM or less in order to reduce a short channel effect and effective channel control in a semiconductor device having a line width of 0.1 mu m or less . However, at such a thickness, leakage current increases due to direct tunneling between the semiconductor substrate and the gate electrode, resulting in an abnormal operation of the transistor. In the case of a semiconductor memory device such as a DRAM, a refresh time refresh time is reduced. In recent years, studies have been actively conducted to form a gate insulating film with a high-k dielectric material capable of reducing an electrical thickness while maintaining a physical thickness sufficient to prevent such direct tunneling .

도 1은 종래의 고유전율을 갖는 게이트절연막을 갖는 반도체소자를 나타내 보인 단면도이다.1 is a cross-sectional view showing a conventional semiconductor device having a gate insulating film having a high dielectric constant.

도 1을 참조하면, 반도체기판(100)은 소자분리막(110)에 의해 한정되는 활성영역(120)을 갖는다. 활성영역(120) 위에는 게이트스택(gate stack)이 배치되는데, 이 게이트스택은 실리콘옥사이드막(130), 고유전율의 게이트절연막(140), 장벽금속막(150) 및 게이트전극막(160)이 순차적으로 배치된 구조를 갖는다. 실리콘옥사이드막(130) 대신에 실리콘옥사이드나이트라이드막(SiON)막이 사용될 수 있다. 고유전율의 게이트절연막(140)은 하프늄옥사이드(HfO2)막 또는 탄탈륨옥사이드(Ta2O5)막과 같은 금속산화막으로 이루어질 수 있다. 장벽금속막(150)은 티타늄나이트라이드(TiN)막 또는 텅스텐나이트라이드(WN)막으로 이루어질 수 있다. 그리고 게이트전극 막(160)은 텅스텐실리사이드(WSi)막, 텅스텐(W)막 또는 티타늄실리사이드(TiSi2)막을 포함할 수 있다.Referring to FIG. 1, a semiconductor substrate 100 has an active region 120 defined by a device isolation film 110. A gate stack is disposed on the active region 120. The gate stack includes a silicon oxide film 130, a gate insulating film 140 having a high dielectric constant, a barrier metal film 150, and a gate electrode film 160 And have sequentially arranged structures. Instead of the silicon oxide film 130, a silicon oxide nitride film (SiON) film may be used. The gate insulating film 140 having a high dielectric constant may be formed of a metal oxide film such as a hafnium oxide (HfO 2 ) film or a tantalum oxide (Ta 2 O 5 ) film. The barrier metal film 150 may be formed of a titanium nitride (TiN) film or a tungsten nitride (WN) film. The gate electrode film 160 may include a tungsten silicide (WSi) film, a tungsten (W) film, or a titanium silicide (TiSi 2 ) film.

종래의 경우, 고유전율의 게이트절연막(140)으로서 하프늄옥사이드(HfO2)막 또는 탄탈륨옥사이드(Ta2O5)막을 사용함으로써, 앞서 언급한 바와 같이, 충분한 물리적 두께를 유지하면서도 작은 전기적 두께를 얻을 수 있다. 이는 하프늄옥사이드(HfO2)막 또는 탄탈륨옥사이드(Ta2O5)막의 높은 유전율 때문이다. 하프늄옥사이드(HfO2)막의 유전율(ε)은 대략 20이고, 탄탈륨옥사이드(Ta2O5)막의 유전율(ε)은 대략 25인 것으로 알려져 있다.The use of a hafnium oxide (HfO 2 ) film or a tantalum oxide (Ta 2 O 5 ) film as the gate insulating film 140 having a high dielectric constant has conventionally made it possible to obtain a small electrical thickness while maintaining a sufficient physical thickness . This is due to the high dielectric constant of hafnium oxide (HfO 2 ) or tantalum oxide (Ta 2 O 5 ) films. It is known that the dielectric constant epsilon of the hafnium oxide (HfO 2 ) film is approximately 20 and the dielectric constant (epsilon) of the tantalum oxide (Ta 2 O 5 ) film is approximately 25.

그러나 게이트전극막(160)으로서 금속게이트전극막을 사용하는 경우, 이와 같은 유전율의 크기만으로는 소자의 성능열화를 억제하는데 한계가 있다. 일 예로서 게이트절연막(140)으로서 탄탈륨옥사이드(Ta2O5)막을 사용하고 게이트전극막(160)으로서 금속막을 사용하는 구조에서는, 금속게이트전극막의 일함수(work function)가 크고, 이로 인하여 n채널형 모스트랜지스터의 문턱전압이 대략 1V 이상으로 높게 측정되는 문제가 발생한다. 이와 같은 문제를 해결하기 위해서는, 높은 문턱전압을 감소시켜야 하고, 이에 따라 채널 이온주입시 기존의 보론(B) 대신 포스포러스(P)를 불순물이온으로 사용하여야 하는데, 포스포러스(P)의 상대적으로 높은 확산속도로 인하여 채널이 표면 부근에서 형성되지 않고 매몰된 채널이 형성되며, 이는 결국 소자의 성능을 열화시키는 문제를 유발한다.However, when a metal gate electrode film is used as the gate electrode film 160, such deterioration of the performance of the device is limited only by the magnitude of the dielectric constant. For example, in a structure in which a tantalum oxide (Ta 2 O 5 ) film is used as the gate insulating film 140 and a metal film is used as the gate electrode film 160, the work function of the metal gate electrode film is large, There arises a problem that the threshold voltage of the channel-type MOS transistor is measured as high as about 1 V or more. In order to solve such a problem, it is necessary to reduce a high threshold voltage. Therefore, the phosphorus (P) should be used as an impurity ion in place of the conventional boron (B) Due to the high diffusion rate, the channels are not formed near the surface but buried channels are formed, which results in a problem of deteriorating the performance of the device.

본 발명이 이루고자 하는 기술적 과제는, 충분한 물리적 두께를 가지면서도 얇은 전기적 두께를 확보할 수 있고, 금속막을 게이트전극막으로 사용하더라도 금속게이트전극막의 높은 일함수로 인한 문턱전압 조절의 어려움을 해소할 수 있도록 하는 3원계 옥사이드 게이트절연막을 갖는 반도체소자를 제공하는 것이다.The present invention has been made in view of the above problems, and it is an object of the present invention to provide a metal gate electrode which can secure a thin electrical thickness while having a sufficient physical thickness and can solve the difficulty of controlling a threshold voltage due to a high work function of a metal gate electrode film, And a semiconductor element having a ternary oxide gate insulating film.

본 발명이 이루고자 하는 다른 기술적 과제는, 상기와 같은 3원계 옥사이드 게이트절연막을 갖는 반도체소자를 제조하는 방법을 제공하는 것이다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a ternary oxide gate insulating film.

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 3원계 옥사이드 게이트절연막을 갖는 반도체소자는, 반도체기판 위에서 게이트절연막으로 배치되는 티타늄테르븀옥사이드(TiTbO)막패턴; 상기 티타늄테르븀옥사이드(TiTbO)막패턴 위에 배치되는 장벽금속막패턴; 및 상기 장벽금속막패턴 위에 배치되는 게이트전극막패턴을 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a semiconductor device having a ternary oxide gate insulating film, comprising: a titanium tetrabium oxide (TiTbO) film pattern disposed as a gate insulating film on a semiconductor substrate; A barrier metal film pattern disposed on the titanium terbium oxide (TiTbO) film pattern; And a gate electrode film pattern disposed on the barrier metal film pattern.

본 실시예에 있어서, 상기 반도체기판과 티타늄테르븀옥사이드(TiTbO)막패턴 사이에 배치되는 실리콘옥사이드막 또는 실리콘옥사이드나이트라이드막을 더 구비할 수 있다.In this embodiment, a silicon oxide film or a silicon oxide nitride film may be further disposed between the semiconductor substrate and the titanium tetrabium oxide (TiTbO) film pattern.

이 경우, 상기 실리콘옥사이드막 또는 실리콘옥사이드나이트라이드막은 15Å보다 작은 두께를 갖는 것이 바람직하다.In this case, it is preferable that the silicon oxide film or the silicon oxide nitride film has a thickness of less than 15 angstroms.

상기 티타늄테르븀옥사이드(TiTbO)막패턴은 20-500Å의 두께를 갖는 것이 바람직하다.The titanium (Ti) tbO film pattern preferably has a thickness of 20-500 angstroms.

상기 장벽금속막패턴은 티타늄나이트라이드막 또는 텅스텐나이트라이드막으로 이루어질 수 있다.The barrier metal film pattern may be formed of a titanium nitride film or a tungsten nitride film.

상기 게이트전극막패턴은 폴리실리콘막, 텅스텐실리사이드막, 텅스텐막 또는 티타늄실리사이드막으로 이루어질 수 있다.The gate electrode film pattern may be formed of a polysilicon film, a tungsten silicide film, a tungsten film, or a titanium silicide film.

상기 다른 기술적 과제를 달성하기 위하여, 본 발명에 따른 3원계 옥사이드 게이트절연막을 갖는 반도체소자의 제조방법은, 반도체기판 위에 버퍼절연막을 형성하는 단계; 상기 버퍼절연막 위에 티타늄테르븀옥사이드(TiTbO)막을 형성하는 단계; 상기 티타늄테르븀옥사이드(TiTbO)막 위에 장벽금속막을 형성하는 단계; 및 상기 장벽금속막 위에 게이트전극막을 형성하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device having a ternary oxide gate insulating film, the method comprising: forming a buffer insulating film on a semiconductor substrate; Forming a titanium terbium oxide (TiTbO) film on the buffer insulating film; Forming a barrier metal film on the titanium terbium oxide (TiTbO) film; And forming a gate electrode film on the barrier metal film.

상기 버퍼절연막을 형성하는 단계는, 산소 분위기 또는 이산화질소 분위기 및 700 내지 1100℃의 온도에서 급속열처리방법을 사용하여 수행할 수 있다.The step of forming the buffer insulating layer may be performed using an oxygen atmosphere or a nitrogen dioxide atmosphere and a rapid thermal annealing method at a temperature of 700 to 1100 캜.

상기 티타늄테르븀옥사이드(TiTbO)막은 원자층증착방법을 사용하여 수행할 수 있다.The titanium terbium oxide (TiTbO) film can be performed using an atomic layer deposition method.

이 경우 상기 원자층증착방법은, 티타늄(Ti) 소스가스로서 Ti[OCH(CH3)2]4와 같은 유기금속화합물을 전구체로 사용하고, 테르븀(Tb) 소스가스로서 Tb(OC2H5)3을 전구체로 사용하거나, Tb(CH3)3과 같이 테르븀(Tb)을 함유한 유기금속화합물을 전구체로 사용하며, 반응가스로서 오존, 플라즈마 산소 또는 수증기를 사용하여 수행할 수 있다.In this case, the atomic layer deposition method uses an organometallic compound such as Ti [OCH (CH 3 ) 2 ] 4 as a titanium (Ti) source gas as a precursor and Tb (OC 2 H 5 ) 3 as a precursor or an organometallic compound containing terbium (Tb) such as Tb (CH 3 ) 3 as a precursor and using ozone, plasma oxygen or steam as a reaction gas.

상기 원자층증착방법을 사용하여 티타늄테르븀옥사이드(TiTbO)막을 형성하는 단계는, 티타늄(Ti) 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제1 단계와, 테르븀(Tb) 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제2 단계를 반복적으로 실시하여 수행하되, 상기 제1 단계와 제2 단계의 비율은 적어도 9:1 이하가 되도록 할 수 있다.(Ti) source gas, a purge gas supply, a reactive gas supply, and a purge gas supply in sequence by using the atomic layer deposition method and the first step of forming a terbium (Tb) source gas supply, a purge gas supply, a reactive gas supply, and a purge gas supply step, wherein the ratio of the first step to the second step is at least 9: 1 or less .

상기 원자층증착방법을 사용하여 티타늄테르븀옥사이드(TiTbO)막을 형성하는 단계는, 티타늄(Ti) 소스가스 공급, 퍼지가스 공급, 테르븀(Tb) 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 단계를 반복적으로 실시하여 수행하되, 상기 티타늄(Ti) 소스가스의 공급과 상기 테르븀(Tb) 소스가스의 공급의 횟수가 적어도 9:1 이하가 되도록 할 수도 있다.(Ti) source gas supply, a purge gas supply, a terbium (Tb) source gas supply, a purge gas supply, a reactive gas supply, and a purge gas supply step are performed using the atomic layer deposition method. The supply of the titanium (Ti) source gas and the supply of the terbium (Tb) source gas may be at least 9: 1 or less.

본 실시예에 있어서, 상기 티타늄테르븀옥사이드(TiTbO)막을 형성한 후에 100 내지 500W의 바이어스, 200 내지 500℃의 저온 및 N2O 분위기에서 플라즈마 어닐링을 수행하는 단계를 더 포함할 수 있다.In this embodiment, after forming the titanium tetrabium oxide (TiTbO) film, plasma annealing may be performed in a bias of 100 to 500 W, a low temperature of 200 to 500 ° C and an N 2 O atmosphere.

또한 상기 티타늄테르븀옥사이드(TiTbO)막을 형성한 후에 500 내지 900℃의 온도 및 N2 분위기 또는 0.1 이하의 비를 갖는 O2/N2 분위기에서 어닐링을 수행하는 단계를 더 포함할 수 있다.Further, the method may further include annealing in an O 2 / N 2 atmosphere having a temperature of 500 to 900 ° C. and an N 2 atmosphere or a ratio of 0.1 or less after forming the titanium tetrabium oxide (TiTbO) film.

상기 장벽금속막은 티타늄나이트라이드막 또는 텅스텐나이트라이드막으로 형성할 수 있다.The barrier metal film may be formed of a titanium nitride film or a tungsten nitride film.

상기 게이트전극막은 폴리실리콘막, 텅스텐실리사이드막, 텅스텐막 또는 티타늄실리사이드막으로 형성할 수 있다.The gate electrode film may be formed of a polysilicon film, a tungsten silicide film, a tungsten film, or a titanium silicide film.

이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the embodiments of the present invention may be modified into various other forms, and the scope of the present invention should not be construed as being limited by the embodiments described below.

도 2 및 도 3은 본 발명에 따른 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그 제조방법을 설명하기 위하여 나타내 보인 단면도들이다.2 and 3 are cross-sectional views illustrating a semiconductor device having a ternary oxide gate insulating film and a method of manufacturing the same according to the present invention.

도 3을 참조하면, 본 발명에 따른 3원계 옥사이드 게이트절연막을 갖는 반도체소자는, 소자분리막(210)에 의해 한정되는 활성영역(220)을 갖는 반도체기판(200)에 형성된다. 반도체기판(200)의 활성영역(220) 위에는 버퍼절연막패턴(230)이 배치된다. 이 버퍼절연막패턴(230)은 대략 15Å보다 작은 두께의 실리콘옥사이드(SiO2)막 또는 실리콘옥사이드나이트라이드(SiON)막으로 이루어진다. 버퍼절연막패턴(230)은 후속의 3원계 옥사이드 게이트절연막과 반도체기판(200) 사이의 계면특성을 향상시킨다.Referring to FIG. 3, a semiconductor device having a ternary oxide gate insulating film according to the present invention is formed on a semiconductor substrate 200 having an active region 220 defined by an isolation film 210. A buffer insulating layer pattern 230 is disposed on the active region 220 of the semiconductor substrate 200. The buffer insulating film pattern 230 is formed of a silicon oxide (SiO 2 ) film or a silicon oxide nitride (SiON) film having a thickness of less than about 15 Å. The buffer insulating film pattern 230 improves the interface characteristics between the subsequent ternary oxide gate insulating film and the semiconductor substrate 200.

버퍼절연막패턴(230) 위에는 3원계 옥사이드 게이트절연막으로서 티타늄테르븀옥사이드(TiTbO)막패턴(240)이 배치된다. 이 티타늄테르븀옥사이드(TiTbO)막패턴(240)의 유전율(ε)은 대략 30-50으로, 일반적으로 고유전율의 게이트절연막으로 사용되는 탄탈륨옥사이드(Ta2O5)막(ε=25), 하프늄옥사이드(HfO2)막(ε=20), 또는 알루미늄옥사이드(Al2O3)막(ε=9)의 유전율보다 크다. 따라서 충분한 물리적 두께를 가지면서도 얇은 전기적 두께를 확보할 수 있다. 티타늄테르븀옥사이드(TiTbO)막패턴(240)은 대략 20-500Å의 두께를 갖는다.On the buffer insulating film pattern 230, a titanium tetrabium oxide (TiTbO) film pattern 240 is disposed as a ternary oxide gate insulating film. The titanium oxide and terbium (TiTbO) a dielectric constant (ε) is approximately 30 to 50 of the film pattern 240, typically a tantalum oxide is used as the gate insulating film of a high dielectric constant (Ta 2 O 5) film (ε = 25), hafnium Is larger than that of the oxide (HfO 2 ) film (? = 20) or the aluminum oxide (Al 2 O 3 ) film (? = 9). Thus, a thin electrical thickness can be obtained while having sufficient physical thickness. The titanium tetrabium oxide (TiTbO) film pattern 240 has a thickness of about 20-500 Angstroms.

티타늄테르븀옥사이드(TiTbO)막패턴(240) 위에는 장벽금속막패턴(250) 및 게이트전극막패턴(260)이 순차적으로 배치된다. 장벽금속막패턴(250)은 티타늄나이트라이드(TiN)막 또는 텅스텐나이트라이드(WN)막으로 형성할 수 있다. 게이트전극막패턴(260)은 티타늄실리사이드(TiSix)막, 텅스텐실리사이드(WSi)막 또는 텅스텐(W)막과 같은 금속막으로 형성할 수 있으며, 경우에 따라서 폴리실리콘막으로 형성할 수도 있다. 비록 도면에 나타내지는 않았지만, 반도체기판(200)의 활성영역(220) 내에는 소스/드레인영역(미도시)이 배치된다.A barrier metal film pattern 250 and a gate electrode film pattern 260 are sequentially arranged on the titanium tetrabium oxide (TiTbO) film pattern 240. The barrier metal film pattern 250 may be formed of a titanium nitride (TiN) film or a tungsten nitride (WN) film. The gate electrode film pattern 260 may be formed of a metal film such as a titanium silicide (TiSi x ) film, a tungsten silicide (WSi) film or a tungsten (W) film, and may be formed of a polysilicon film as the case may be. A source / drain region (not shown) is disposed in the active region 220 of the semiconductor substrate 200 although not shown in the figure.

이와 같은 본 발명에 따른 3원계 옥사이드 게이트절연막을 갖는 반도체소자를 제조하기 위해서는, 먼저 도 2에 나타낸 바와 같이, 소자분리막(210)에 의해 한정되는 활성영역(220)을 갖는 반도체기판(200) 위에 버퍼절연막(231)을 형성한다. 다음에 버퍼절연막(231) 위에 3원계 옥사이드 게이트절연막으로서 티타늄테르븀옥사이드(TiTbO)막(241)을 형성한다. 그리고 그 위에 장벽금속막(251) 및 게이트전극막(261)을 순차적으로 형성한다.In order to manufacture a semiconductor device having a ternary oxide gate insulating film according to the present invention, first, as shown in FIG. 2, on a semiconductor substrate 200 having an active region 220 defined by an isolation film 210 A buffer insulating film 231 is formed. Next, a titanium tetrabium oxide (TiTbO) film 241 is formed as a ternary oxide gate insulating film on the buffer insulating film 231. A barrier metal film 251 and a gate electrode film 261 are sequentially formed thereon.

버퍼절연막(231)은, 실리콘옥사이드(SiO2)막이나 실리콘옥사이드나이트라이드(SiON)막으로 형성한다. 실리콘옥사이드(SiO2)막으로 형성하는 경우, 산소(O2) 분위기와, 대략 700-1100℃의 온도에서 급속열처리방법(RTP; Rapid Thermal Process) 을 사용하여 형성한다. 실리콘옥사이드나이트라이드(SiON)막으로 형성하는 경우, 이산화질소(N2O) 분위기와, 대략 700-1100℃의 온도에서 급속열처리방법을 사용하여 형성한다. 어느 경우이던지 버퍼절연막(231)의 두께가 두꺼운 경우에는 게이트절연막의 유전율특성이 저하되므로, 버퍼절연막(231)의 두께는 15Å 이하가 되도록 한다.The buffer insulating film 231 is formed of a silicon oxide (SiO 2 ) film or a silicon oxide nitride (SiON) film. In the case of forming a silicon oxide (SiO 2 ) film, it is formed using an oxygen (O 2 ) atmosphere and a rapid thermal process (RTP) at a temperature of about 700-1100 ° C. When formed of a silicon oxide nitride (SiON) film, it is formed using a nitrogen oxide (N 2 O) atmosphere and a rapid thermal processing method at a temperature of about 700-1100 ° C. In any case, when the thickness of the buffer insulating film 231 is large, the dielectric constant characteristic of the gate insulating film is lowered, so that the thickness of the buffer insulating film 231 is set to 15 ANGSTROM or less.

3원계 옥사이드 게이트절연막으로서의 티타늄테르븀옥사이드(TiTbO)막(241)은 원자층증착(ALD; Atomic Layer Deposition)방법을 사용하여 형성한다. 장벽금속막(251)은 티타늄나이트라이드(TiN)막 또는 텅스텐나이트라이드(WN)막으로 형성한다. 게이트전극막(261)은 티타늄실리사이드(TiSix)막, 텅스텐실리사이드(WSi)막 또는 텅스텐(W)막과 같은 금속막으로 형성하며, 경우에 따라서 폴리실리콘막으로도 형성할 수도 있다.A titanium tetrabium oxide (TiTbO) film 241 as a ternary oxide gate insulating film is formed using an atomic layer deposition (ALD) method. The barrier metal film 251 is formed of a titanium nitride (TiN) film or a tungsten nitride (WN) film. The gate electrode film 261 is formed of a metal film such as a titanium silicide (TiSi x ) film, a tungsten silicide (WSi) film or a tungsten (W) film, and may also be formed as a polysilicon film in some cases.

원자층증착(ALD)방법을 사용하여 티타늄테르븀옥사이드(TiTbO)막(241)을 형성하기 위해서는, 티타늄(Ti) 성분의 소스가스로서 Ti[OCH(CH3)2]4와 같은 유기금속화합물을 전구체로 사용한다. 테르븀(Tb) 성분의 소스가스로는 Tb(OC2H5)3을 전구체로 사용하거나, Tb(CH3)3과 같이 테르븀(Tb)을 함유한 유기금속화합물을 전구체로 사용한다. 반응가스(reactants gas)로는 오존(O3), 플라즈마 산소(plasma O2) 또는 수증기(H20 증기)를 사용한다. 티타늄테르븀옥사이드(TiTbO)막(241)의 두께는 대략 20-500Å이 되도록 한다.In order to form the titanium tetrabium oxide (TiTbO) film 241 using an atomic layer deposition (ALD) method, an organometallic compound such as Ti [OCH (CH 3 ) 2 ] 4 is used as a source gas of titanium (Ti) It is used as a precursor. Tb (OC 2 H 5 ) 3 is used as a precursor for terbium (Tb) source gas, or an organometallic compound containing terbium (Tb) such as Tb (CH 3 ) 3 is used as a precursor. Ozone (O 3 ), plasma oxygen (O 2 ), or water vapor (H 2 O vapor) is used as the reactant gas. The thickness of the titanium tetrabium oxide (TiTbO) film 241 is about 20-500 angstroms.

도 4는 원자층증착방법을 사용하여 티타늄테르븀옥사이드(TiTbO)막을 형성하는 과정의 일 예를 보다 구체적으로 설명하기 위하여 나타내 보인 도면이다.FIG. 4 is a view for explaining an example of a process of forming a titanium terbium oxide (TiTbO) film using an atomic layer deposition method in more detail.

도 4를 참조하면, 먼저 버퍼절연막(231)이 형성된 반도체기판(200)을 원자층증착설비 내에 로딩한다. 그리고 티타늄(Ti) 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 공급한다. 그러면 티타늄옥사이드(TixOy) 원자층이 형성되는 1 사이클(cycle)이 수행된다. 티타늄(Ti) 성분의 소스가스로서 Ti[OCH(CH3)2]4와 같은 유기금속화합물을 전구체로 사용한다. 티타늄(Ti)) 소스가스는 대략 50-500sccm만큼 공급한다. 반응가스로는 오존(O3), 플라즈마 산소(plasma O2) 또는 수증기(H20 vapor)를 사용한다. 반응가스로서 대략 200±20g/㎥ 농도의 오존(O3)을 사용하는 경우 공급량은 대략 0.1-1slm이 되도록 한다. 퍼지가스로는 질소(N2)가스 또는 아르곤(Ar)가스를 사용한다.Referring to FIG. 4, a semiconductor substrate 200 having a buffer insulating layer 231 is first loaded into an atomic layer deposition facility. Then, a titanium (Ti) source gas, a purge gas, a reactive gas, and a purge gas are sequentially supplied. A cycle is then performed in which a titanium oxide (Ti x O y ) atomic layer is formed. As the source gas of the titanium (Ti) component, an organometallic compound such as Ti [OCH (CH 3 ) 2 ] 4 is used as a precursor. Titanium (Ti) source gas is supplied by approximately 50-500 sccm. As the reaction gas, ozone (O 3 ), plasma oxygen (plasma O 2 ) or water vapor (H 2 O vapor) is used. When ozone (O 3 ) having a concentration of approximately 200 ± 20 g / m 3 is used as the reaction gas, the supply amount is approximately 0.1 to 1 slm. As the purge gas, nitrogen (N 2 ) gas or argon (Ar) gas is used.

티타늄옥사이드(TixOy) 원자층 형성을 위한 1 사이클을 수행한 후에는 테르븀옥사이드(TbxOy) 원자층 형성을 위한 1 사이클을 수행한다. 구체적으로 테르븀(Tb) 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 순차적으로 공급한다. 테르븀(Tb) 소스가스로는 Tb(OC2H5)3을 전구체로 사용하거나, Tb(CH3)3과 같이 테르븀(Tb)을 함유한 유기금속화합물을 전구체로 사용한다. 테르븀(Tb) 소스가스는 대략 50-500sccm만큼 공급한다. 반응가스로는 오존(O3), 플라즈마 산소(plasma O2) 또는 수 증기(H20 vapor)를 사용한다. 반응가스로서 대략 200±20g/㎥ 농도의 오존(O3)을 사용하는 경우 공급량은 대략 0.1-1slm이 되도록 한다. 퍼지가스로는 질소(N2)가스 또는 아르곤(Ar)가스를 사용한다.After one cycle for the formation of the titanium oxide (Ti x O y ) atomic layer, one cycle for formation of the terbium oxide (Tb x O y ) atomic layer is performed. Specifically, terbium (Tb) source gas, purge gas, reaction gas, and purge gas are sequentially supplied. Tb (OC 2 H 5 ) 3 is used as a precursor for terbium (Tb) source gas, or an organometallic compound containing terbium (Tb) such as Tb (CH 3 ) 3 is used as a precursor. The terbium (Tb) source gas is supplied by approximately 50-500 sccm. As the reaction gas, ozone (O 3 ), plasma oxygen (plasma O 2 ) or water vapor (H 2 O vapor) is used. When ozone (O 3 ) having a concentration of approximately 200 ± 20 g / m 3 is used as the reaction gas, the supply amount is approximately 0.1 to 1 slm. As the purge gas, nitrogen (N 2 ) gas or argon (Ar) gas is used.

이와 같이 티타늄옥사이드(TixOy) 원자층이 형성되는 1 사이클과 테르븀옥사이드(TbxOy) 원자층이 형성되는 1 사이클이 수행되면, 버퍼절연막(231) 상에는 원자층 단위의 티타늄테르븀옥사이드(TiTbO)막(241)이 만들어지며, 상기 과정을 반복적으로 수행함으로써 최종적으로 원하는 두께, 예컨대 대략 20-500Å 두께의 티타늄테르븀옥사이드(TiTbO)막(241)을 형성할 수 있다. 이때 티타늄옥사이드(TixOy) 원자층이 형성되는 1 사이클과, 테르븀옥사이드(TbxOy) 원자층이 형성되는 1 사이클을 대략 9:1 이하의 비율이 되도록 수행하여 티타늄(Ti)과 테르븀(Tb)의 상대적인 조성비를 조절한다.When one cycle in which the titanium oxide (Ti x O y ) atomic layer is formed and the one cycle in which the terbium oxide (Tb x O y ) atomic layer is formed is performed, the buffer insulating film 231 is formed of titanium- (TiTbO) film 241 is formed. By repeating the above process, a titanium (TiTbO) film 241 having a desired thickness, for example, about 20-500 A, can be finally formed. At this time, one cycle in which a titanium oxide (Ti x O y ) atomic layer is formed and one cycle in which a terbium oxide (Tb x O y ) atomic layer is formed is performed at a ratio of about 9: The relative composition of terbium (Tb) is controlled.

도 5는 원자층증착방법을 사용하여 티타늄테르븀옥사이드(TiTbO)막을 형성하는 과정의 다른 예를 설명하기 위하여 나타내 보인 도면이다.5 is a view showing another example of a process of forming a titanium terbium oxide (TiTbO) film using an atomic layer deposition method.

도 5를 참조하면, 먼저 버퍼절연막(231)이 형성된 반도체기판(200)을 원자층증착설비 내에 로딩한다. 그리고 티타늄(Ti) 소스가스, 퍼지가스, 테르븀(Tb) 소스가스, 퍼지가스, 반응가스 및 퍼지가스를 원자층증착설비 내로 순차적으로 공급한다. 그러면 티타늄테르븀옥사이드(TiTbO)막(241)이 원자층 단위로 형성되는 1 사이클이 수행된다. 이 경우에도, 티타늄(Ti) 소스가스로서, Ti[OCH(CH3)2]4와 같은 유 기금속화합물을 전구체로 사용한다. 테르븀(Tb) 소스가스로는 Tb(OC2H5)3을 전구체로 사용하거나, Tb(CH3)3과 같이 테르븀(Tb)을 함유한 유기금속화합물을 사용한다. 티타늄(Ti) 소스가스와 테르븀(Tb) 소스가스는 각각 대략 50-500sccm만큼 공급한다. 반응가스로는 오존(O3), 플라즈마 산소(plasma O2) 또는 수증기(H20 vapor)를 사용한다. 반응가스로서 대략 200±20g/㎥ 농도의 오존(O3)을 사용하는 경우 공급량은 대략 0.1-1slm이 되도록 한다. 퍼지가스로는 질소(N2)가스 또는 아르곤(Ar)가스를 사용한다. 이때, 티타늄(Ti) 소스가스의 공급과 테르븀(Tb) 소스가스의 공급 횟수를 적어도 9:1 이하가 되도록 하여 티타늄(Ti)과 테르븀(Tb)의 상대적인 조성비를 조절한다. 경우에 따라서는 공급 횟수를 조절하는 대신에 티타늄(Ti) 소스가스의 공급량과 테르븀(Tb) 소스가스의 공급양을 조절할 수도 있다.Referring to FIG. 5, a semiconductor substrate 200 having a buffer insulating layer 231 is first loaded into an atomic layer deposition facility. Then, a titanium (Ti) source gas, a purge gas, a terbium (Tb) source gas, a purge gas, a reactive gas, and a purge gas are sequentially supplied into the atomic layer deposition facility. Then, one cycle in which the titanium tetrabium oxide (TiTbO) film 241 is formed on an atomic layer basis is performed. In this case also, an organic metal compound such as Ti [OCH (CH 3 ) 2 ] 4 is used as a precursor for the titanium (Ti) source gas. As the terbium source gas, Tb (OC 2 H 5 ) 3 is used as a precursor or an organometallic compound containing terbium (Tb) such as Tb (CH 3 ) 3 is used. Titanium (Ti) source gas and terbium (Tb) source gas each supply approximately 50-500 sccm. As the reaction gas, ozone (O 3 ), plasma oxygen (plasma O 2 ) or water vapor (H 2 O vapor) is used. When ozone (O 3 ) having a concentration of approximately 200 ± 20 g / m 3 is used as the reaction gas, the supply amount is approximately 0.1 to 1 slm. As the purge gas, nitrogen (N 2 ) gas or argon (Ar) gas is used. At this time, the relative composition ratio of titanium (Ti) and terbium (Tb) is controlled by making the supply of the titanium (Ti) source gas and the supply of the terbium source gas at least 9: 1 or less. In some cases, the supply amount of the titanium (Ti) source gas and the supply amount of the terbium (Tb) source gas may be adjusted instead of adjusting the supply frequency.

티타늄테르븀옥사이드(TiTbO)막(241)을 형성한 후에는 대략 100-500W의 바이어스, 대략 200-500℃의 저온 및 이산화질소(N2O) 분위기에서의 플라즈마 어닐링을 수행하여, 증착된 티타늄테르븀옥사이드(TiTbO)막(241) 내의 산소결핍부분에 산소를 공급하여 보이드(void)를 제거하고, 증착과정에서 티타늄테르븀옥사이드(TiTbO)막(241) 내에 포함된 유기물 및 질소성분을 제거한다. 플라즈마 어닐링을 수행하는데 있어서, 챔버의 압력은 대략 0.1-10torr를 유지하고, 분위기가스의 공급량은 대략 5sccm 내지 5slm이 되도록 하며, 수행시간은 대략 1-5분 정도로 설정한다.Titanium oxide, terbium (TiTbO) after forming the film 241 by performing a plasma annealing in the atmosphere about the bias of 100-500W, a low temperature and nitrogen dioxide (N 2 O) of about 200-500 ℃, the deposited titanium oxide, terbium Oxygen is supplied to the oxygen deficiency portion in the TiTbO 4 film 241 to remove voids and organic substances and nitrogen components contained in the TiTbO 4 film 241 are removed during the deposition process. In performing the plasma annealing, the pressure of the chamber is maintained at approximately 0.1-10 torr, the supply amount of the atmospheric gas is approximately 5 sccm to 5 slm, and the execution time is set to approximately 1-5 minutes.

저온의 플라즈마 어닐링을 수행한 후에는, 대략 500-900℃의 온도 및 질소 (N2) 분위기 또는 0.1 이하의 비를 갖는 산소/질소(O2/N2) 분위기에서의 고온어닐링을 수행할 수 있다. 이 경우는 티타늄테르븀옥사이드(TiTbO)막(241)을 비정질로 형성한 경우로서, 고온어닐링에 의해 비정질 티타늄테르븀옥사이드(TiTbO)막(241)의 결정화가 이루어져 유전성이 향상되며, 또한 티타늄테르븀옥사이드(TiTbO)막(241) 내의 불순물도 제거된다. 고온어닐링은 퍼니스(furnace)에서 수행될 수 있으며, 또는 급속열처리(RTP) 챔버내에서 수행될 수 있다. 고온어닐링을 수행하는데 있어서, 퍼니스를 사용하는 경우 퍼니스 내의 온도는 대략 600-800℃가 되도록 하며, 급속열처리 챔버를 사용하는 경우 급속열처리 챔버 내의 온도는 대략 500-800℃가 되도록 한다. 어느 경우이던지 대략 700-760torr의 상압 또는 대략 1-100torr의 감압을 유지하고, 분위기가스의 공급량은 대략 5sccm 내지 5slm이 되도록 하며, 수행시간은 대략 60초가 되도록 설정한다.After performing the low temperature plasma annealing, high temperature annealing in an oxygen / nitrogen (O 2 / N 2 ) atmosphere having a temperature of about 500-900 ° C and a nitrogen (N 2 ) have. In this case, the amorphous titanium terbium oxide (TiTbO) film 241 is formed by amorphization, and the amorphous titanium terbium oxide (TiTbO) film 241 is crystallized by the high-temperature annealing to improve the dielectric property. Impurities in the TiTbO 3 film 241 are also removed. The high temperature annealing may be performed in a furnace, or may be performed in a rapid thermal annealing (RTP) chamber. In performing the high temperature annealing, the temperature in the furnace is approximately 600-800 DEG C when using a furnace, and the temperature in the rapid thermal annealing chamber is approximately 500-800 DEG C when the rapid thermal annealing chamber is used. In any case, the atmospheric pressure of about 700-760 torr or the reduced pressure of about 1-100 torr is maintained, the supply amount of the atmospheric gas is set to be about 5 sccm to 5 slm, and the execution time is set to about 60 seconds.

이와 같이 반도체기판(200) 위에 버퍼절연막(231), 티타늄테르븀옥사이드(TiTbO)막(241), 장벽금속막(251) 및 게이트전극막(261)을 순차적으로 형성한 후에는, 통상의 패터닝을 수행하여, 도 3에 나타낸 바와 같이, 반도체기판(200) 위에 버퍼절연막패턴(230), 티타늄테르븀옥사이드(TiTbO)막패턴(240), 장벽금속막패턴(250) 및 게이트전극막패턴(260)이 순차적으로 적층되는 구조체를 형성한다. 상기 패터닝을 수행한 후에는 통상의 열처리를 수행할 수 있다.After the buffer insulating film 231, the titanium tetrabium oxide (TiTbO) film 241, the barrier metal film 251 and the gate electrode film 261 are sequentially formed on the semiconductor substrate 200 in this manner, A buffer insulating film pattern 230, a titanium tetrabium oxide (TiTbO) film pattern 240, a barrier metal film pattern 250 and a gate electrode film pattern 260 are formed on a semiconductor substrate 200, Thereby forming a structure to be sequentially stacked. After the patterning is performed, a normal heat treatment can be performed.

지금까지 설명한 바와 같이, 본 발명에 따른 고유전율의 게이트절연막을 갖 는 반도체소자 및 그 제조방법에 의하면, 티타늄테르븀옥사이드(TiTbO)막을 게이트절연막으로 사용함으로써 금속게이트전극막 사용에 의한 문턱전압 조절의 어려움을 감소시킬 수 있으며, 후속의 열공정 및 산화분위기에 대한 저항성을 증대시킬 수 있다는 이점이 제공된다. 특히 금속게이트전극막 채용시 수행되는 선택적 산화공정에 의해 게이트절연막의 유효두께 증가 및 H2가 풍부한 분위기에서의 신뢰성 저하에 대한 저항성이 종래의 경우보다 커지므로, 공정마진이 증가하고 소자의 신뢰도를 향상시킬 수 있다는 이점도 제공된다.As described above, according to the semiconductor device having the gate insulating film having a high dielectric constant according to the present invention and the method for fabricating the same, the use of the titanium-terebium oxide (TiTbO) film as the gate insulating film makes it possible to control the threshold voltage The difficulty can be reduced, and the advantage of being able to increase the resistance to subsequent thermal processes and oxidizing atmosphere is provided. In particular, since the selective oxidation process performed in the case of employing the metal gate electrode film increases the effective thickness of the gate insulating film and the resistance against the decrease in reliability in the atmosphere rich in H 2 , the process margin is increased and the reliability of the device is improved It also provides the advantage of being able to do.

이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the present invention is not limited to the disclosed exemplary embodiments, but various modifications and changes may be made by those skilled in the art within the technical scope of the present invention. Do.

Claims (16)

반도체기판 위에서 게이트절연막으로 배치되는 티타늄테르븀옥사이드(TiTbO)막패턴;A titanium terbium oxide (TiTbO) film pattern disposed as a gate insulating film on a semiconductor substrate; 상기 티타늄테르븀옥사이드(TiTbO)막패턴 위에 배치되는 장벽금속막패턴; 및A barrier metal film pattern disposed on the titanium terbium oxide (TiTbO) film pattern; And 상기 장벽금속막패턴 위에 배치되는 게이트전극막패턴을 포함하는 것을 특징으로 하는 반도체소자.And a gate electrode film pattern disposed on the barrier metal film pattern. 제1항에 있어서,The method according to claim 1, 상기 반도체기판과 티타늄테르븀옥사이드(TiTbO)막패턴 사이에 배치되는 실리콘옥사이드막 또는 실리콘옥사이드나이트라이드막을 더 구비하는 것을 특징으로 하는 반도체소자.Further comprising a silicon oxide film or a silicon oxide nitride film disposed between the semiconductor substrate and the titanium tetrabium oxide (TiTbO) film pattern. 제2항에 있어서,3. The method of claim 2, 상기 실리콘옥사이드막 또는 실리콘옥사이드나이트라이드막은 15Å보다 작은 두께를 갖는 것을 특징으로 하는 반도체소자.Wherein the silicon oxide film or the silicon oxide nitride film has a thickness of less than 15 ANGSTROM. 제1항에 있어서,The method according to claim 1, 상기 티타늄테르븀옥사이드(TiTbO)막패턴은 20-500Å의 두께를 갖는 것을 특징으로 하는 반도체소자.Wherein the titanium terbium oxide (TiTbO) film pattern has a thickness of 20-500 Angstroms. 제1항에 있어서,The method according to claim 1, 상기 장벽금속막패턴은 티타늄나이트라이드막 또는 텅스텐나이트라이드막으로 이루어진 것을 특징으로 하는 반도체소자.Wherein the barrier metal film pattern is made of a titanium nitride film or a tungsten nitride film. 제1항에 있어서,The method according to claim 1, 상기 게이트전극막패턴은 폴리실리콘막, 텅스텐실리사이드막, 텅스텐막 또는 티타늄실리사이드막으로 이루어진 것을 특징으로 하는 반도체소자.Wherein the gate electrode film pattern is made of a polysilicon film, a tungsten silicide film, a tungsten film, or a titanium silicide film. 반도체기판 위에 버퍼절연막을 형성하는 단계;Forming a buffer insulating film on the semiconductor substrate; 상기 버퍼절연막 위에 티타늄테르븀옥사이드(TiTbO)막을 형성하는 단계;Forming a titanium terbium oxide (TiTbO) film on the buffer insulating film; 상기 티타늄테르븀옥사이드(TiTbO)막 위에 장벽금속막을 형성하는 단계; 및Forming a barrier metal film on the titanium terbium oxide (TiTbO) film; And 상기 장벽금속막 위에 게이트전극막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.And forming a gate electrode film on the barrier metal film. 제7항에 있어서, 상기 버퍼절연막을 형성하는 단계는,The method of claim 7, wherein forming the buffer insulating layer comprises: 산소 분위기 또는 이산화질소 분위기 및 700 내지 1100℃의 온도에서 급속열처리방법을 사용하여 수행하는 것을 특징으로 하는 반도체소자의 제조방법.Oxygen atmosphere or nitrogen dioxide atmosphere and at a temperature of 700 to 1100 캜 using a rapid thermal processing method. 제7항에 있어서,8. The method of claim 7, 상기 티타늄테르븀옥사이드(TiTbO)막은 원자층증착방법을 사용하여 수행하는 것을 특징으로 하는 반도체소자의 제조방법.Wherein the titanium terbium oxide (TiTbO) film is performed using an atomic layer deposition method. 제9항에 있어서,10. The method of claim 9, 상기 원자층증착방법은, 티타늄(Ti) 소스가스로서 Ti[OCH(CH3)2]4와 같은 유기금속화합물을 전구체로 사용하고, 테르븀(Tb) 소스가스로서 Tb(OC2H5)3을 전구체로 사용하거나, Tb(CH3)3과 같이 테르븀(Tb)을 함유한 유기금속화합물을 사용하며, 반응가스로서 오존, 플라즈마 산소 또는 수증기를 사용하여 수행하는 것을 특징으로 하는 반도체소자의 제조방법.The atomic layer deposition method uses an organometallic compound such as Ti [OCH (CH 3 ) 2 ] 4 as a titanium (Ti) source gas as a precursor and Tb (OC 2 H 5 ) 3 Is used as a precursor, or an organic metal compound containing terbium (Tb) such as Tb (CH 3 ) 3 is used, and the reaction is carried out using ozone, plasma oxygen or steam as a reaction gas. Way. 제9항에 있어서,10. The method of claim 9, 상기 원자층증착방법을 사용하여 티타늄테르븀옥사이드(TiTbO)막을 형성하는 단계는, 티타늄(Ti) 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제1 단계와, 테르븀(Tb) 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 제2 단계를 반복적으로 실시하여 수행하는 것을 특징으로 하는 반도체소자의 제조방법.(Ti) source gas, a purge gas supply, a reactive gas supply, and a purge gas supply in sequence by using the atomic layer deposition method and the first step of forming a terbium (Tb) source gas supply, a purge gas supply, a reactive gas supply, and a purge gas supply in sequence. 제9항에 있어서,10. The method of claim 9, 상기 원자층증착방법을 사용하여 티타늄테르븀옥사이드(TiTbO)막을 형성하는 단계는, 티타늄(Ti) 소스가스 공급, 퍼지가스 공급, 테르븀(Tb) 소스가스 공급, 퍼지가스 공급, 반응가스 공급 및 퍼지가스 공급을 순차적으로 수행하는 단계를 반복적으로 실시하여 수행하는 것을 특징으로 하는 반도체소자의 제조방법.(Ti) source gas supply, a purge gas supply, a terbium (Tb) source gas supply, a purge gas supply, a reactive gas supply, and a purge gas supply step are performed using the atomic layer deposition method. Wherein the step of performing the step of sequentially performing the step of supplying the semiconductor element is repeatedly performed. 제7항에 있어서,8. The method of claim 7, 상기 티타늄테르븀옥사이드(TiTbO)막을 형성한 후에 100 내지 500W의 바이어스, 200 내지 500℃의 저온 및 N2O 분위기에서 플라즈마 어닐링을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.The method of producing a semiconductor device according to claim 1, further comprising: performing the titanium oxide, terbium (TiTbO) by plasma annealing at a low temperature, and N 2 O atmosphere of bias, from 200 to 500 ℃ of 100 to 500W, after forming a film. 제7항에 있어서,8. The method of claim 7, 상기 티타늄테르븀옥사이드(TiTbO)막을 형성한 후에 500 내지 900℃의 온도 및 N2 분위기 또는 O2/N2 분위기에서 어닐링을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체소자의 제조방법.Further comprising performing annealing in a N 2 atmosphere or an O 2 / N 2 atmosphere at a temperature of 500 to 900 ° C. after forming the titanium tetrabium oxide (TiTbO) film. 제7항에 있어서,8. The method of claim 7, 상기 장벽금속막은 티타늄나이트라이드막 또는 텅스텐나이트라이드막으로 형 성하는 것을 특징으로 하는 반도체소자의 제조방법.Wherein the barrier metal film is formed of a titanium nitride film or a tungsten nitride film. 제7항에 있어서,8. The method of claim 7, 상기 게이트전극막은 폴리실리콘막, 텅스텐실리사이드막, 텅스텐막 또는 티타늄실리사이드막으로 형성하는 것을 특징으로 하는 반도체소자의 제조방법.Wherein the gate electrode film is formed of a polysilicon film, a tungsten silicide film, a tungsten film, or a titanium silicide film.
KR1020050134306A 2005-12-29 2005-12-29 Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same KR100721203B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134306A KR100721203B1 (en) 2005-12-29 2005-12-29 Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134306A KR100721203B1 (en) 2005-12-29 2005-12-29 Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR100721203B1 true KR100721203B1 (en) 2007-05-23

Family

ID=38278024

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134306A KR100721203B1 (en) 2005-12-29 2005-12-29 Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR100721203B1 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077220A (en) * 1996-05-28 1997-12-12 김광호 Gate pattern formation method of semiconductor device
KR20000011703A (en) * 1998-07-15 2000-02-25 윌리엄 비. 켐플러 A method for gate-stack formation including a high-k dielectric
WO2002031875A2 (en) * 2000-10-10 2002-04-18 Asm America, Inc. Dielectric interface films and methods therefor
WO2004017377A2 (en) * 2002-08-18 2004-02-26 Aviza Technology, Inc. Atomic layer deposition of high k metal oxides
KR20050038630A (en) * 2002-08-22 2005-04-27 마이크론 테크놀로지, 인크. Atomic layer deposition of cmos gates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970077220A (en) * 1996-05-28 1997-12-12 김광호 Gate pattern formation method of semiconductor device
KR20000011703A (en) * 1998-07-15 2000-02-25 윌리엄 비. 켐플러 A method for gate-stack formation including a high-k dielectric
WO2002031875A2 (en) * 2000-10-10 2002-04-18 Asm America, Inc. Dielectric interface films and methods therefor
WO2004017377A2 (en) * 2002-08-18 2004-02-26 Aviza Technology, Inc. Atomic layer deposition of high k metal oxides
KR20050038630A (en) * 2002-08-22 2005-04-27 마이크론 테크놀로지, 인크. Atomic layer deposition of cmos gates

Similar Documents

Publication Publication Date Title
JP4340830B2 (en) Method for forming gate insulating film of semiconductor device
KR101990051B1 (en) Semiconductor device with fluorine free tungsten barrier layer and method for fabricating the same
US20030185980A1 (en) Thin film forming method and a semiconductor device manufacturing method
JP2005534163A (en) High-K dielectric film and method for forming the same
KR100543207B1 (en) Method for fabricating gate-electrode of semiconductor device using hardmask
KR100456314B1 (en) Method for forming gate electrode in semiconductor deivce
US7371670B2 (en) Method for forming a (TaO)1-x(TiO)xN dielectric layer in a semiconductor device
WO2004107451A1 (en) Semiconductor device fitted with mis type field-effect transistor, process for producing the same and method of forming metal oxide film
US6448166B2 (en) Method for forming a gate for semiconductor devices
JP2001036046A (en) Capacitor of semiconductor memory device and its manufacture
KR100721203B1 (en) Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same
KR100351254B1 (en) Method of forming a gate electrode in a semiconductor device
KR100755072B1 (en) Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same
KR100721202B1 (en) Semiconductor device having ternary system oxide gate insulating layer and method of fabricating the same
US6566189B2 (en) Method for manufacturing gate in semiconductor device
KR100712988B1 (en) Semiconductor device having talao gate insulating layer and method of fabricating the same
KR100745073B1 (en) Semiconductor device having HfNbO gate insulating layer and method of fabricating the same
KR100702133B1 (en) Semiconductor device having TiLaO gate insulating layer and method of fabricating the same
JP2001053255A (en) Manufacture of capacitor of semiconductor memory element
KR100702130B1 (en) Semiconductor device having high-k gate insulating layer and method of fabricating the same
KR100721208B1 (en) Semiconductor device having high-k gate insulating layer and method of fabricating the same
KR100668753B1 (en) Semiconductor device having high-k gate insulating layer and method of fabricating the same
KR100680970B1 (en) Method for forming gate of semiconductor device
KR20080062743A (en) Semiconductor device and method of fabricating the same
KR100650758B1 (en) Method for forming gate of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee