KR100718773B1 - Image sensor and method for manufacturing the same - Google Patents

Image sensor and method for manufacturing the same Download PDF

Info

Publication number
KR100718773B1
KR100718773B1 KR1020050132940A KR20050132940A KR100718773B1 KR 100718773 B1 KR100718773 B1 KR 100718773B1 KR 1020050132940 A KR1020050132940 A KR 1020050132940A KR 20050132940 A KR20050132940 A KR 20050132940A KR 100718773 B1 KR100718773 B1 KR 100718773B1
Authority
KR
South Korea
Prior art keywords
image sensor
layer
oxide film
ion implantation
hard mask
Prior art date
Application number
KR1020050132940A
Other languages
Korean (ko)
Inventor
차한섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050132940A priority Critical patent/KR100718773B1/en
Application granted granted Critical
Publication of KR100718773B1 publication Critical patent/KR100718773B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명은, 포토 다이오드에 흡수된 빛을 광전류로 변환시키는 광전변환 효율을 증가시킬 수 있는 이미지 센서 및 그 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상에 형성된 트랜지스터용 게이트 전극과, 상기 게이트 전극의 일측으로 노출된 상기 기판 내에 형성된 포토 다이오드용 이온주입층과, 상기 포토 다이오드의 광전변환 효율을 증가시키기 위해 상기 이온주입층 상부에 형성된 SiGe층을 포함하는 이미지 센서를 제공한다.The present invention is to provide an image sensor and a method of manufacturing the same that can increase the photoelectric conversion efficiency for converting light absorbed by the photodiode into a photocurrent, and for this purpose, the present invention provides a transistor gate electrode formed on a substrate, It provides an image sensor including a photodiode ion implantation layer formed in the substrate exposed to one side of the gate electrode, and a SiGe layer formed on the ion implantation layer to increase the photoelectric conversion efficiency of the photodiode.

이미지 센서, 포토 다이오드, SiGe, 양자효율, 광전변환 효율. Image sensor, photodiode, SiGe, quantum efficiency, photoelectric conversion efficiency.

Description

이미지 센서 및 그 제조방법{IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME}Image sensor and manufacturing method thereof {IMAGE SENSOR AND METHOD FOR MANUFACTURING THE SAME}

도 1은 일반적인 CMOS 이미지 센서의 단위 화소 일부를 도시한 단면도.1 is a cross-sectional view showing a portion of a unit pixel of a general CMOS image sensor.

도 2는 본 발명의 실시예에 따른 CMOS 이미지 센서의 단위 화소 일부를 도시한 단면도.2 is a cross-sectional view showing a part of a unit pixel of a CMOS image sensor according to an exemplary embodiment of the present invention.

도 3a 내지 도 3j는 도 2에 도시된 본 발명의 실시예에 따른 CMOS 이미지 센서의 제조방법을 도시한 공정 단면도.3A to 3J are cross-sectional views illustrating a method of manufacturing a CMOS image sensor according to an exemplary embodiment of the present invention illustrated in FIG. 2.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

20 : 기판 21 : 소자분리막20: substrate 21: device isolation film

22 : 게이트 절연막 23 : 게이트 도전막22: gate insulating film 23: gate conductive film

25 : 게이트 전극 26 : 게이트 스페이서25 gate electrode 26 gate spacer

27 : N- 이온주입층 28 : 산화막27: N - ion implantation layer 28: oxide film

29 : 질화막 30 : 하드마스크29: nitride film 30: hard mask

31 : 감광막 패턴 32 : 건식식각공정31 photosensitive film pattern 32: dry etching process

33 : 제1 희생 산화막 34 : 제1 개구부33: first sacrificial oxide film 34: first opening

35 : 제2 희생 산화막 36 : 제2 개구부35 second sacrificial oxide film 36 second opening

37 : 제3 희생 산화막 38 : 제3 개구부37: third sacrificial oxide film 38: third opening

40 : SiGe층40: SiGe layer

본 발명은 이미지 센서에 관한 것으로, 특히 SiGe를 구비한 포토 다이오드를 포함하는 CMOS(Complementary Metal-Oxide-Semiconductor) 이미지 센서 및 그 제조방법에 관한 것이다. The present invention relates to an image sensor, and more particularly, to a complementary metal-oxide-semiconductor (CMOS) image sensor including a photodiode having SiGe and a method of manufacturing the same.

최근들어 디지털 카메라(digital camera)는 인터넷을 이용한 영상통신의 발전과 더불어 그 수요가 폭발적으로 증가하고 있는 추세에 있다. 더욱이, 카메라가 장착된 PDA(Personal Digital Assistant), IMT-2000(International Mobile Telecommunications-2000), CDMA(Code Division Multiple Access) 단말기 등과 같은 이동통신단말기의 보급이 증가됨에 따라 소형 카메라 모듈의 수요가 증가하고 있다. Recently, the demand of digital cameras is exploding with the development of video communication using the Internet. Moreover, the demand for small camera modules increases as the popularity of mobile communication terminals such as PDAs equipped with cameras, International Mobile Telecommunications-2000 (IMT-2000), Code Division Multiple Access (CDMA) terminals, etc. increases. Doing.

카메라 모듈로는 기본적인 구성요소가 되는 CCD(Charge Coupled Device)나 CMOS(Complementary Metal-Oxide-Semiconductor) 이미지 센서를 이용한 이미지 센서 모듈이 널리 보급되어 사용되고 있다. As a camera module, an image sensor module using a Charge Coupled Device (CCD) or a Complementary Metal-Oxide-Semiconductor (CMOS) image sensor, which are basic components, is widely used.

보편적으로, CMOS 이미지 센서는 단위 화소(Unit pixel) 내에 포토 다이오드(photo diode)와 MOS 트랜지스터를 형성시켜 스위칭 방식으로 차례로 신호를 검출함으로써 이미지를 구현하게 되는데, CMOS 이미지 센서의 단위 화소는 1개의 포토 다이오드와, 복수의 NMOSFET으로 구성된다. 예컨대, 빛을 받아 광전하를 생성하는 하나의 포토 다이오드와, 포토 다이오드에서 모아진 광전하를 플로팅 확산영역으로 운송하기 위한 트랜스퍼 트랜지스터와, 플로팅 확산영역을 리셋시키기 위한 리셋 트랜지스터와, 소스 팔로워 버퍼 증폭기(Source Follower Buffer Amplifier) 역할을 하는 드라이브 트랜지스터 및 스위칭(Switching) 역할로 어드레싱(Addressing)을 할 수 있도록 하는 셀렉트 트랜지스터로 구성된다. In general, a CMOS image sensor implements an image by forming a photo diode and a MOS transistor in a unit pixel to sequentially detect signals in a switching manner. The unit pixel of the CMOS image sensor includes one photo. It consists of a diode and several NMOSFETs. For example, a photodiode that receives light to generate photocharges, a transfer transistor for transporting the photocharges collected from the photodiodes to the floating diffusion region, a reset transistor for resetting the floating diffusion region, and a source follower buffer amplifier ( It consists of a drive transistor that acts as a source follower buffer buffer and a select transistor that allows addressing as a switching role.

도 1은 일반적인 CMOS 이미지 센서의 단위 화소 일부를 도시한 단면도이다. 이하, 도 1을 참조하여 종래 기술에 따른 CMOS 이미지 센서 제조방법을 설명하기로 한다. 또한, 여기서는 일례로 PN 접합 포토 다이오드를 구비한 CMOS 이미지 센서에 대해 설명하기로 한다.1 is a cross-sectional view illustrating a portion of a unit pixel of a general CMOS image sensor. Hereinafter, a CMOS image sensor manufacturing method according to the prior art will be described with reference to FIG. 1. In addition, a CMOS image sensor including a PN junction photo diode will be described here as an example.

먼저, 상부에 P- 에피층(미도시)이 성장된 P+ 반도체 기판(10) 내에 액티브 영역과 필드 영역을 정의하기 위하여 소자분리막(11)을 형성한다. First, an isolation layer 11 is formed in the P + semiconductor substrate 10 having a P − epitaxial layer (not shown) formed thereon to define an active region and a field region.

이어서, 기판(10) 상에 복수의 트랜지스터용 게이트 전극을 형성한다. 여기서는, 설명의 편의를 위해 트랜스퍼 트랜지스터용 게이트 전극(15; 이하, 트랜스퍼 게이트 전극이라 함)만을 도시하였다. 이때, 게이트 전극(15)은 일반적인 메모리 소자의 게이트 전극과 동일한 구조, 즉 게이트 절연막(12) 및 게이트 도전막(13)의 적층 구조로 형성한다.Subsequently, a plurality of transistor gate electrodes are formed on the substrate 10. For convenience of description, only the gate electrode 15 for transfer transistor (hereinafter, referred to as a transfer gate electrode) is shown. In this case, the gate electrode 15 is formed in the same structure as the gate electrode of a general memory device, that is, a stacked structure of the gate insulating film 12 and the gate conductive film 13.

이어서, 게이트 전극(15)을 포함한 기판(10) 상부의 단차를 따라 스페이서용 절연막을 증착한 후, 이를 건식식각하여 게이트 전극(15)의 양측벽에 스페이서(16)를 형성한다.Subsequently, an insulating film for a spacer is deposited along the step of the upper portion of the substrate 10 including the gate electrode 15, followed by dry etching to form the spacer 16 on both sidewalls of the gate electrode 15.

이어서, 마스크 공정 및 N형 이온주입공정을 실시하여 트랜스퍼 게이트 전극(15)과 소자분리막(11) 사이의 기판(10) 내에 N- 포토 다이오드용 이온주입층(17; 이하, N- 이온주입층이라 함)을 형성한다. 이로써, P- 에피층(미도시)/N- 이온주입층(17)으로 이루어진 PN 접합 포토 다이오드가 형성된다.Subsequently, a mask process and an N-type ion implantation process are performed to form an N - photodiode ion implantation layer 17 (hereinafter, N - ion implantation layer) in the substrate 10 between the transfer gate electrode 15 and the device isolation film 11. ). Thus, P- epi layer (not shown) / N - a PN junction photodiode made of the ion implantation layer 17 is formed.

이하, 이러한 CMOS 이미지 센서의 일반적인 동작원리를 살펴보기로 한다.Hereinafter, a general operation principle of the CMOS image sensor will be described.

먼저, 외부로부터 포토 다이오드로 빛이 입사되면 PN 접합 부근에서 빛에 의한 전자-정공(Electron-Hole)이 발생하고, 이러한 전자 정공 캐리어(carrier)들이 인가된 바이어스 전압(Bias voltage)에 의해 트랜스퍼 트랜지스터로 이동하여 전류를 발생시킴으로써 광에너지를 전류로 전환시킨다. 이를, 광전변환 효율이라 한다.First, when light is incident on the photodiode from the outside, an electron-hole is generated by light in the vicinity of the PN junction, and the transfer transistor is caused by a bias voltage to which the electron hole carriers are applied. And converts the light energy into a current by generating a current. This is called photoelectric conversion efficiency.

그러나, 종래 기술에 따른 CMOS 이미지 센서는, 기본적으로 실리콘(Si)을 매질로 하기 때문에 포토 다이오드로 빛이 입사될 시에 전자-정공 발생률(Generaton Rate)이 저하되어 낮은 전류를 발생시킨다. 따라서, 광전변환 효율이 저하되는데, 이러한 특성은 이미지 센서의 노이즈(Noise)에 대한 저항성을 저하시키는 요인이 된다.However, since the CMOS image sensor according to the related art basically uses silicon (Si) as a medium, when the light is incident on the photodiode, the electron-hole generation rate is lowered to generate a low current. Therefore, the photoelectric conversion efficiency is lowered, which is a factor of lowering the resistance to noise of the image sensor.

따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 포토 다이오드에 흡수된 빛을 광전류로 변환시키는 광전변환 효율을 증가시킬 수 있는 이미지 센서 및 그 제조 방법을 제공하는 데 그 목적이 있다.Accordingly, an object of the present invention is to provide an image sensor and a method of manufacturing the same, which are designed to solve the above-mentioned problems of the prior art and can increase the photoelectric conversion efficiency of converting light absorbed by a photodiode into a photocurrent. There is this.

상기 목적을 달성하기 위한 일측면에 따른 본 발명은, 기판 상에 형성된 트랜지스터용 게이트 전극과, 상기 게이트 전극의 일측으로 노출된 상기 기판 내에 형성된 포토 다이오드용 이온주입층과, 상기 포토 다이오드의 광전변환 효율을 증가시키기 위해 상기 이온주입층 상부에 형성된 SiGe층을 포함하는 이미지 센서를 제공한다.According to one aspect of the present invention, a transistor gate electrode formed on a substrate, a photodiode ion implantation layer formed in the substrate exposed to one side of the gate electrode, and a photoelectric conversion of the photodiode In order to increase efficiency, an image sensor including a SiGe layer formed on the ion implantation layer is provided.

또한, 상기 목적을 달성하기 위한 다른 측면에 따른 본 발명은, 기판 상에 트랜지스터용 게이트 전극을 형성하는 단계와, 상기 게이트 전극의 일측으로 노출된 상기 기판 내에 포토 다이오드용 이온주입층을 형성하는 단계와, 상기 이온주입층의 일부가 노출되도록 상기 게이트 전극을 포함한 상기 기판 상에 하드마스크 패턴을 형성하는 단계와, 상기 하드마스크 패턴을 이용한 산화공정을 실시하여 상기 하드마스크 패턴 사이로 노출된 상기 이온주입층 표면 상에 희생 산화막을 형성하는 단계와, 상기 희생 산화막을 제거하여 상기 이온주입층 내에 개구부를 형성하는 단계와, 상기 개구부가 매립되도록 SiGe층을 성장시키는 단계와, 상기 하드마스크 패턴을 제거하는 단계를 포함하는 이미지 센서 제조방법을 제공한다.According to another aspect of the present invention, there is provided a method of forming a gate electrode for a transistor on a substrate, and forming an ion implantation layer for a photodiode in the substrate exposed to one side of the gate electrode. And forming a hard mask pattern on the substrate including the gate electrode to expose a portion of the ion implantation layer, and performing an oxidation process using the hard mask pattern to expose the ion implanted between the hard mask patterns. Forming a sacrificial oxide film on the surface of the layer, removing the sacrificial oxide film to form an opening in the ion implantation layer, growing a SiGe layer to fill the opening, and removing the hard mask pattern. It provides an image sensor manufacturing method comprising the step.

본 발명의 다른 측면에 있어서, 상기 SiGe층은 에피택시 공정을 실시하여 형성하는데, 상기 에피택시 공정은 Si 소스가스로는 DCS 또는 SiH4를 이용하고, Ge 소스가스로는 SiH4를 이용하는 것이 바람직하다.In another aspect of the invention, the SiGe layer is to form by performing the epitaxial process, wherein the epitaxial process is Si source gas, and using the DCS or SiH 4, Ge source gas, it is preferable to use a SiH 4.

본 발명의 다른 측면에 있어서, 상기 SiGe층을 성장시킨 후, 상기 에피택시 공정과 인시튜로 도핑공정을 실시하는 단계를 더 포함할 수 있다. 바람직하게, 상기 도핑공정은 상기 이온주입층의 도핑 농도와 동일한 농도로 상기 SiGe층을 도핑시키고, PH3 또는 AsH3를 소스가스로 이용한다.In another aspect of the present invention, after the SiGe layer is grown, the method may further include performing the doping process in-situ and the epitaxy process. Preferably, the doping process is to dope the SiGe layer to the same concentration as the doping concentration of the ion implantation layer, using PH 3 or AsH 3 as the source gas.

본 발명의 다른 측면에 있어서, 상기 SiGe층은 Ge의 도핑 농도를 5~30%로 한다. In another aspect of the present invention, the SiGe layer has a doping concentration of 5 to 30% of Ge.

본 발명의 다른 측면에 있어서, 상기 SiGe층을 성장시킨 후, 상기 SiGe층 상부에 Si 캐핑층을 성장시키는 단계를 더 포함할 수 있는데, 상기 Si 캐핑층은 에피택시 공정을 실시하여 성장시킨다. 바람직하게, 상기 Si 캐핑층은 50~500Å의 두께로 성장시킨다.In another aspect of the present invention, after the SiGe layer is grown, the method may further include growing a Si capping layer on the SiGe layer, wherein the Si capping layer is grown by performing an epitaxy process. Preferably, the Si capping layer is grown to a thickness of 50 ~ 500Å.

본 발명의 다른 측면에 있어서, 상기 하드마스크 패턴은 산화막과 질화막의 적층구조로 형성한다.In another aspect of the invention, the hard mask pattern is formed of a laminated structure of an oxide film and a nitride film.

본 발명의 다른 측면에 있어서, 상기 희생 산화막은 불산 수용액을 이용해 제거한다. In another aspect of the present invention, the sacrificial oxide film is removed using an aqueous hydrofluoric acid solution.

또한, 본 발명의 다른 측면에 있어서, 상기 희생 산화막을 형성하고, 상기 희생 산화막을 제거하는 단계는 여러번 반복하여 실시할 수 있다. 바람직하게는, 상기 희생 산화막을 형성하고, 상기 희생 산화막을 제거하는 단계를 여러번 반복하여 실시하는 경우에는 상기 희생 산화막의 두께에 반비례하여 반복횟수를 증가시킨다.In another aspect of the present invention, the forming of the sacrificial oxide film and removing the sacrificial oxide film may be repeated several times. Preferably, when the sacrificial oxide film is formed and the sacrificial oxide film is repeatedly removed several times, the number of repetitions is increased in inverse proportion to the thickness of the sacrificial oxide film.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. In addition, in the drawings, the thicknesses of layers and regions are exaggerated for clarity, and in the case where the layers are said to be "on" another layer or substrate, they may be formed directly on another layer or substrate or Or a third layer may be interposed therebetween. In addition, the same reference numerals throughout the specification represent the same components.

실시예Example

도 2는 본 발명의 실시예에 따른 포토 다이오드를 구비한 이미지 센서의 일부를 도시한 단면도이다. 여기서는, 일례로 PN 접합의 포토 다이오드를 구비한 CMOS 이미지 센서에 대해 설명하기로 한다.2 is a cross-sectional view of a part of an image sensor having a photodiode according to an exemplary embodiment of the present invention. Here, as an example, a CMOS image sensor including a photodiode of a PN junction will be described.

도 2를 참조하면, 본 발명의 실시예에 따른 이미지 센서는 P- 에피층(미도시)이 상부에 성장된 P+ 기판(20) 상에 형성된 트랜지스터용 게이트 전극(25; 이하, 게이트 전극이라 함)과, 게이트 전극(25)의 일측으로 노출된 기판(20) 내에 형성된 N- 포토 다이오드용 이온주입층(27; 이하, N- 이온주입층이라 함)과, 포토 다이오드의 광전변환 효율을 증가시키기 위해 N- 이온주입층(27) 상부에 형성된 SiGe층(40)을 포함한다. 이때, 게이트 전극(25)은 일례로 트랜스퍼 트랜지스터용 게이트 전극만을 도시하였다.Referring to FIG. 2, an image sensor according to an exemplary embodiment of the present invention is a gate electrode 25 for a transistor formed on a P + substrate 20 on which a P − epi layer (not shown) is grown. photodiodes ion-implantation layer (27 for the-box), a gate electrode (25) N formed in the substrate 20 is exposed to a side of; hereinafter, N - Ion implantation layer) and N − to increase the photoelectric conversion efficiency of the photodiode. SiGe layer 40 formed on the ion implantation layer 27 is included. At this time, the gate electrode 25 shows only the gate electrode for the transfer transistor as an example.

특히, SiGe층(40)은 Ge의 도핑농도를 5~30%로 하여 형성되는데, SiGe층(40)의 형성 두께는 1000~2000Å으로 하는 것이 바람직하다.In particular, the SiGe layer 40 is formed with a Ge doping concentration of 5 to 30%, but the formation thickness of the SiGe layer 40 is preferably 1000 to 2000 kPa.

또한, 도면에 도시되진 않았지만, 본 발명의 실시예에 따른 이미지 센서는 SiGe층(40) 상부에 형성된 Si 캐핑층을 더 포함할 수 있는데, 바람직하게는 Si 캐핑층은 50~500Å의 두께로 형성된다.In addition, although not shown in the drawings, the image sensor according to the embodiment of the present invention may further include a Si capping layer formed on the SiGe layer 40, preferably the Si capping layer is formed to a thickness of 50 ~ 500Å do.

전술한 바와 같이, 도 1에 도시된 일반적인 CMOS 이미지 센서는 기본적으로 실리콘(Si)을 매질로 하기 때문에 포토 다이오드로 빛이 입사될 시에 전자-정공 발생률이 저하되어 낮은 전류를 발생시키므로, 광전변환 효율이 저하되었다.As described above, since the general CMOS image sensor shown in FIG. 1 basically uses silicon (Si) as a medium, the electron-hole generation rate decreases when light is incident on a photodiode, thereby generating a low current. The efficiency fell.

이에 따라, 본 발명에서는 포토 다이오드 내에 SiGe층(40)을 성장시킴으로써 SiGe의 높은 양자효율(Quantum Efficiency)을 이용하여 포토 다이오드로 빛이 입사될 시에 전자-정공 발생률을 증가시킬 수 있도록 한다. 따라서, 광전변환 효율을 증가시킬 수 있다.Accordingly, in the present invention, by growing the SiGe layer 40 in the photodiode, the electron-hole generation rate can be increased when light is incident on the photodiode using the high quantum efficiency of SiGe. Therefore, the photoelectric conversion efficiency can be increased.

여기서, P- 에피층/N- 이온주입층(27)이 PN 접합 포토 다이오드를 구성한다. 또한, 도 2에 있어서, 미설명된 '21'은 액티브 영역과 필드 영역을 정의하기 위한 소자분리막(21)이고, '22', '23', '26'은 게이트 전극을 구성하는 게이트 절연막, 게이트 도전막 및 게이트 스페이서이다.Here, the P - epi layer / N - ion implantation layer 27 constitutes a PN junction photodiode. In addition, in FIG. 2, '21', which is not described, is an isolation layer 21 for defining active and field regions, and '22', '23', and '26' are gate insulating films constituting a gate electrode; A gate conductive film and a gate spacer.

이하, 도 3a 내지 도 3j를 참조하여 도 2에 도시된 본 발명의 실시예에 따른 이미지 센서의 제조방법을 설명하기로 한다. 여기서는, 일례로 PN 접합의 포토 다이오드를 구비한 CMOS 이미지 센서에 대해 설명하기로 한다.Hereinafter, a manufacturing method of an image sensor according to an exemplary embodiment of the present invention shown in FIG. 2 will be described with reference to FIGS. 3A to 3J. Here, as an example, a CMOS image sensor including a photodiode of a PN junction will be described.

먼저, 도 3a에 도시된 바와 같이, 액티브 영역과 필드 영역을 정의하기 위한 소자분리막(21)이 형성된 P형 기판(20) 상부에 P- 에피층(미도시)을 에피택시 성장시킨다.First, as shown in FIG. 3A, a P − epitaxial layer (not shown) is epitaxially grown on the P - type substrate 20 on which the device isolation layer 21 for defining the active region and the field region is formed.

이어서, P- 에피층 상에 복수의 트랜지스터용 게이트 전극(25)을 형성한다. 여기서는, 설명의 편의를 위해 포토 다이오드의 광전하를 전송하기 위한 트랜스퍼 트랜지스터의 게이트 전극만을 도시하였다. Then, P - to form a gate electrode 25 for a plurality of transistors on the epitaxial layer. Here, only the gate electrode of the transfer transistor for transferring the photocharge of the photodiode is shown for convenience of description.

이때, 게이트 전극(25)은 일반적인 메모리 소자의 게이트 전극과 같이 게이트 절연막(22)과 게이트 도전막(23)의 적층 구조로 이루어진다.In this case, the gate electrode 25 has a stacked structure of the gate insulating film 22 and the gate conductive film 23 like the gate electrode of a general memory device.

이어서, 게이트 전극(25)을 포함한 기판(20) 상부의 단차를 따라 스페이서용 절연막을 증착한 후, 이를 건식식각하여 게이트 전극(25)의 양측벽에 각각 스페이서(26)를 형성한다.Subsequently, an insulating film for a spacer is deposited along the step of the upper portion of the substrate 20 including the gate electrode 25, followed by dry etching to form spacers 26 on both sidewalls of the gate electrode 25.

이어서, 마스크 공정 및 N형 이온주입공정을 실시하여 게이트 전극(25)의 일측에 얼라인(align)되도록 게이트 전극(25)과 소자분리막(21) 사이의 기판(20) 내에 저농도의 N- 포토 다이오드용 이온주입층(27; 이하, N- 이온주입층이라 함)을 형 성한다. 예컨대, N- 이온주입층(27)은 5족 물질인 인(P) 또는 비소(As)를 주입하여 형성한다. Subsequently, a mask process and an N-type ion implantation process are performed to align N - photo at low concentration in the substrate 20 between the gate electrode 25 and the device isolation film 21 so as to align to one side of the gate electrode 25. An ion implantation layer 27 (hereinafter referred to as N − ion implantation layer) for a diode is formed. For example, the N − ion implantation layer 27 is formed by implanting phosphorus (P) or arsenic (As), which is a Group 5 material.

또한, N- 이온주입층(27)은 소자분리막(21)과 일정 거리 이격되어 형성하는 것이 바람직하다. 이는, 소자분리막(21) 측벽의 결함으로 인해 N- 이온주입층(27)으로 흐르는 암전류(Dark current)를 차단하기 위함이다.In addition, the N − ion implantation layer 27 may be formed to be spaced apart from the device isolation film 21 by a predetermined distance. This is to block dark current flowing to the N − ion implantation layer 27 due to a defect in the sidewall of the device isolation layer 21.

이어서, 도 3b에 도시된 바와 같이, 게이트 전극(25)을 포함한 기판(20) 상부의 단차를 따라 하드마스크(30)로 산화막(28) 및 질화막(29)을 차례로 증착한다. 예컨대, 산화막(28)은 열산화(Thermal oxidation), LPCVD(Low Pressure -Chemical Vapor Deposition), 퍼니스(Furnace) 장비를 이용한 퍼니스 CVD, 써멀(Thermal) CVD 및 플라즈마(Plasma) CVD 중 어느 하나의 방식을 이용하여 50~300Å의 두께로 형성한다. 바람직하게는, LPCVD 방식을 이용하여 100Å의 두께로 형성한다. Subsequently, as shown in FIG. 3B, the oxide film 28 and the nitride film 29 are sequentially deposited on the hard mask 30 along the step of the upper portion of the substrate 20 including the gate electrode 25. For example, the oxide film 28 may be any one of thermal oxidation, low pressure-chemical vapor deposition (LPCVD), furnace CVD using furnace equipment, thermal CVD, and plasma CVD. Using to form a thickness of 50 ~ 300Å. Preferably, the film is formed to a thickness of 100 GPa using the LPCVD method.

또한, 질화막(29)은 LPCVD, 퍼니스 CVD, 써멀 CVD 및 플라즈마 CVD 중 어느 하나의 방식을 이용하여 200~1000Å의 두께로 증착한다. 바람직하게는, LPCVD 방식을 이용하여 300Å의 두께로 증착한다.In addition, the nitride film 29 is deposited to a thickness of 200 to 1000 mW using any one of LPCVD, furnace CVD, thermal CVD, and plasma CVD. Preferably, the film is deposited to a thickness of 300 mW using the LPCVD method.

이어서, 도 3c에 도시된 바와 같이, 질화막(29) 상에 감광막(미도시)을 도포한 후, 포토 마스크(Photo-mask)를 이용한 노광 및 현상공정을 실시하여 감광막 패턴(31)을 형성한다. 여기서, 감광막 패턴(31)은 SiGe층이 형성될 영역을 정의하기 위한 것으로, N- 이온주입층(27)에 대응되는 영역이 일부 오픈(open)되는 구조로 형 성한다.Subsequently, as shown in FIG. 3C, a photoresist film (not shown) is applied onto the nitride film 29, and then an exposure and development process using a photo-mask is performed to form the photoresist pattern 31. . Here, the photoresist pattern 31 is used to define a region where a SiGe layer is to be formed, and has a structure in which a region corresponding to the N − ion implantation layer 27 is partially opened.

이어서, 감광막 패턴(31)을 마스크(mask)로 이용한 건식식각공정(32)을 실시하여 N- 이온주입층(27) 상부의 질화막 및 산화막(29, 28)을 차례로 식각한다. 이로써, N- 이온주입층(27)의 일부를 노출시키는 구조의 하드마스크 패턴(30a)이 형성된다. Subsequently, a dry etching process 32 using the photoresist pattern 31 as a mask is performed to sequentially etch the nitride films and the oxide films 29 and 28 on the N − ion implantation layer 27. As a result, a hard mask pattern 30a having a structure in which a portion of the N − ion implantation layer 27 is exposed is formed.

이어서, 도 3d에 도시된 바와 같이, 스트립(strip) 공정을 실시하여 감광막 패턴(31, 도 3c 참조)을 제거한다. Subsequently, as illustrated in FIG. 3D, a strip process is performed to remove the photoresist pattern 31 (see FIG. 3C).

이어서, 하드마스크 패턴(30a)을 산화 방지막으로 하는 제1 열산화 공정을 실시하여 하드마스크 패턴(30a) 사이로 노출된 N- 이온주입층(27)의 표면 상에 희생 산화막(33; 이하, 제1 희생 산화막이라 함)을 형성한다. 바람직하게는, 제1 희생 산화막(33)은 1000Å의 두께로 형성한다. Then, the first column subjected to the oxidation step the hard mask pattern (30a), the N exposure between that of the hard mask pattern (30a) to the film oxide-ion-implanted layer 27 is a surface onto the sacrificial oxide film (33; hereinafter, a 1 sacrificial oxide film). Preferably, the first sacrificial oxide film 33 is formed to a thickness of 1000 kPa.

이어서, 도 3e에 도시된 바와 같이, 불산 수용액을 이용한 습식식각공정을 실시하여 제1 희생 산화막(33, 도 3d 참조)을 제거한다. 이로써, N- 이온주입층(27)의 상부에 일정 깊이로 개구부(34; 이하, 제1 개구부라 함)가 형성된다. 바람직하게는, 제1 개구부(34)는 기판(20) 상부로부터 500Å의 두께만큼 식각되어 형성된다.Subsequently, as illustrated in FIG. 3E, a wet etching process using an aqueous hydrofluoric acid solution is performed to remove the first sacrificial oxide layer 33 (see FIG. 3D). As a result, an opening 34 (hereinafter, referred to as a first opening) is formed at a predetermined depth on the N − ion implantation layer 27. Preferably, the first opening 34 is etched by a thickness of 500 mm 3 from the top of the substrate 20.

이러한 습식식각공정 시에는 제1 희생 산화막(33)과 함께 하드마스크(30)용 산화막(28)의 가장자리 부분이 일부 식각될 수 있다.In the wet etching process, an edge portion of the oxide film 28 for the hard mask 30 may be partially etched together with the first sacrificial oxide film 33.

이어서, 도 3f에 도시된 바와 같이, 하드마스크 패턴(30a)을 산화 방지막으로 하는 제2 열산화 공정을 실시하여 실리콘이 노출된 N- 이온주입층(27) 표면에 희생 산화막(35; 이하, 제2 희생 산화막이라 함)을 형성한다. 바람직하게는, 제2 희생 산화막(35)은 1000Å의 두께로 형성한다.Then, as shown in Fig. 3f, a hard mask pattern (30a) of the silicon the N exposed by carrying out a second thermal oxidation step for the film oxide-ion-implanted layer 27, the sacrificial oxide film (35 to the surface; or less, A second sacrificial oxide film). Preferably, the second sacrificial oxide film 35 is formed to a thickness of 1000 kPa.

이어서, 도 3g에 도시된 바와 같이, 다시 불산 수용액을 이용한 습식식각공정을 실시하여 제2 희생 산화막(35, 도 3f 참조)을 제거한다. 이로써, N- 이온주입층(27)의 상부에 일정 깊이로 개구부(36; 이하, 제2 개구부라 함)가 형성된다. Subsequently, as shown in FIG. 3G, the wet etching process using the hydrofluoric acid solution is performed again to remove the second sacrificial oxide layer 35 (see FIG. 3F). As a result, an opening 36 (hereinafter referred to as a second opening) is formed at a predetermined depth on the N − ion implantation layer 27.

이러한 습식식각공정 시에는 제2 희생 산화막(35)과 함께 하드마스크(30)용 산화막(28)의 가장자리 부분이 일부 식각될 수 있다.In the wet etching process, an edge portion of the oxide film 28 for the hard mask 30 may be partially etched together with the second sacrificial oxide film 35.

이어서, 도 3h에 도시된 바와 같이, 하드마스크 패턴(30a)을 산화 방지막으로 하는 제3 열산화 공정을 실시하여 실리콘이 노출된 N- 이온주입층(27) 표면에 희생 산화막(37; 이하, 제3 희생 산화막이라 함)을 형성한다. 바람직하게는, 제3 희생 산화막(37)은 1000Å의 두께로 형성한다.Then, as shown in Figure 3h, hard mask pattern (30a) the third column of the silicon is exposed by performing an oxidation process N for a film oxide-ion-implanted layer 27, the sacrificial oxide film on the surface (37; or less, A third sacrificial oxide film). Preferably, the third sacrificial oxide film 37 is formed to a thickness of 1000 kPa.

이어서, 도 3i에 도시된 바와 같이, 또다시 불산 수용액을 이용한 습식식각공정을 실시하여 제3 희생 산화막(37, 도 3h 참조)을 제거한다. 이로써, N- 이온주입층(27)의 상부에 일정 깊이로 개구부(38; 이하, 제3 개구부라 함)이 형성된다. 바람직하게는, 최종적으로 제3 개구부(38)는 기판(20) 상부로부터 약 1500Å의 두께만큼 식각되어 형성된다.Subsequently, as shown in FIG. 3I, a wet etching process using hydrofluoric acid solution is again performed to remove the third sacrificial oxide layer 37 (see FIG. 3H). As a result, an opening 38 (hereinafter referred to as a third opening) is formed on the N-ion implanted layer 27 at a predetermined depth. Preferably, the third opening 38 is finally etched from the top of the substrate 20 by a thickness of about 1500 mm 3.

이어서, 도 3j에 도시된 바와 같이, 에피택시(Epitaxy) 공정, 예컨대 SEG(Selective Epitaxial Growth) 공정을 실시하여 SiGe층(40)을 성장시킨다. 예컨대, SiGe층(40)은 Ge의 도핑농도를 5~30%로 하여 형성하되 1000~2000Å로 성장시킨다. 바람직하게는, 1500Å의 두께로 성장시킨다.Subsequently, as shown in FIG. 3J, an epitaxial process, for example, a selective epitaxial growth (SEG) process is performed to grow the SiGe layer 40. For example, the SiGe layer 40 is formed with a Ge doping concentration of 5-30%, but is grown to 1000-2000 kPa. Preferably, it is grown to a thickness of 1500 kPa.

여기서, 에피택시 공정은 Si 소스가스로는 DCS(DiChloroSilane(SiH2Cl2)) 또는 SiH4를 이용하고, Ge 소스가스로는 SiH4를 이용한다. Here, the epitaxial process is Si source gas, DCS (DiChloroSilane (SiH 2 Cl 2 )) or using the SiH 4 and, Ge source gas is used in the SiH 4.

이어서, SiGe층(40)을 성장시킨 후, 에피택시 공정과 인시튜(in-situ)로 도핑공정을 실시한다. 예컨대, 도핑공정은 N- 이온주입층(27)의 도핑 농도와 동일한 농도로 SiGe층(40)을 도핑시키는데, 이때에는 PH3 또는 AsH3를 소스가스로 이용한다.Subsequently, after the SiGe layer 40 is grown, the doping process is performed in an epitaxy process and in-situ. For example, the doping process dope the SiGe layer 40 at the same concentration as the doping concentration of the N − ion implantation layer 27, in which case PH 3 or AsH 3 is used as the source gas.

이어서, 도면에 도시하진 않았지만, SiGe층(40)을 성장시킨 후, SiGe층(40) 상부에 Si 캐핑층을 성장시킬 수 있다. 이때, Si 캐핑층 또한 에피택시 공정을 실시하여 성장시키는데, 바람직하게는, Si 캐핑층은 50~500Å의 두께로 성장시킨다.Subsequently, although not shown, after the SiGe layer 40 is grown, the Si capping layer may be grown on the SiGe layer 40. At this time, the Si capping layer is also grown by performing an epitaxy process, Preferably, the Si capping layer is grown to a thickness of 50 ~ 500 kPa.

이어서, 인산 수용액(H3PO4)을 이용한 습식식각공정을 실시하여 하드마스크(30)용 질화막(29, 도 3i 참조)을 식각하고, 불산 수용액을 이용한 습식식각공정을 실시하여 하드마스크(30)용 산화막(28, 도 3i 참조)을 제거한다. Subsequently, a wet etching process using an aqueous solution of phosphoric acid (H 3 PO 4) is performed to etch the nitride film 29 (see FIG. 3I) for the hard mask 30, and a wet etching process using an aqueous hydrofluoric acid solution is performed to perform an oxide film for the hard mask 30. (28, see FIG. 3I).

이를 통해, N- 이온주입층(27) 상부에 양자효율이 높은 SiGe층(40)이 형성됨에 따라 SiGe층(40)을 구비한 포토 다이오드를 형성함으로써, 고화질의 이미지 센서를 제조할 수 있게 된다.As a result, as the SiGe layer 40 having high quantum efficiency is formed on the N − ion implantation layer 27, a photodiode having the SiGe layer 40 is formed, thereby making it possible to manufacture a high quality image sensor. .

이후에는, 공지된 일련의 이미지 센서 제조 공정에 따라 칼라필터, 마이크로 렌즈 등을 형성한다.Thereafter, a color filter, a micro lens, and the like are formed according to a known series of image sensor manufacturing processes.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시 예가 가능함을 이해할 수 있을 것이다. Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이, 본 발명에 의하면, 포토 다이오드 내에 SiGe층을 성장시킴으로써 SiGe의 높은 양자효율(Quantum Efficiency)을 이용하여 포토 다이오드로 빛이 입사될 시에 전자-정공 발생률을 증가시킬 수 있도록 한다.As described above, according to the present invention, by growing the SiGe layer in the photodiode, it is possible to increase the electron-hole incidence rate when light is incident on the photodiode using the high quantum efficiency of SiGe. .

따라서, 광전변환 효율을 증가시킬 수 있다. 이를 통해 고화질의 이미지 센서를 제조할 수 있다.Therefore, the photoelectric conversion efficiency can be increased. This makes it possible to manufacture high quality image sensors.

Claims (26)

기판 상에 형성된 트랜지스터용 게이트 전극;A gate electrode for a transistor formed on the substrate; 상기 게이트 전극의 일측으로 노출된 상기 기판 내에 형성된 포토 다이오드용 이온주입층; An ion implantation layer for a photodiode formed in the substrate exposed to one side of the gate electrode; 상기 포토 다이오드의 광전변환 효율을 증가시키기 위해 상기 이온주입층 상부에 형성된 SiGe층; 및A SiGe layer formed on the ion implantation layer to increase the photoelectric conversion efficiency of the photodiode; And 상기 SiGe층 상부에 형성된 Si 캐핑층Si capping layer formed on the SiGe layer 을 포함하는 이미지 센서.Image sensor comprising a. 제 1 항에 있어서,The method of claim 1, 상기 SiGe층은 Ge의 도핑농도를 5~30%로 하는 이미지 센서.The SiGe layer is an image sensor having a doping concentration of 5 to 30% of Ge. 제 2 항에 있어서,The method of claim 2, 상기 SiGe층은 1000~2000Å의 두께로 형성된 이미지 센서.The SiGe layer is an image sensor formed to a thickness of 1000 ~ 2000Å. 삭제delete 제 1 항 내지 제 3 항 중 어느 하나의 항에 있어서,The method according to any one of claims 1 to 3, 상기 Si 캐핑층은 50~500Å의 두께로 형성된 이미지 센서. The Si capping layer is an image sensor formed to a thickness of 50 ~ 500Å. 기판 상에 트랜지스터용 게이트 전극을 형성하는 단계;Forming a gate electrode for the transistor on the substrate; 상기 게이트 전극의 일측으로 노출된 상기 기판 내에 포토 다이오드용 이온주입층을 형성하는 단계;Forming an ion implantation layer for a photodiode in the substrate exposed to one side of the gate electrode; 상기 이온주입층의 일부가 노출되도록 상기 게이트 전극을 포함한 상기 기판 상에 하드마스크 패턴을 형성하는 단계;Forming a hard mask pattern on the substrate including the gate electrode to expose a portion of the ion implantation layer; 상기 하드마스크 패턴을 이용한 산화공정을 실시하여 상기 하드마스크 패턴 사이로 노출된 상기 이온주입층 표면 상에 희생 산화막을 형성하는 단계;Performing a oxidation process using the hard mask pattern to form a sacrificial oxide film on a surface of the ion implantation layer exposed between the hard mask patterns; 상기 희생 산화막을 제거하여 상기 이온주입층 내에 개구부를 형성하는 단계;Removing the sacrificial oxide layer to form an opening in the ion implantation layer; 상기 개구부가 매립되도록 SiGe층을 성장시키는 단계; 및Growing a SiGe layer to fill the openings; And 상기 하드마스크 패턴을 제거하는 단계Removing the hard mask pattern 를 포함하는 이미지 센서 제조방법.Image sensor manufacturing method comprising a. 제 6 항에 있어서,The method of claim 6, 상기 SiGe층은 에피택시 공정을 실시하여 형성하는 이미지 센서 제조방법.The SiGe layer is formed by performing an epitaxy process. 제 7 항에 있어서,The method of claim 7, wherein 상기 에피택시 공정은 Si 소스가스로는 DCS 또는 SiH4를 이용하고, Ge 소스가스로는 SiH4를 이용하는 이미지 센서 제조방법.The epitaxy process uses a DCS or SiH4 as the Si source gas, SiH4 as a Ge source gas. 제 8 항에 있어서,The method of claim 8, 상기 SiGe층을 성장시킨 후, 상기 에피택시 공정과 인시튜로 도핑공정을 실시하는 단계를 더 포함하는 이미지 센서 제조방법.And growing the SiGe layer, and then performing a doping process in-situ with the epitaxy process. 제 9 항에 있어서, The method of claim 9, 상기 도핑공정은 상기 이온주입층의 도핑 농도와 동일한 농도로 상기 SiGe층을 도핑시키는 이미지 센서 제조방법.The doping process is a method for manufacturing an image sensor to dope the SiGe layer at the same concentration as the doping concentration of the ion implantation layer. 제 10 항에 있어서,The method of claim 10, 상기 도핑공정은 PH3 또는 AsH3를 소스가스로 이용하는 이미지 센서 제조방법.The doping process is an image sensor manufacturing method using PH 3 or AsH 3 as a source gas. 제 6 항 내지 제 11 항 중 어느 하나의 항에 있어서,The method according to any one of claims 6 to 11, 상기 SiGe층은 1000~2000Å의 두께로 성장시키는 이미지 센서 제조방법.The SiGe layer is an image sensor manufacturing method to grow to a thickness of 1000 ~ 2000Å. 제 12 항에 있어서,The method of claim 12, 상기 SiGe층은 Ge의 도핑 농도를 5~30%로 하는 이미지 센서 제조방법.The SiGe layer is a method of manufacturing an image sensor to the Ge doping concentration of 5 to 30%. 제 6 항 내지 제 11 항 중 어느 하나의 항에 있어서,The method according to any one of claims 6 to 11, 상기 SiGe층을 성장시킨 후, 상기 SiGe층 상부에 Si 캐핑층을 성장시키는 단계를 더 포함하는 이미지 센서 제조방법.After growing the SiGe layer, further comprising the step of growing a Si capping layer on the SiGe layer. 제 14 항에 있어서,The method of claim 14, 상기 Si 캐핑층은 에피택시 공정을 실시하여 성장시키는 이미지 센서 제조방 법.The Si capping layer is an image sensor manufacturing method to grow by performing an epitaxy process. 제 15 항에 있어서,The method of claim 15, 상기 Si 캐핑층은 50~500Å의 두께로 성장시키는 이미지 센서 제조방법.The Si capping layer is an image sensor manufacturing method to grow to a thickness of 50 ~ 500Å. 제 6 항 내지 제 11 항 중 어느 하나의 항에 있어서, 상기 하드마스크 패턴을 형성하는 단계는,The method of claim 6, wherein the forming of the hard mask pattern comprises: 상기 게이트 전극을 포함한 상기 기판 상부의 단차를 따라 하드마스크를 증착하는 단계;Depositing a hard mask along a step above the substrate including the gate electrode; 상기 하드마스크 상에 상기 이온주입층의 일부와 대응되는 영역의 상기 하드마스크를 노출시키는 구조의 감광막 패턴을 형성하는 단계;Forming a photoresist pattern having a structure exposing the hard mask in a region corresponding to a portion of the ion implantation layer on the hard mask; 상기 감광막 패턴을 이용한 식각공정을 통해 상기 이온주입층의 일부가 노출되도록 상기 하드마스크를 식각하는 단계Etching the hard mask to expose a portion of the ion implantation layer through an etching process using the photoresist pattern 를 포함하는 이미지 센서 제조방법.Image sensor manufacturing method comprising a. 제 17 항에 있어서,The method of claim 17, 상기 하드마스크 패턴은 산화막과 질화막의 적층구조로 형성하는 이미지 센 서 제조방법.The hard mask pattern is an image sensor manufacturing method to form a stacked structure of an oxide film and a nitride film. 제 18 항에 있어서,The method of claim 18, 상기 산화막은 열산화, LPCVD, 퍼니스 CVD, 써멀 CVD 및 플라즈마 CVD 중 어느 하나의 방식을 이용하여 형성하는 이미지 센서 제조방법.The oxide film is formed by any one of thermal oxidation, LPCVD, furnace CVD, thermal CVD and plasma CVD. 제 19 항에 있어서,The method of claim 19, 상기 산화막은 50~300Å의 두께로 형성하는 이미지 센서 제조방법.The oxide film is a method of manufacturing an image sensor to form a thickness of 50 ~ 300Å. 제 18 항에 있어서,The method of claim 18, 상기 질화막은 LPCVD, 퍼니스 CVD, 써멀 CVD 및 플라즈마 CVD 중 어느 하나의 방식을 이용하여 증착하는 이미지 센서 제조방법.The nitride film is deposited using any one of LPCVD, furnace CVD, thermal CVD and plasma CVD method. 제 21 항에 있어서,The method of claim 21, 상기 질화막은 200~1000Å의 두께로 형성하는 이미지 센서 제조방법.The nitride film is an image sensor manufacturing method to form a thickness of 200 ~ 1000Å. 제 6 항 내지 제 11 항 중 어느 하나의 항에 있어서,The method according to any one of claims 6 to 11, 상기 희생 산화막은 500~1000Å의 두께로 형성하는 이미지 센서 제조방법.The sacrificial oxide film is an image sensor manufacturing method to form a thickness of 500 ~ 1000Å. 제 23 항에 있어서,The method of claim 23, 상기 희생 산화막은 불산 수용액을 이용해 제거하는 이미지 센서 제조방법.The sacrificial oxide film is removed using an aqueous solution of hydrofluoric acid. 제 24 항에 있어서,The method of claim 24, 상기 희생 산화막을 형성하고, 상기 희생 산화막을 제거하는 단계는 여러번 반복하여 실시하는 이미지 센서 제조방법.And forming the sacrificial oxide film and removing the sacrificial oxide film repeatedly. 제 25 항에 있어서,The method of claim 25, 상기 희생 산화막을 형성하고, 상기 희생 산화막을 제거하는 단계를 여러번 반복하여 실시하는 경우에는 상기 희생 산화막의 두께에 반비례하여 반복횟수를 증가시키는 이미지 센서 제조방법.When the sacrificial oxide film is formed and the sacrificial oxide film is repeatedly removed several times, the number of repetitions is increased in inverse proportion to the thickness of the sacrificial oxide film.
KR1020050132940A 2005-12-29 2005-12-29 Image sensor and method for manufacturing the same KR100718773B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132940A KR100718773B1 (en) 2005-12-29 2005-12-29 Image sensor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132940A KR100718773B1 (en) 2005-12-29 2005-12-29 Image sensor and method for manufacturing the same

Publications (1)

Publication Number Publication Date
KR100718773B1 true KR100718773B1 (en) 2007-05-16

Family

ID=38277325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132940A KR100718773B1 (en) 2005-12-29 2005-12-29 Image sensor and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR100718773B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352437B1 (en) 2012-11-05 2014-01-20 주식회사 동부하이텍 Photo sensor and a method of fabricating the same
CN112510058A (en) * 2020-12-16 2021-03-16 中山大学 Integrated photoelectric sensor and preparation method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010093670A (en) * 2000-03-28 2001-10-29 니시무로 타이죠 Solid state image sensor and manufacturing method thereof
KR20010109144A (en) * 2000-05-30 2001-12-08 마찌다 가쯔히꼬 Circuit-incorporating photosensitive device
KR20030041573A (en) * 2001-11-20 2003-05-27 주식회사 하이닉스반도체 Image sensor and fabricating method of the same
US20040097021A1 (en) * 2000-10-19 2004-05-20 Augusto Carlos J.R.P. Method of fabricating heterojunction photodiodes integrated with cmos

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010093670A (en) * 2000-03-28 2001-10-29 니시무로 타이죠 Solid state image sensor and manufacturing method thereof
KR20010109144A (en) * 2000-05-30 2001-12-08 마찌다 가쯔히꼬 Circuit-incorporating photosensitive device
US20040097021A1 (en) * 2000-10-19 2004-05-20 Augusto Carlos J.R.P. Method of fabricating heterojunction photodiodes integrated with cmos
KR20030041573A (en) * 2001-11-20 2003-05-27 주식회사 하이닉스반도체 Image sensor and fabricating method of the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352437B1 (en) 2012-11-05 2014-01-20 주식회사 동부하이텍 Photo sensor and a method of fabricating the same
CN112510058A (en) * 2020-12-16 2021-03-16 中山大学 Integrated photoelectric sensor and preparation method thereof

Similar Documents

Publication Publication Date Title
KR100625944B1 (en) Photodiode in cmos image sensor and method for manufacturing the same
JP5529304B2 (en) Image sensor and manufacturing method thereof
US8829636B2 (en) Solid-state image pickup deviceand fabrication process thereof
KR100657143B1 (en) Image sensor, and method for fabricating the same
US7713808B2 (en) CMOS image sensor and method for fabricating the same
TWI451564B (en) Image sensor having two epitaxial layers and method for making the same
KR20080058841A (en) Vertical-type cmos image sensor and method of manufacturing the same
US7537971B2 (en) Method for fabricating CMOS image sensor
KR100718773B1 (en) Image sensor and method for manufacturing the same
KR100749268B1 (en) Image sensor and method for manufacturing the same
KR20070064857A (en) Image sensor and method for manufacturing the same
US20230067685A1 (en) Image sensor with vertical transfer gate
US20080160731A1 (en) Method for fabricating cmos image sensor
KR20040058692A (en) CMOS image sensor with shield layer protecting surface of photo diode and method for fabricating thereof
KR100654056B1 (en) Image sensor and method for manufacturing the same
CN214542237U (en) Image sensor with a plurality of pixels
KR100672712B1 (en) Method of manufacturing photo diode in semiconductor CMOS image sensor
KR101033397B1 (en) Method for Manufacturing of Image Sensor
KR100664467B1 (en) Method for manufacturing solid-state imaging device
KR100935764B1 (en) Image sensor and method for fabricating the same
KR20070066474A (en) Image sensor and method for manufacturing the same
KR100663610B1 (en) Image sensor and method for manufacturing the same
KR20070036534A (en) Method for manufacturing image sensor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110428

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee