KR100713984B1 - 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법 - Google Patents

멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법 Download PDF

Info

Publication number
KR100713984B1
KR100713984B1 KR1020050086179A KR20050086179A KR100713984B1 KR 100713984 B1 KR100713984 B1 KR 100713984B1 KR 1020050086179 A KR1020050086179 A KR 1020050086179A KR 20050086179 A KR20050086179 A KR 20050086179A KR 100713984 B1 KR100713984 B1 KR 100713984B1
Authority
KR
South Korea
Prior art keywords
data
plane
program
loading
page
Prior art date
Application number
KR1020050086179A
Other languages
English (en)
Other versions
KR20070031585A (ko
Inventor
장승호
양중섭
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050086179A priority Critical patent/KR100713984B1/ko
Priority to US11/322,844 priority patent/US20070061538A1/en
Priority to CNA2005101375551A priority patent/CN1933025A/zh
Priority to JP2006058106A priority patent/JP2007080475A/ja
Publication of KR20070031585A publication Critical patent/KR20070031585A/ko
Application granted granted Critical
Publication of KR100713984B1 publication Critical patent/KR100713984B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0877—Cache access modes
    • G06F12/0882—Page mode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Abstract

본 발명은 페이지 버퍼들과 메모리 셀 블록들로 이루어진 N(N은 자연수)개의 플레인 구조를 가진 비휘발성 메모리 장치의 프로그램 방법에 관한 것으로서, 상기 N개의 플레인 각각의 페이지 버퍼들로 데이터를 순차적으로 로딩하는 단계; 및 첫 번째 내지 N번째 플레인 각각의 페이지 버퍼들 내로 상기 데이터 로딩이 순차적으로 종료되는 순서대로 상기 첫 번째 내지 N번째 플레인 내의 각 페이지 버퍼들에 로딩된 데이터를 상기 첫 번째 내지 N번째 플레인 각각의 선택된 메모리 셀 블록 내의 해당 페이지에 순차적으로 프로그램하는 단계를 포함한다.
.
페이지 버퍼, 카피백, 프로그램

Description

멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램 방법{Programming method of non-volatile memory device having multi-plane structure}
도 1은 기존의 멀티-플레인 구조를 갖는 낸드형 플래시 메모리 장치의 멀티-페이지 프로그램 방법을 설명하는 도면;
도 2는 기존의 캐쉬 래치를 갖는 낸드형 플래시 메모리 장치의 캐쉬 프로그램 방법을 설명하는 도면;
도 3은 일반적인 낸드형 플래시 메모리 장치의 프로그램 방법을 설명하는 도면; 및
도 4 내지 도 6는 본 발명의 바람직한 실시예에 따른 멀티-플레인 구조를 갖는 낸드형 플래시 메모리 장치의 멀티-페이지 프로그램 방법을 설명하는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
PN : 플레인 MB : 메모리 셀 블록
PB : 페이지 버퍼 PG : 페이지
본 발명은 비휘발성 메모리 장치의 프로그램 방법에 관한 것으로, 특히 멀티-플레인 구조를 갖는 낸드형 플래시 메모리 장치의 프로그램 방법에 관한 것이다.
낸드형 플래시 메모리 장치는 프로그램 속도가 수백 ㎲정도로 느리기 때문에 프로그램 속도를 올리는 것이 칩의 성능을 나타내는 중요한 파라미터가 된다. 프로그램 속도를 올리기 위해서, 캐쉬 프로그램, 멀티-페이지 프로그램 등의 여러가지 프로그램 동작 방식이 제시되어 왔다.
도 1은 멀티-플레인 구조를 갖는 낸드형 플래시 메모리 장치의 멀티-페이지 프로그램 방법을 나타낸다.
도 1를 참조하면, 멀티-페이지 프로그램 방법은 전체 플레인(예컨대 4개의 플레인)의 각 페이지 버퍼(미도시)로 순차적으로 데이터를 로딩한 후에(①은 첫번째 플레인의 페이지 버퍼로의 데이터 로딩, ②은 두번째 플레인의 페이지 버퍼로의 데이터 로딩, ③은 세번째 플레인의 페이지 버퍼로의 데이터 로딩, ④는 네번째 플레인의 페이지 버퍼로의 데이터 로딩), 전체 플레인 내의 각 페이지 버퍼로 로딩된 데이터를 동시에 프로그램하여 한번에 4 페이지를 동시에 프로그램하는 방식이다(⑤는 프로그램 시간).
예를 들어 4-플레인 구조를 갖는 낸드형 플래시 메모리 장치에서 하나의 페이지 버퍼가 2Kbyte, 페이지 버퍼 한 개에 데이터를 로딩하는 시간이 25ns, 한 페 이지의 프로그램 시간이 150us일 때, 한번에 8페이지를 연속적으로 프로그램하는데 걸리는 시간은 50us+50us+50us+50us+150us+50us+50us+50us+50us+150us=700us이다. 여기서 50us=2K×25ns이다. 즉, 한 번 프로그램할 때 4-페이지를 동시에 프로그램한 후에, 다시 4페이지를 동시에 프로그램한다.
이러한 멀티-페이지 프로그램 방법은 연속적으로 페이지를 계속해서 프로그램하는 경우에 프로그램 성능이 떨어지는 문제점이 있다.
도 2는 캐쉬 래치를 갖는 낸드형 플래시 메모리 장치의 캐쉬 프로그램 방법을 나타낸다.
도 2를 참조하면, 캐쉬 프로그램 방법은 단일 플레인 내에서 캐쉬 래치(미도시)를 이용하여 데이터를 로딩하는 시간(①은 캐쉬 래치로 데이터를 로딩하는 시간, ①'은 캐쉬 래치에서 메인 래치(미도시)로 데이터를 로딩하는 시간)이 프로그램하는 시간(②번)에 묻히도록 하여 하나의 페이지를 프로그램하는 방법이다.
예를 들어, 캐쉬 래치를 갖는 낸드형 플래시 메모리 장치에서, 하나의 페이지 버퍼가 2Kbyte이고, 페이지 버퍼 한 개에 데이터를 로딩하는 시간이 25ns이며, 한 페이지의 프로그램 시간이 150us일 때, 한 번에 8페이지를 연속적으로 프로그램하는데 걸리는 시간은 50us+(150us×8)=1250us이다. 즉 한번에 프로그램할 때 1페이지씩 8번 한다. 여기서, 50us=2K×25ns이다.
이러한 캐쉬 프로그램 방법은 캐쉬 래치를 추가로 필요로 하게 되며, 또한 한 플레인 내에서 연속적으로 동작하므로, 한 번에 프로그램되는 전체 셀의 수는 1페이지를 넘을 수 없는 단점이 있다.
도 3는 일반적인 낸드형 플래시 메모리 장치의 프로그램 방법을 나타낸다.
도 3를 참조하면, 일반적인 프로그램 방법은 단일 플레인 내에서 페이지 버퍼(미도시)로 데이터를 로딩하는 시간(①)과 프로그램하는 시간(②번)을 다 이용해서 하나의 페이지를 프로그램하는 방식이다.
예를 들어, 일반적인 낸드형 플래시 메모리 장치에서, 하나의 페이지 버퍼가 2Kbyte이고, 페이지 버퍼 한 개에 데이터를 로딩하는 시간이 25ns이며, 한 페이지의 프로그램 시간이 150us일 때, 한 번에 8페이지를 연속적으로 프로그램하는데 걸리는 시간은 (50us+150us)×8=1600us이다. 여기서, 50us=2K×25ns이다. 이 일반적인 낸드형 플래시 메모리 장치 역시 한번에 프로그램할 때 1페이지씩 8번 한다.
이러한 일반적인 낸드형 플래시 메모리 장치는 하나의 페이지를 프로그램할 때 데이터 입력 시간과 데이터 프로그램 시간이 모두 걸리기 때문에, 멀티-페이지 프로그램과 캐쉬 프로그램보다 훨씬 더 많은 프로그램 시간이 걸린다.
본 발명이 이루고자 하는 기술적 과제는 데이터 프로그램이 데이터 로딩 시간에 이루어지도록 하여 프로그램 시간을 줄이는 멀티-플레인 구조를 갖는 낸드형 플래시 장치의 프로그램 방법을 제공하는데 있다.
상술한 과제을 달성하기 위해 안출된 본 발명의 제1 관점에 따른, 적어도 두 개 이상의 플레인들을 가진 비휘발성 메모리 장치의 프로그램 방법는, 상기 플레인 전체의 각 페이지 버퍼들로 순차적으로 데이터를 로딩하는 중에 첫 번째로 선택된 플레인의 페이지 버퍼들로의 데이터 로딩이 종료되면, 첫 번째 플레인의 페이지 버퍼들 내로의 로딩 완료된 데이터를 프로그램하기 시작하여 순차적으로 마지막으로 선택된 플레인의 페이지 버퍼들 내로의 로딩 완료된 데이터까지 프로그램한다.
상술한 과제을 달성하기 위해 안출된 본 발명의 제2 관점에 따른, N(N은 자연수)개의 플레인을 가진 비휘발성 메모리 장치의 프로그램 방법은, 상기 N개의 플레인 중 일부 선택된 플레인들의 각 페이지 버퍼들로 데이터를 로딩하는 중에 첫 번째로 선택된 플레인의 페이지 버퍼들로의 데이터 로딩이 종료되면, 첫 번째 플레인의 페이지 버퍼들 내로의 로딩 완료된 데이터를 프로그램하기 시작하여 순차적으로 마지막으로 선택된 플레인의 페이지 버퍼들 내로의 로딩 완료된 데이터까지 프로그램한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 동일한 참조부호는 같은 기능을 수행하는 동일 부재를 나타낸다.
도 4 내지 도 6는 본 발명의 바람직한 실시예에 따른 멀티-플레인 구조를 갖 는 낸드형 플래시 메모리 장치의 멀티-페이지 프로그램 방법을 나타낸다.
도 4를 참조하면, 멀티-플레인 구조를 갖는 낸드형 플래시 메모리 장치는 4개의 플레인 PN<0>~PN<3>를 포함한다. 여기서, 플레인이 4개로 도시되어 있지만, 플레인이 복수개 존재하는 것으로 간주한다. 플레인 PN<0>~PN<3> 각각은 k개의 메모리 셀 블록 MB<0>~MB<k>를 포함한다. 메모리 셀 블록 MB<0>~MB<k> 각각은 n개의 워드라인 WL0~WLn에 의해 각각 제어되는 n개의 페이지 PG<0>~PG<n>로 구성된다. 도면에는 플레인 PN<0>~PN<3> 각각에는 페이지 버퍼가 1개씩 존재하는 것으로 도시되어 있지만 이들 페이지 버퍼(PB<0>~PB<3>) 각각은 비트라인쌍 만큼의 페이지 버퍼(하나의 비트라인쌍에 한 개의 페이지 버퍼가 연결됨)가 존재하는 것으로 간주한다.
도 4는 멀티-플레인 구조를 갖는 낸드형 플래시 메모리 장치의 멀티-페이지 프로그램 방법을 나타낸 블록도이고, 도 5는 도 4에 도시한 4-플레인 구조를 갖는 낸드형 플래시 메모리 장치의 4페이지 프로그램 방법을 나타낸 타이밍도이며, 도 6은 도 4에 도시한 4-플레인 구조를 갖는 낸드형 플래시 메모리 장치의 8페이지 프로그램 방법을 나타낸 타이밍도이다.
도 4를 참조하면, 전체 플레인(예컨대 4플레인 PN<0>~PN<3>) 내의 각 페이지 버퍼 PB<0>~PB<3> 내에 데이터를 로딩한다(①번). 이때 첫 번째 플레인 PN<0> 내의 페이지 버퍼 PB<0>로의 데이터 로딩이 종료되면 이 페이지 버퍼 PB<0> 내에 로딩된 데이터를 첫 번째 플레인 PN<0> 내의 선택된 메모리 블록(예컨대 MB<0>) 내의 해당 페이지 PG<0>에 프로그램한다(②번).
다음에, 첫 번째 플레인 PN<0>의 데이터 프로그램 중에 두 번째 플레인 PN<1>의 페이지 버퍼 PB<1>로의 데이터 로딩이 종료되면(②번), 첫 번째 플레인 PN<0>의 데이터 프로그램 종료와 관계없이 두 번째 플레인 PN<1>의 페이지 버퍼 PB<1> 내에 로딩된 데이터를 두 번째 플레인 PN<1> 내의 선택된 메모리 블록(예컨대 MB<0>) 내의 해당 페이지 PB<0>에 프로그램한다(③번).
이어서, 두 번째 플레인 PN<1>의 데이터 프로그램 중에 세 번째 플레인 PN<2>의 페이지 버퍼 PB<2>로의 데이터 로딩이 종료되면(③번), 두 번째 플레인 PN<1>의 데이터 프로그램 종료와 관계없이 세 번째 플레인 PN<2>의 페이지 버퍼 PB<2> 내에 로딩된 데이터를 세 번째 플레인 PN<2> 내의 선택된 메모리 블록(예컨대 MB<0>) 내의 해당 페이지 PB<0>에 프로그램한다(④번).
마지막으로, 세 번째 플레인 PN<2>의 데이터 프로그램 중에 네 번째 플레인 PN<3>의 페이지 버퍼 PB<3>로의 데이터 로딩이 종료되면(④번), 세 번째 플레인 PN<2>의 데이터 프로그램 종료와 관계없이 네 번째 플레인 PN<3>의 페이지 버퍼 PB<3> 내에 로딩된 데이터를 네 번째 플레인 PN<3> 내의 선택된 메모리 블록(예컨대 MB<0>) 내의 해당 페이지 PB<0>에 프로그램한다(⑤번).
예를 들어 4-플레인 구조를 갖는 낸드형 플래시 메모리 장치에서 하나의 페이지 버퍼가 2Kbyte, 페이지 버퍼 한 개에 데이터를 로딩하는 시간이 25ns, 한 페이지의 프로그램 시간이 150us일 때, 8페이지를 연속적으로 프로그램하는데 걸리는 시간은 (50us×8)+150us=550us이다. 여기서 50us=2K×25ns이다.
종래의 멀티-페이지 프로그램 방법에서는 8페이지를 프로그램할 때 데이터를 4개의 페이지 버퍼에 순차적으로 입력한 후에 4페이지를 동시에 프로그램하고 그 후에 다시 데이터를 4개의 페이지 버퍼에 순차적으로 입력한 후에 4페이지를 동시에 프로그램하는 것에 반해, 본 발명에 따른 멀티-페이지 프로그램 방법에서는 8페이지를 프로그램할 때 데이터를 4개의 페이지 버퍼 순차적으로 입력하고 그 후에 다시 데이터를 4개의 페이지 버퍼에 순차적으로 입력하는데, 이때 제1 페이지 버퍼부터 제8 페이지 버퍼까지의 데이터 로딩이 순차적으로 종료될 때 데이터 로딩의 종료와 함께 프로그램 동작을 수행한다.
즉, 본 발명은 데이터 로딩 시간과 데이터 프로그램 시간을 겹치도록 한 것이다. 이렇게 데이터 로딩 시간과 데이터 프로그램 시간을 겹치게 하는 방법으로는 종래의 캐쉬 프로그램 방법이 있는데, 캐쉬 프로그램 방법은 데이터 로딩 시간이 프로그램 시간에 묻혀서 8페이지를 프로그램할 때, 첫 번째 한 번의 데이터 로딩 시간과 8번의 프로그램 시간이 걸리는 것에 반해 본 발명은 8페이지를 프로그램할 때, 8번의 데이터 로딩 시간과 마지막 한 번의 데이터 프로그램 시간이 걸리게 된다.
상술한 바와 같이 프로그램을 진행하면, 종래에는 8페이지를 프로그램할 때 멀티-페이지 프로그램 방법은 700us, 캐쉬 프로그램 방법은 1250us, 일반적인 프로그램 방법은 1600us의 프로그램 시간이 걸렸는데, 본 발명에서는 8페이지를 프로그램할 때 550us의 프로그램 시간이 걸렸다.
따라서, 본 발명의 프로그램 방법에 따르면 종래의 프로그램 방법보다 프로그램 시간을 상당히 줄일 수 있다.
상기에서는 각 플레인 PN<1>~PN<4> 내의 페이지 버퍼로의 데이터 로딩이 순 차적으로 이루어지는 것에 대해서 설명했지만, 데이터 로딩은 일부의 플레인에서만 이루어져도 된다. 예를 들어 플레인 4개가 존재하는 경우에 첫번째, 세번째, 및 네번째의 플레인에서 데이터 로딩이 이루어져도 되고, 두번째와 네번째의 플레인에서만 데이터 로딩이 이루어져도 상관없다. 즉 4개의 플레인 중 일부 플레인을 선택할 때 순서에 상관없이 랜덤하게 플레인을 선택해도 된다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야에서 통상의 기술을 가진 자라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 데이터 프로그램 시간이 데이터 로딩 시간에 이루어지도록 함으로써 프로그램 시간을 획기적으로 줄일 수 있다.
또한, 기존의 캐쉬 프로그램 방법의 경우 각 페이지 버퍼마다 래치를 2개씩 두어 프로그램 중인 데이터와 다음 프로그램할 데이터를 각각 보관해야 하므로 페이지 버퍼의 크기가 커져야 하는 부담이 있었으나, 본 발명은, 다른 페이지 버퍼에 데이터 로딩할 때 데이터를 프로그램함으로써 다른 페이지 버퍼의 래치들이 일종의 캐쉬 버퍼의 역할을 하여 페이지 버퍼당 1개의 래치만으로도 캐쉬와 유사한 동작이 가능하다.

Claims (8)

  1. 적어도 두 개 이상의 플레인들을 가진 비휘발성 메모리 장치의 프로그램 방법에 있어서,
    상기 플레인 전체의 각 페이지 버퍼들로 순차적으로 데이터를 로딩하는 단계와,
    상기 데이터를 로딩하는 단계를 수행하는 중에 특정 플레인의 페이지 버퍼들 내로의 데이터 로딩이 완료되면 해당 플레인을 프로그램하는 단계
    를 포함하는 것을 특징으로 하는 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램 방법.
  2. 제 1 항에 있어서,
    상기 플레인 전체의 각 페이지 버퍼들로 데이터를 로딩할 때 순서에 상관없이 랜덤하게 데이터를 로딩하는 것을 특징으로 하는 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램 방법.
  3. N(N은 자연수)개의 플레인을 가진 비휘발성 메모리 장치의 프로그램 방법에 있어서,
    상기 N개의 플레인 중 일부 선택된 플레인들의 각 페이지 버퍼들로 데이터를 로딩하는 중에 첫 번째로 선택된 플레인의 페이지 버퍼들로의 데이터 로딩이 종료되면, 첫 번째 플레인의 페이지 버퍼들 내로의 로딩 완료된 데이터를 프로그램하기 시작하여 순차적으로 마지막으로 선택된 플레인의 페이지 버퍼들 내로의 로딩 완료된 데이터까지 프로그램하는 것을 특징으로 하는 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램 방법.
  4. 제 3 항에 있어서,
    상기 N개의 플레인 중 일부 플레인을 선택할 때 순서에 상관없이 랜덤하게 플레인을 선택하는 것을 특징으로 하는 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램 방법.
  5. 제 1 항 또는 제 3 항에 있어서,
    상기 프로그램 동작은 이전에 이루어지는 프로그램 동작의 종료에 상관없이 그 다음 프로그램할 플레인의 페이지 버퍼들 내로의 데이터의 로딩이 종료되었을 때 이루어지는 것을 특징으로 하는 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램 방법.
  6. 제 1 항 또는 제 3 항에 있어서,
    상기 플레인들 중 1개의 플레인의 페이지 버퍼들로의 데이터 로딩 시간이 상기 1개의 플레인의 페이지 버퍼들 내에 로딩된 데이터를 프로그램하는 시간보다 짧은 경우에는 상기 데이터 로딩이 순차적으로 종료되는 순서대로 상기 로딩된 데이터를 순차적으로 프로그램하는 것을 특징으로 하는 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램 방법.
  7. 제 1 항 또는 제 3 항에 있어서,
    상기 플레인들 중 1개의 플레인의 페이지 버퍼들로의 데이터 로딩 시간이 상기 1개의 플레인의 페이지 버퍼들 내에 로딩된 데이터를 프로그램하는 시간보다 긴 경우에는 상기 데이터 로딩 시간을 기다렸다가 상기 데이터 프로그램 동작을 수행하는 것을 특징으로 하는 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램 방법.
  8. 제 1 항 또는 제 3 항에 있어서,
    상기 전체 프로그램 시간은 (한 플레인의 페이지 버퍼 내로의 데이터 로딩 시간 × 프로그램할 페이지 수) + 마지막으로 선택된 플레인의 메모리 셀에 데이터 를 프로그램하는 시간인 것을 특징으로 하는 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램 방법.
KR1020050086179A 2005-09-15 2005-09-15 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법 KR100713984B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050086179A KR100713984B1 (ko) 2005-09-15 2005-09-15 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법
US11/322,844 US20070061538A1 (en) 2005-09-15 2005-12-29 Programming method of non-volatile memory device having multi-plane structure
CNA2005101375551A CN1933025A (zh) 2005-09-15 2005-12-30 具有多面结构的非易失性存储器件的编程方法
JP2006058106A JP2007080475A (ja) 2005-09-15 2006-03-03 マルチプレーン構造を有する不揮発性メモリ装置のプログラム方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050086179A KR100713984B1 (ko) 2005-09-15 2005-09-15 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법

Publications (2)

Publication Number Publication Date
KR20070031585A KR20070031585A (ko) 2007-03-20
KR100713984B1 true KR100713984B1 (ko) 2007-05-04

Family

ID=37856657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050086179A KR100713984B1 (ko) 2005-09-15 2005-09-15 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법

Country Status (4)

Country Link
US (1) US20070061538A1 (ko)
JP (1) JP2007080475A (ko)
KR (1) KR100713984B1 (ko)
CN (1) CN1933025A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160000956A (ko) * 2014-06-25 2016-01-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US11106581B2 (en) 2019-06-24 2021-08-31 SK Hynix Inc. Memory controller and memory system having the memory controller

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100754226B1 (ko) * 2006-08-22 2007-09-03 삼성전자주식회사 비휘발성 데이터 저장장치의 프로그래밍 방법 및 그 장치
KR100908542B1 (ko) * 2007-12-24 2009-07-20 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 프로그램 방법
KR100953044B1 (ko) * 2008-05-26 2010-04-14 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
WO2010027983A1 (en) * 2008-09-03 2010-03-11 Marvell World Trade Ltd. Progamming data into a multi-plane flash memory
US8255615B1 (en) 2009-01-08 2012-08-28 Marvell International Ltd. Flexible sequence design architecture for solid state memory controller
US8266361B1 (en) 2009-01-28 2012-09-11 Cypress Semiconductor Corporation Access methods and circuits for devices having multiple buffers
EP2317442A1 (en) * 2009-10-29 2011-05-04 Thomson Licensing Solid state memory with reduced number of partially filled pages
KR101096224B1 (ko) 2010-05-28 2011-12-22 주식회사 하이닉스반도체 비휘발성 메모리장치
KR101936311B1 (ko) * 2010-12-03 2019-01-09 삼성전자주식회사 데이터 처리 방법
KR20130072667A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작방법
US9606730B2 (en) * 2012-05-04 2017-03-28 Samsung Electronics Co., Ltd. System and method including three dimensional nonvolatile memory device and random access memory
JP5853973B2 (ja) * 2013-03-07 2016-02-09 ソニー株式会社 記憶制御装置、記憶装置、情報処理システムおよび記憶制御方法
KR101449933B1 (ko) * 2013-09-02 2014-10-15 (주)피델릭스 노이즈 피크를 줄이면서 프로그램 소요시간을 저감하는 플래시 메모리 장치 및 그의 프로그램 방법
KR20160007972A (ko) * 2014-07-10 2016-01-21 삼성전자주식회사 불 휘발성 메모리 장치 및 메모리 컨트롤러, 그리고 그것의 동작 방법
US9632715B2 (en) 2015-08-10 2017-04-25 International Business Machines Corporation Back-up and restoration of data between volatile and flash memory
KR102470606B1 (ko) 2015-11-26 2022-11-28 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치를 포함하는 스토리지 장치
KR102653139B1 (ko) * 2016-10-28 2024-04-02 삼성전자주식회사 복수의 입출력 유닛들을 포함하는 불휘발성 메모리 장치 및 그것의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687158B2 (en) 2001-12-21 2004-02-03 Fujitsu Limited Gapless programming for a NAND type flash memory
JP2004348818A (ja) 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置の書込制御方法及びシステム並びに携帯電子機器
JP2005216434A (ja) 2004-01-30 2005-08-11 Toshiba Corp 不揮発性半導体記憶装置
KR20050106582A (ko) 2004-05-04 2005-11-10 삼성전자주식회사 호스트 시스템의 다중동작 지원에 적합한 메모리 구조를갖는 반도체 메모리 장치
KR20060070947A (ko) * 2004-12-21 2006-06-26 삼성전자주식회사 낸드 플래시 메모리 장치의 프로그램 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519847A (en) * 1993-06-30 1996-05-21 Intel Corporation Method of pipelining sequential writes in a flash memory
US5509134A (en) * 1993-06-30 1996-04-16 Intel Corporation Method and apparatus for execution of operations in a flash memory array
JP2004348790A (ja) * 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置及び携帯電子機器
US7490283B2 (en) * 2004-05-13 2009-02-10 Sandisk Corporation Pipelined data relocation and improved chip architectures
US7120051B2 (en) * 2004-12-14 2006-10-10 Sandisk Corporation Pipelined programming of non-volatile memories using early data

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687158B2 (en) 2001-12-21 2004-02-03 Fujitsu Limited Gapless programming for a NAND type flash memory
JP2004348818A (ja) 2003-05-20 2004-12-09 Sharp Corp 半導体記憶装置の書込制御方法及びシステム並びに携帯電子機器
JP2005216434A (ja) 2004-01-30 2005-08-11 Toshiba Corp 不揮発性半導体記憶装置
KR20050106582A (ko) 2004-05-04 2005-11-10 삼성전자주식회사 호스트 시스템의 다중동작 지원에 적합한 메모리 구조를갖는 반도체 메모리 장치
KR20060070947A (ko) * 2004-12-21 2006-06-26 삼성전자주식회사 낸드 플래시 메모리 장치의 프로그램 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160000956A (ko) * 2014-06-25 2016-01-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR102293169B1 (ko) * 2014-06-25 2021-08-26 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
US11106581B2 (en) 2019-06-24 2021-08-31 SK Hynix Inc. Memory controller and memory system having the memory controller

Also Published As

Publication number Publication date
CN1933025A (zh) 2007-03-21
KR20070031585A (ko) 2007-03-20
US20070061538A1 (en) 2007-03-15
JP2007080475A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
KR100713984B1 (ko) 멀티-플레인 구조를 갖는 비휘발성 메모리 장치의 프로그램방법
US11031081B2 (en) Apparatus having memory arrays and having trim registers associated with memory array access operation commands
KR101381801B1 (ko) 비-휘발성 반도체 메모리 및 그것의 데이터를 읽는 방법
US7349256B2 (en) Flash memory devices and methods of programming the same by overlapping programming operations for multiple mats
US7808825B2 (en) Non-volatile memory device and method of programming the same
US20030117850A1 (en) Gapless programming for a NAND type flash memory
KR100754226B1 (ko) 비휘발성 데이터 저장장치의 프로그래밍 방법 및 그 장치
US9760433B2 (en) Flash memory control apparatus utilizing buffer to temporarily storing valid data stored in storage plane, and control system and control method thereof
CN101093724B (zh) 单锁存结构的多位闪存器件及编程方法、***和存储卡
EP1209686A3 (en) An improved integrated circuit memory device having interleaved read and program capabilities and methods of operating same
US7502885B2 (en) Method of operating flash memory chips
JP2010520571A5 (ko)
US7882306B2 (en) Method for substantially uninterrupted cache readout
KR20110078734A (ko) 반도체 메모리 장치의 동작 방법
US10402319B2 (en) Apparatuses and methods for concurrently accessing different memory planes of a memory
JP2021044044A (ja) メモリシステム
KR101227368B1 (ko) 낸드 플래시 메모리 소자의 프로그래밍 방법 및 데이터읽기 방법.
KR20110001058A (ko) 불휘발성 메모리 소자의 동작 방법
KR20090048754A (ko) 플래시 메모리 소자 및 이의 프로그램 및 소거 방법
KR100300864B1 (ko) 불휘발성 메모리의 프로그래밍 장치
KR100833396B1 (ko) 불휘발성 메모리 장치의 카피백 프로그램 방법
KR20110001095A (ko) 불휘발성 메모리 소자 및 그 프로그램 방법
EP1434234A3 (en) A non-volatile memory device with improved sequential programming speed
KR20120061567A (ko) 반도체 메모리 장치 및 그 프로그램 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee