KR100713641B1 - 액정표시장치 및 그의 제조방법 - Google Patents

액정표시장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100713641B1
KR100713641B1 KR1020000045946A KR20000045946A KR100713641B1 KR 100713641 B1 KR100713641 B1 KR 100713641B1 KR 1020000045946 A KR1020000045946 A KR 1020000045946A KR 20000045946 A KR20000045946 A KR 20000045946A KR 100713641 B1 KR100713641 B1 KR 100713641B1
Authority
KR
South Korea
Prior art keywords
electrode
metal electrode
line
gate
numbered gate
Prior art date
Application number
KR1020000045946A
Other languages
English (en)
Other versions
KR20020012756A (ko
Inventor
류순성
곽동영
김후성
정유호
김용완
이우채
박덕진
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020000045946A priority Critical patent/KR100713641B1/ko
Publication of KR20020012756A publication Critical patent/KR20020012756A/ko
Application granted granted Critical
Publication of KR100713641B1 publication Critical patent/KR100713641B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
    • H10K30/80—Constructional details
    • H10K30/81—Electrodes
    • H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 박막트랜지스터 어레이 검사 시, 홀수 번째 게이트 라인 및 짝수 번째 게이트 라인과 접속되는 검사 리드라인들이 서로 교차되는 부분에서 발생하는 검사 리드라인의 개방을 방지하여 TFT 어레이의 수율 검증을 가능하게 하기 위한 액정표시장치 및 그의 제조방법에 관한 것이다.
본 발명에 따른 액정표시장치는 홀수 번째 게이트 라인들에 제1 스캔신호를 공급하는 제1 검사 패드부와; 짝수 번째 게이트 라인들에 제2 스캔신호를 공급한는 제2 검사 패드부와; 상기 홀수 번째 게이트 라인과 상기 제1 검사 패드부를 접속시키는 제1 검사 리드라인과; 상기 짝수 번째 게이트 라인과 상기 제2 검사 패드부를 접속시키며 상기 제1 검사라인과 교차되는 제2 검사 리드 라인을 구비하고, 상기 제1 및 제2 검사 리드 라인들의 교차영역은 기판 상에 형성되는 게이트전극과; 상기 게이트전극 상에 형성되는 게이트 절연막과; 상기 게이트 절연막 상에 형성되는 활성층과; 상기 활성층 상에 형성되는 금속전극과; 상기 금속전극과 중첩되게 형성되는 패시베이션층과; 상기 패시베이션층 상에 형성되는 투명전극을 구비하고, 상기 투명전극은 외부로 노출된 상기 금속전극의 측면과 접촉된다.
본 발명은 홀수 번째 게이트 라인 및 짝수 번째 게이트 라인과 접속되는 검사 리드라인들이 서로 교차되는 부분에 형성되는 금속전극의 양측면이 투명전극과 접속되도록 함으로써, 아킹에 의한 투명전극의 개방을 방지하여 스캔 신호 전송라인의 개방을 방지할 수 있다.

Description

액정표시장치 및 그의 제조방법{Liquid Crystal Display Device And Method of Fabricating The Same}
도 1은 통상적인 액정표시장치를 도시한 평면도.
도 2는 도 1에 도시된 "A" 부분을 확대하여 상세히 도시한 평면도.
도 3은 도 2에 도시된 검사 리드라인을 선 "B-B'"로 절단한 단면도.
도 4는 본 발명의 실시 예에 따른 액정표시장치의 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
1 : 기판 5 : 박막트랜지스터 어레이
7,9 : 검사 패드 11 : 박막트랜지스터
13 : 게이트 라인 15 : 데이터 라인
17,18 : 검사 리드라인 21,37 : 접촉홀
23,41 : 투명기판 25,39 : 게이트 전극
27,43 : 게이트 절연막 29,45 : 활성층
31,47 : 금속전극 33,49 : 패시베이션층
35,51 : 투명전극
본 발명은 액정표시장치 및 그의 제조방법에 관한 것으로서, 특히, TFT 어레이 검사 시, 홀수 번째 게이트 라인 및 짝수 번째 게이트 라인과 접속되는 검사 리드라인들이 서로 교차되는 부분에서 발생하는 검사 리드라인의 개방을 방지하여 TFT 어레이의 수율 검증을 가능하게 하기 위한 액정표시장치 및 그의 제조방법에 관한 것이다.
액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동화상을 표시하고 있다. 이러한 액정표시장치는 브라운관에 비하여 소형화가 가능하여 퍼스널 컴퓨터(Personal Computer)와 노트북 컴퓨터(Note Book Computer)는 물론, 복사기 등의 사무자동화기기, 휴대전화기나 호출기 등의 휴대 기기까지 광범위하게 이용되고 있다.
통상, 액정표시장치는 도 1과 같이 화소들이 게이트 라인(13)들과 데이터 라인(15)들의 교차부들 각각에 배열되어진 화소매트릭스(Picture Element Matrix 또는 Pixel Matrix)에 텔레비전 신호와 같은 비디오신호에 해당하는 화상을 표시하게 된다. 화소들 각각은 데이터 라인(15)으로부터의 데이터신호의 전압레벨에 따라 투과 광량을 조절하는 액정셀(12)과, 게이트 라인(13)으로부터의 스캔신호에 응답하여 데이터 라인(15)으로부터 액정셀(12)쪽으로 전송될 데이터신호를 절환하기 위 한 박막 트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)(11)로 구성되게 된다. 이와 같이 데이터 라인(15)들과 게이트 라인(13)들이 교차되는 교차부에 TFT(11) 및 액정셀(12)들이 형성된 액정표시장치는 검사공정을 통해 이상 유무를 검사 받게 된다.
검사공정을 간략하게 설명하면, 먼저 데이터 신호에 해당하는 전압레벨을 데이터 라인(15)들에 인가하여 데이터 신호가 TFT 어레이부(5)에 위치한 TFT(11)들을 통해 액정셀(12)들로 연속적으로 전송되도록 한다. 이와 동시에 게이트 라인(13)들 중 홀수 번째 게이트 라인(X1,X3,X5...)들과 제1 검사 리드라인(17)을 통해 접속된 제1 검사 패드부(7)와 짝수 번째 게이트 라인(X2,X4,X6,...,Xn)들과 제2 검사 리드라인(18)을 통해 접속된 제2 검사 패드부(9)에 스캔신호에 해당하는 전압레벨이 순차적으로 인가된다. 이와 같이, 제1 검사 패드부(7)에 인가된 스캔신호에 의해 홀수 번째 게이트 라인(X1,X3,X5...)들과 접속되는 TFT(11)들이 턴온(Turn ON)됨과 동시에 데이터 라인(Y1 내지 Yn)으로 인가된 데이터 신호가 액정셀(12)들로 전송되어 액정셀(12)들을 구동시킨다. 이와 마찬가지로, 제2 검사 패드부(9)에 인가된 스캔신호에 의해 짝수 번째 게이트 라인(X2,X4,X6,...,Xn)들에 접속되는 액정셀(12)들이 구동하게 된다. 여기서, 게이트 라인(13) 및 데이터 라인(15) 중 어느 하나의 라인이 단락이나 개방상태가 되면 그 라인에 해당하는 액정셀(12)들은 구동을 하지 않게 된다.
이와 같은 방법에 의해 TFT 어레이부에서 발생하는 라인들의 단락이나 개방상태와 같은 액정표시장치의 불량을 검사할 수 있다.
그러나, 도 1에 도시된 "A" 부분과 같이 제1 검사 패드부(7) 및 제2 검사 패드부(9)와 접속된 제1 검사 리드라인(17)들과 제2 검사 리드라인(18)들 간에 중첩되는 부분이 형성되는데, 이 중첩되는 부분에서 발생하는 아킹(Arching)으로 인해, 홀수 번째 게이트 라인(X1,X3,X5...)들 및 짝수 번째 게이트 라인(X2,X4,X6,...,Xn)들 중 어느 하나가 개방상태가 되어 TFT 어레이부(5)로 전송되는 게이트 신호가 차단되는 문제가 발생하게 된다.
이를 상세히 하면, 도 2 및 도 3과 같다.
도 2는 도 1에 도시된 "A" 부분을 상세히 도시한 평면도이고, 도 3은 도 2에 도시된 검사 리드라인을 선 "B-B'"로 절단한 단면도이다.
도 2를 참조하면, 먼저 제2 검사 패드부(9)에서 신장된 제2 검사 리드라인(18)이 짝수 번째 게이트 라인(X2)과는 콘택홀(21)을 통해 접속되고, 홀수 번째 게이트 라인(X1)과는 접속되지 않도록 도 3과 같이 형성된다.
도 3을 참조하면, 홀수 번째 게이트 라인(X1) 및 짝수 번째 게이트 라인(X2)은 투명기판(23) 상에 형성된 게이트전극(25)과, 게이트전극(25) 상에 형성된 게이트절연막(27)과, 게이트절연막(27) 상에 형성된 활성층(29)과, 활성층(29) 상에 형성된 금속전극(31)과, 금속전극(31)을 덮도록 형성된 패시베이션층(33)과, 패시베이션층(33) 상에 형성된 투명전극(35)을 구비한다. 또한, 짝수 번째 게이트 라인(X2)은 접촉홀(21)을 통해 투명전극(35)과 금속전극(31)이 접속되도록 형성된다. 게이트전극(25)은 알루미늄(Al) 또는 구리(Cu)등과 같은 금속물질로 구성된다. 게이트절연막(27)은 질화실리콘 또는 산화실리콘으로 형성된다. 활성층(29)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 금속전극(31)은 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)으로 형성된다. 패시베이션층(33)은 산화실리콘 또는 질화실리콘 등의 무기 절연물질이나, 또는 아크릴(Acryl)계 유기화합물, BCB(β-stagged-divinyl-siloxane benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유기절연물로 형성된다. 짝수 번째 게이트 라인(X2)에 포함된 패시베이션층(33)에는 금속전극(31)을 노출시키는 접촉홀(21)이 형성되며, 이 패시베이션층(33) 상의 접촉홀(21)을 통해 금속전극(31)과 접촉되는 투명전극(35)이 형성된다. 투명전극(35)은 투명한 전도성물질인 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)로 형성된다.
그러나, 이와 같이 게이트절연막(27), 활성층(29), 금속전극(31) 및 패시베이션층(33)이 순차적으로 형성된 게이트 라인(X1,X2)들은 고단차가 심하게 형성된다. 이로 인해, 고단차부분의 투명전극(35)은 두께가 다른 부분에 형성되는 투명전극(35)보다 얇게 형성된다. 또한, "C" 부분과 같이 금속전극(31)과 투명전극(35)이 직접 접속되지 않고 소정의 간격으로 이격되는 부분은 외부에서 인가되는 게이트 신호에 포함된 전류에 의한 쇼트키 효과에 의해 아킹(Arching)이 발생한다. 이로 인해, "C" 부분과 같이 두께가 얇게 형성된 투명전극(35)은 아킹에 의해 개방되어 다음 단의 게이트 라인에 스캔 신호의 전송이 불가능하여 TFT 어레이 완료후, 수율 검증이 불가능하게 된다.
따라서, 본 발명의 목적은 TFT 어레이 검사 시, 홀수 번째 게이트 라인 및 짝수 번째 게이트 라인과 접속되는 검사 리드라인들이 서로 교차되는 부분에서 발생하는 검사 리드라인의 개방을 방지하여 TFT 어레이의 수율 검증을 가능하게 하기 위한 액정표시장치 및 그의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 홀수 번째 게이트 라인들에 제1 스캔신호를 공급하는 제1 검사 패드부와; 짝수 번째 게이트 라인들에 제2 스캔신호를 공급한는 제2 검사 패드부와; 상기 홀수 번째 게이트 라인과 상기 제1 검사 패드부를 접속시키는 제1 검사 리드라인과; 상기 짝수 번째 게이트 라인과 상기 제2 검사 패드부를 접속시키며 상기 제1 검사라인과 교차되는 제2 검사 리드 라인을 구비하고, 상기 제1 및 제2 검사 리드 라인들의 교차영역은 기판 상에 형성되는 게이트전극과; 상기 게이트전극 상에 형성되는 게이트 절연막과; 상기 게이트 절연막 상에 형성되는 활성층과; 상기 활성층 상에 형성되는 금속전극과; 상기 금속전극과 중첩되게 형성되는 패시베이션층과; 상기 패시베이션층 상에 형성되는 투명전극을 구비하고, 상기 투명전극은 외부로 노출된 상기 금속전극의 측면과 접촉된다.
상기 투명전극은 상기 게이트절연막, 상기 활성층, 상기 금속전극과는 측면으로 접촉함과 아울러 상기 패시베이션층 위에 형성된다.
상기 짝수 번째 게이트 라인에 포함된 상기 패시베이션층에 상기 금속전극을 노출시키는 접촉홀이 형성되고, 상기 투명전극은 상기 접촉홀을 통해 상기 금속전극과 접촉된다.
상기 게이트전극은 알루미늄 또는 구리 중 적어도 어느 하나를 포함한다.
상기 게이트절연막은 질화실리콘 또는 산화실리콘 중 적어도 어느 하나를 포함한다.
상기 활성층은 비정질실리콘 또는 다결정실리콘 중 적어도 어느 하나를 포함한다.
상기 금속전극은 크롬, 몰리브덴, 티타늄, 탄탈륨 또는 몰리브덴 합금 중 어느 하나를 포함한다.
상기 패시베이션층은 산화실리콘, 질화실리콘 또는 아크릴(Acryl)계 유기화합물, BCB(β-stagged-divinyl-siloxane benzocyclobutene), PFCB(perfluorocyclobutane) 중 어느 하나를 포함한다.
상기 투명전극은 인듐주석산화물, 주석산화물 또는 인듐아연산화물 중 어느 하나를 포함한다.
본 발명에 따른 액정표시장치의 제조방법은 기판 상에 홀수 및 짝수 번째 게이트 라인을 형성하는 단계와; 상기 홀수 번째 게이트 라인에 제1 스캔신호를 공급하는 제1 검사 패드부 및 상기 짝수 번째 게이트 라인에 제2 스캔신호를 공급하는 제2 검사 패드부를 형성하는 단계와; 상기 홀수 번째 게이트 라인 및 제1 검사 패드부를 전기적으로 접속시키는 제1 검사 리드 라인을 형성함과 아울러 상기 짝수 번째 게이트 라인 및 제2 검사 패드부를 전기적으로 접속시키고 상기 제1 검사 리드 라인과 교차되는 제2 검사 리드 라인을 형성하는 단계를 포함하고, 상기 제1 및 제2 검사 리드 라인을 형성하는 단계는 상기 제1 및 제2 검사 리드 라인의 교차영역에 게이트 전극을 형성하는 단계와; 상기 게이트전극 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 활성층을 형성하는 단계와; 상기 활성층 상에 금속전극을 형성하는 단계와; 상기 금속전극과 중첩되게 패시베이션층을 형성하는 단계와; 외부로 노출된 상기 금속전극의 측면과 접촉되도록 투명전극을 형성하는 단계를 포함한다.
상기 투명전극은 상기 게이트절연막, 상기 활성층, 상기 금속전극과는 측면으로 접촉함과 아울러 상기 패시베이션층 위에 형성한다.
상기 짝수 번째 게이트 라인에 포함된 상기 패시베이션층에 상기 금속전극을 노출시키는 접촉홀을 형성하고, 상기 투명전극은 상기 접촉홀을 통해 상기 금속전극과 접촉되도록 형성한다.
상기 게이트전극은 알루미늄 또는 구리 중 적어도 어느 하나를 포함하여 형성한다.
상기 게이트절연막은 질화실리콘 또는 산화실리콘 중 적어도 어느 하나를 포함하여 형성한다.
상기 활성층은 비정질실리콘 또는 다결정실리콘 중 적어도 어느 하나를 포함하여 형성한다.
상기 금속전극은 크롬, 몰리브덴, 티타늄, 탄탈륨 또는 몰리브덴 합금 중 어느 하나를 포함하여 형성한다.,
상기 패시베이션층은 산화실리콘, 질화실리콘 또는 아크릴(Acryl)계 유기화합물, BCB(β-stagged-divinyl-siloxane benzocyclobutene), PFCB(perfluorocyclobutane) 중 어느 하나를 포함하여 형성한다.
상기 투명전극은 인듐주석산화물, 주석산화물 또는 인듐아연산화물 중 어느 하나를 포함하여 형성한다.
삭제
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 4를 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.
도 4는 본 발명의 실시 예에 따른 액정표시장치를 도시한 단면도이다. 단지, 도 2에 도시된 검사 리드라인을 "B-B'"로 절단한 단면도이다.
도 4를 참조하면, 홀수 번째 게이트 라인(X1) 및 짝수 번째 게이트 라인(X2)은 투명기판(41) 상에 형성된 게이트전극(39)과, 게이트전극(39) 상에 형성된 게이트절연막(43)과, 게이트절연막(43) 상에 형성된 활성층(45)과, 활성층(45) 상의 전면에 대향되게 형성된 금속전극(47)과, 금속전극(47)을 덮도록 형성된 패시베이션층(49)과, 패시베이션층(49) 상에 형성된 투명전극(51)을 구비한다. 또한, 투명전극(51)은 게이트절연막(43), 활성층(45), 금속전극(47) 및 패시베이션층(49)의 일측면과 접속되도록 형성된다.
이와 아울러, 짝수 번째 게이트 라인(X2)은 접촉홀(37)을 통해 투명전극(51)과 금속전극(47)이 접속되도록 형성된다. 게이트전극(39)은 알루미늄(Al) 또는 구리(Cu)등과 같은 금속물질로 구성된다. 게이트절연막(43)은 질화실리콘 또는 산화실리콘으로 형성된다. 활성층(45)은 불순물이 도핑되지 않은 비정질실리콘 또는 다결정실리콘으로 형성된다. 금속전극(47)은 크롬(Cr), 몰리브덴(Mo), 티타늄 또는 탄탈륨 등의 금속이나, MoW, MoTa 또는 MoNb 등의 몰리브덴 합금(Mo alloy)으로 형성된다. 패시베이션층(49)은 산화실리콘 또는 질화실리콘 등의 무기 절연물질이나, 또는 아크릴(Acryl)계 유기화합물, BCB(β-stagged-divinyl-siloxane benzocyclobutene) 또는 PFCB(perfluorocyclobutane) 등의 유기절연물로 형성된다. 짝수 번째 게이트 라인(X2)에 포함된 패시베이션층(49)에는 금속전극(47)을 노출시키는 접촉홀(37)이 형성되며, 이 패시베이션층(49) 상의 접촉홀(37)을 통해 금속전극(47)과 접촉되는 투명전극(51)이 형성된다. 투명전극(51)은 투명한 전도성물질인 인듐주석산화물(Indium Tin Oxide : ITO), 주석산화물(Tin Oxide : TO) 또는 인듐아연산화물(Indium Zinc Oxide : IZO)로 형성된다.
이와 같이 본 발명은 홀수 번째 게이트 라인 및 짝수 번째 게이트 라인과 접속되는 검사 리드라인들이 서로 교차되는 부분에 형성되는 금속전극의 양측면이 "D"와 같이 투명전극과 접속된다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치 및 그의 제조방법은 홀수 번째 게이트 라인 및 짝수 번째 게이트 라인과 접속되는 검사 리드라인들이 서로 교차되는 부분에 형성되는 금속전극의 양측면이 투명전극과 접속되도록 함으로써, 아킹에 의한 투명전극의 개방을 방지하여 스캔 신호 전송라인의 개방을 방지할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (18)

  1. 홀수 번째 게이트 라인들에 제1 스캔신호를 공급하는 제1 검사 패드부와;
    짝수 번째 게이트 라인들에 제2 스캔신호를 공급한는 제2 검사 패드부와;
    상기 홀수 번째 게이트 라인과 상기 제1 검사 패드부를 접속시키는 제1 검사 리드라인과;
    상기 짝수 번째 게이트 라인과 상기 제2 검사 패드부를 접속시키며 상기 제1 검사라인과 교차되는 제2 검사 리드 라인을 구비하고,
    상기 제1 및 제2 검사 리드 라인들의 교차영역은
    기판 상에 형성되는 게이트전극과;
    상기 게이트전극 상에 형성되는 게이트 절연막과;
    상기 게이트 절연막 상에 형성되는 활성층과;
    상기 활성층 상에 형성되는 금속전극과;
    상기 금속전극과 중첩되게 형성되는 패시베이션층과;
    상기 패시베이션층 상에 형성되는 투명전극을 구비하고,
    상기 투명전극은 외부로 노출된 상기 금속전극의 측면과 접촉되는 것을 특징으로 하는 액정표시장치.
  2. 제1 항에 있어서,
    상기 투명전극은 상기 게이트절연막, 상기 활성층, 상기 금속전극과는 측면으로 접촉함과 아울러 상기 패시베이션층 위에 형성되는 것을 특징으로 하는 액정표시장치.
  3. 제1 항에 있어서,
    상기 짝수 번째 게이트 라인에 포함된 상기 패시베이션층에 상기 금속전극을 노출시키는 접촉홀이 형성되고,
    상기 투명전극은 상기 접촉홀을 통해 상기 금속전극과 접촉되는 것을 특징으로 하는 액정표시장치.
  4. 제1 항에 있어서,
    상기 게이트전극은 알루미늄 또는 구리 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
  5. 제1 항에 있어서,
    상기 게이트절연막은 질화실리콘 또는 산화실리콘 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제1 항에 있어서,
    상기 활성층은 비정질실리콘 또는 다결정실리콘 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
  7. 제1 항에 있어서,
    상기 금속전극은 크롬, 몰리브덴, 티타늄, 탄탈륨 또는 몰리브덴 합금 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제1 항에 있어서,
    상기 패시베이션층은 산화실리콘, 질화실리콘 또는 아크릴(Acryl)계 유기화합물, BCB(β-stagged-divinyl-siloxane benzocyclobutene), PFCB(perfluorocyclobutane) 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
  9. 제1 항에 있어서,
    상기 투명전극은 인듐주석산화물, 주석산화물 또는 인듐아연산화물 중 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
  10. 기판 상에 홀수 및 짝수 번째 게이트 라인을 형성하는 단계와;
    상기 홀수 번째 게이트 라인에 제1 스캔신호를 공급하는 제1 검사 패드부 및 상기 짝수 번째 게이트 라인에 제2 스캔신호를 공급하는 제2 검사 패드부를 형성하는 단계와;
    상기 홀수 번째 게이트 라인 및 제1 검사 패드부를 전기적으로 접속시키는 제1 검사 리드 라인을 형성함과 아울러 상기 짝수 번째 게이트 라인 및 제2 검사 패드부를 전기적으로 접속시키고 상기 제1 검사 리드 라인과 교차되는 제2 검사 리드 라인을 형성하는 단계를 포함하고,
    상기 제1 및 제2 검사 리드 라인을 형성하는 단계는
    상기 제1 및 제2 검사 리드 라인의 교차영역에 게이트 전극을 형성하는 단계와;
    상기 게이트전극 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 활성층을 형성하는 단계와;
    상기 활성층 상에 금속전극을 형성하는 단계와;
    상기 금속전극과 중첩되게 패시베이션층을 형성하는 단계와;
    외부로 노출된 상기 금속전극의 측면과 접촉되도록 투명전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  11. 제10 항에 있어서,
    상기 투명전극은 상기 게이트절연막, 상기 활성층, 상기 금속전극과는 측면으로 접촉함과 아울러 상기 패시베이션층 위에 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제10 항에 있어서,
    상기 짝수 번째 게이트 라인에 포함된 상기 패시베이션층에 상기 금속전극을 노출시키는 접촉홀을 형성하고,
    상기 투명전극은 상기 접촉홀을 통해 상기 금속전극과 접촉되도록 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 제10 항에 있어서,
    상기 게이트전극은 알루미늄 또는 구리 중 적어도 어느 하나를 포함하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제10 항에 있어서,
    상기 게이트절연막은 질화실리콘 또는 산화실리콘 중 적어도 어느 하나를 포함하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제10 항에 있어서,
    상기 활성층은 비정질실리콘 또는 다결정실리콘 중 적어도 어느 하나를 포함하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제10 항에 있어서,
    상기 금속전극은 크롬, 몰리브덴, 티타늄, 탄탈륨 또는 몰리브덴 합금 중 어느 하나를 포함하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제10 항에 있어서,
    상기 패시베이션층은 산화실리콘, 질화실리콘 또는 아크릴(Acryl)계 유기화합물, BCB(β-stagged-divinyl-siloxane benzocyclobutene), PFCB(perfluorocyclobutane) 중 어느 하나를 포함하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제10 항에 있어서,
    상기 투명전극은 인듐주석산화물, 주석산화물 또는 인듐아연산화물 중 어느 하나를 포함하여 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020000045946A 2000-08-08 2000-08-08 액정표시장치 및 그의 제조방법 KR100713641B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000045946A KR100713641B1 (ko) 2000-08-08 2000-08-08 액정표시장치 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000045946A KR100713641B1 (ko) 2000-08-08 2000-08-08 액정표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20020012756A KR20020012756A (ko) 2002-02-20
KR100713641B1 true KR100713641B1 (ko) 2007-05-02

Family

ID=19682310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000045946A KR100713641B1 (ko) 2000-08-08 2000-08-08 액정표시장치 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100713641B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239122B2 (en) 2018-12-19 2022-02-01 Samsung Electronics Co., Ltd. Display module with improved electrical test and manufacturing method of the display module

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618912A (ja) * 1992-07-03 1994-01-28 Fujitsu Ltd 液晶表示装置及びその製造方法
JPH09179140A (ja) * 1995-12-25 1997-07-11 Toshiba Corp 液晶表示装置の製造方法
JPH10239680A (ja) * 1997-02-26 1998-09-11 Toppan Printing Co Ltd 液晶表示装置用電極板及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618912A (ja) * 1992-07-03 1994-01-28 Fujitsu Ltd 液晶表示装置及びその製造方法
JPH09179140A (ja) * 1995-12-25 1997-07-11 Toshiba Corp 液晶表示装置の製造方法
JPH10239680A (ja) * 1997-02-26 1998-09-11 Toppan Printing Co Ltd 液晶表示装置用電極板及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11239122B2 (en) 2018-12-19 2022-02-01 Samsung Electronics Co., Ltd. Display module with improved electrical test and manufacturing method of the display module
US11594456B2 (en) 2018-12-19 2023-02-28 Samsung Electronics Co., Ltd. Display module with improved electrical test and manufacturing method of the display module

Also Published As

Publication number Publication date
KR20020012756A (ko) 2002-02-20

Similar Documents

Publication Publication Date Title
KR100437825B1 (ko) 액정표시장치용 어레이기판
US7894034B2 (en) Thin film transistor array panel with improved connection to test lines having auxiliary test line with plural extending conductive layers in contact with at least one test line
KR101160839B1 (ko) 액정 표시 장치
KR100831280B1 (ko) 액정표시장치
US7688392B2 (en) Pixel structure including a gate having an opening and an extension line between the data line and the source
US20070171115A1 (en) Gate driver, and thin film transistor substrate and liquid crystal display having the same
EP3282312B1 (en) Array substrate and driving method therefor, and display device
KR20090038670A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
JP2007079568A (ja) 液晶表示装置
US7932962B2 (en) Liquid crystal display device and defect repairing method for the same
US7489370B2 (en) Liquid crystal display device and method for making the same and method for repairing defective pixel using the same
KR100524834B1 (ko) 전기 광학 장치, 전기 광학 장치의 구동 회로 및 전자기기
US20070171184A1 (en) Thin film transistor array panel and liquid crystal display
US6618110B2 (en) Liquid crystal display and fabricating method thereof
KR101348375B1 (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치,그리고 표시 장치의 수리 방법
US20080174713A1 (en) Liquid crystal display panel with line defect repairing mechanism and repairing method thereof
CN109426043B (zh) 用于液晶显示装置的阵列衬底
KR102129500B1 (ko) 액정표시패널
US20120257135A1 (en) Fan-out design, method of forming fan-out design, and lcd adopting the fan-out design
KR100713641B1 (ko) 액정표시장치 및 그의 제조방법
JP3966326B2 (ja) アクティブマトリクス基板の検査方法
JP2003149669A (ja) 液晶表示装置
KR20020012795A (ko) 액정표시장치용 어레이기판과 그 제조방법
US20240258333A1 (en) Display apparatus
KR100710151B1 (ko) Ｔｆｔ 액정패널

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120330

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee