KR100710191B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100710191B1 KR100710191B1 KR1020050132327A KR20050132327A KR100710191B1 KR 100710191 B1 KR100710191 B1 KR 100710191B1 KR 1020050132327 A KR1020050132327 A KR 1020050132327A KR 20050132327 A KR20050132327 A KR 20050132327A KR 100710191 B1 KR100710191 B1 KR 100710191B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxide film
- film
- forming
- semiconductor substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 claims abstract description 25
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000000137 annealing Methods 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- -1 oxygen ions Chemical class 0.000 claims abstract description 6
- 238000005468 ion implantation Methods 0.000 claims abstract description 5
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 239000000126 substance Substances 0.000 claims description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims description 2
- 238000007517 polishing process Methods 0.000 claims 1
- 238000005121 nitriding Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000005498 polishing Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
본 발명은 트렌치의 모서리 부분을 보다 확실하게 라운딩하여 전자 누설을 방지하고 전계 집중에 의한 문턱전압의 저하를 막을 수 있는 반도체 소자의 제조방법에 관한 것으로서, 액티브 영역과 소자 격리 영역으로 정의된 반도체 기판 상에 패드 산화막 및 질화막을 차례로 형성하는 단계와, 상기 패드 산화막 및 질화막을 선택적으로 제거하여 상기 소자 격리 영역 상에 산화막 패턴 및 질화막 패턴을 형성하는 단계와, 상기 산화막 패턴 및 질화막 패턴을 마스크로 하여 트렌치를 형성하는 단계와, 상기 산화막 패턴 및 질화막 패턴을 제거한 후, 상기 반도체 기판 상에 상기 트렌치가 노출되도록 감광막을 형성하는 단계와, 상기 감광막을 마스크로 하여 트렌치의 코너 부분에 경사 이온 주입을 통해 산소 이온을 주입하는 단계와,상기 반도체 기판에 어닐 공정을 실시하여 상기 트렌치의 표면에 열산화막을 형성하는 단계와, 상기 열산화막을 습식 식각으로 제거하여 상기 트렌치의 코너 부분을 라운딩 형태로 형성하는 단계와, 상기 코너 부분이 라운딩 형태를 갖는 트렌치의 내부에 소자 격리막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
소자 격리막, 트렌치, 어닐, 이온 주입
Description
도 1a 내지 도 1f는 종래의 반도체 소자의 소자 격리막 형성 공정 단면도
도 2a는 트렌치를 형성한 후 트렌치의 표면에 산화막을 형성한 도면
도 2b는 소자 격리막을 형성했을 때 보이드 발생을 나타낸 도면
도 3a 내지 도 3g는 본 발명의 실시예에 따른 반도체 소자의 소자 격리막의 공정 단면도
도면의 주요 부분에 대한 설명
101 : 반도체 기판 102 : 산화막 패턴
103 : 질화막 패턴 104 : 트렌치
105 : 감광막 106 : 열산화막
107 : 절연막 108 : 소자 격리막
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 특히 소자 격리막(STI; Shallow Trench Isolation)을 형성하기 위한 트렌치(trench)의 모서리 부분을 라운딩하여 반도체 소자의 성능을 향상시킨 반도체 소자의 제조 방법에 관한 것이다.
일반적으로, 메모리 소자 및 이미지 센서 등의 반도체 소자는 복수개의 단위 소자들이 반도체 기판에 고집적되어 만들어진다.
이와 같이 복수개의 단위 소자 들을 반도체 기판에 고집적화하기 위해서는 반도체 기판을 상기 복수개의 단위 소자에 상응하도록 복수개의 액티브 영역을 정의하고 나머지 부분은 필드 영역으로 정의하여 상기 필드 영역에 필드 산화막 또는 소자 격리막을 형성하여야 한다.
최근의 반도체 소자 제조 방법에서는 단위 소자들이 고집적화되므로 필드 영역에 필드산화막을 형성하여 액티브 영역 들을 격리시키는 것보다 필드 영역에 트렌치를 형성하고 트렌치내에 TEOS막 등의 절연막을 채우고 상기 트렌치 영역에만 남도록 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정으로 상기 절연막을 제거한다.
도 1a 내지 도 1f는 종래 기술에 의한 반도체 소자의 격리막 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이, 반도체 기판(11)상에 패드 산화막(12)을 형성하고, 상기 패드 산화막(12)상에 질화막(13)을 증착한다.
이어, 상기 질화막(13)상에 감광막(14)을 도포한 후, 노광 및 현상공정으로 패터닝하여 소자 격리 영역을 정의한다.
그리고 상기 패터닝된 감광막(14)을 마스크로 이용한 식각공정으로 상기 질화막(13)과 패드 산화막(12)을 차례로 선택적으로 제거하여 반도체 기판(11)의 표면을 노출시킨다.
도 1b에 도시한 바와 같이, 상기 패터닝된 감광막(14)을 제거하고, 클리닝(cleaning)작업을 수행한 후, 상기 질화막(13) 및 패드 산화막(12)을 마스크로 이용한 식각공정으로 상기 반도체 기판(11)을 소정깊이로 식각하여 트렌치(15)를 형성한다.
도 1c에 도시한 바와 같이, 상기 트렌치(15)가 형성된 반도체 기판(11)에 산화 공정을 실시하여 상기 트렌치(15)의 표면에 산화막(16)을 형성한다.
도 1d에 도시한 바와 같이, 상기 트렌치(15)를 포함한 반도체 기판(11)전면에 SOG(Spin On Glass) 또는 USG(Undoped Silicate Glass) 등의 절연막(17)을 증착한다.
한편, 상기 절연막(17)을 증착할 때 Sub 90nm로 갈 경우 STI의 폭이 좁아짐으로 인해 보이드(18)가 발생한다.
도 1e에 도시한 바와 같이, 전면에 화학 기계적 연마(CMP : Chemical Mechanical Polishing)법으로 상기 절연막(16)을 연마하여 상기 트렌치(15)내에 소자 격리막(17a)을 형성한다.
도 1f에 도시한 바와 같이, 상기 질화막(13) 및 패드 산화막(12)을 제거하고 클리닝작업을 수행하면 종래 기술에 따른 소자 격리막(17a)을 형성하는 공정이 완료된다.
그리고, 도면에는 도시되지 않았지만, 상기 소자 격리막(17a)에 의해 격리된 각 액티브 영역에 단위 소자들을 형성한다.
도 2a는 트렌치를 형성한 후 트렌치의 표면에 산화막을 형성한 도면이고, 도 2b는 소자 격리막을 형성했을 때 보이드 발생을 나타낸 도면이다.
도 2a에서와 같이, 트렌치 코너(A) 부분에서 스트레스(stress)가 집중적으로 발생하여 산화 공정시 오버 핸딩(over hanging)이 발생한다.
또한, 도 2b에서와 같이, 오버 핸딩에 의해 소자 격리막용 절연막(17)을 증착할 때 트렌치의 내부에 보이드(void)(18)가 발생한다.
그러나 상기와 같은 종래 기술에 의한 반도체 소자의 제조방법에 있어서 다음과 같은 문제점이 있었다.
첫째, STI 코너 스트레스에 의한 전위(dislocation)가 발생되고 이로 인하여 누설 전류(leakage current)가 흐르게 되어 트랜지스터의 신뢰성을 악화시킨다.
둘째, STI 코너 스트레스에 의해 도 2a 및 도 2b에서와 같이 130nm 급의 STI에서는 산화 결과에 의한 라운딩 처리 과정에서, 측면이나 하부(bottom)에 자라는 산화막보다 코너에 상대적으로 산화막이 많이 형성되어 Over-Hanging 현상이 발생 하여 Sub 90nm로 갈 경우 STI의 폭이 좁아짐으로 인해 보이드의 문제가 발생 할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 트렌치의 모서리 부분을 보다 확실하게 라운딩하여 전자 누설을 방지하고 전계 집중에 의한 문턱전압의 저하를 막을 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 제조방법은 액티브 영역과 소자 격리 영역으로 정의된 반도체 기판 상에 패드 산화막 및 질화막을 차례로 형성하는 단계와, 상기 패드 산화막 및 질화막을 선택적으로 제거하여 상기 소자 격리 영역 상에 산화막 패턴 및 질화막 패턴을 형성하는 단계와, 상기 산화막 패턴 및 질화막 패턴을 마스크로 하여 트렌치를 형성하는 단계와, 상기 산화막 패턴 및 질화막 패턴을 제거한 후, 상기 반도체 기판 상에 상기 트렌치가 노출되도록 감광막을 형성하는 단계와, 상기 감광막을 마스크로 하여 트렌치의 코너 부분에 경사 이온 주입을 통해 산소 이온을 주입하는 단계와,상기 반도체 기판에 어닐 공정을 실시하여 상기 트렌치의 표면에 열산화막을 형성하는 단계와, 상기 열산화막을 습식 식각으로 제거하여 상기 트렌치의 코너 부분을 라운딩 형태로 형성하는 단계와, 상기 코너 부분이 라운딩 형태를 갖는 트렌치의 내부에 소자 격리막을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 제조방법을 보다 상세히 설명하면 다음과 같다.
도 3a 내지 도 3g는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 나타낸 공정 단면도이다.
도 3a에 도시한 바와 같이, 반도체 기판(101)상에 패드 산화막을 형성하고, 상기 패드 산화막상에 질화막을 형성한다.
여기서, 상기 패드 산화막은 상기 반도체 기판(101)을 산화하여 형성한다.
이어, 포토 및 식각 공정을 통해 상기 질화막 및 패드 산화막을 선택적으로 제거하여 질화막 패턴(103) 및 산화막 패턴(102)을 형성하여 소자 격리 영역을 정의한다.
여기서, 상기 질화막 패턴(103) 및 산화막 패턴(102)이 잔류하는 영역이 액티브 영역이고 나머지 영역은 소자 분리 영역에 해당한다.
도 3b에 도시한 바와 같이, 상기 질화막 패턴(103) 및 산화막 패턴(102)을 마스크로 이용하여 상기 반도체 기판(101)의 선택적으로 식각하여 표면으로부터 소정깊이를 갖는 트렌치(104)를 형성한다.
도 3c에 도시한 바와 같이, 상기 질화막 패턴(103) 및 산화막 패턴(102)을 제거하고, 상기 반도체 기판(101)의 전면에 감광막(105)을 도포한 후, 노광 및 현상 공정으로 상기 트렌치(104) 및 그에 인접한 반도체 기판(101)의 표면이 노출되도록 상기 감광막(105)을 선택적으로 패터닝한다.
이어, 상기 패터닝된 감광막(105)을 마스크로 이용하여 상기 노출된 트렌치(104)의 코너 부분에 경사 이온 주입을 통해 산소(O2) 이온을 주입한다.
여기서, 상기 산소 이온의 조건은 다음과 같다. 즉, 도펀트(dopant) : 16sccm O+, 도즈(dose) : 1E13 ~ 1E15 ion/㎠, 주입 에너지(energy) : 10KeV ~ 80KeV, 경사각도 = 45, 트위스트(twist) = 0°, 로테이션(rotation) = 4회이다.
도 3d에 도시한 바와 같이, 상기 산소 이온이 주입된 반도체 기판(102)에 어닐(anneal) 공정을 실시하여 상기 트렌치(104)의 코너 부분에 열산화막(106)을 형성한다.
여기서, 상기 어닐 공정의 조건은 다음과 같다. 즉, 온도 : 400 ~ 10000℃, 가스 : N2 (0.5sccm ~ 3slm), 압력 : 760Torr ~ 800Torr, 어닐 시간 : 5 ~ 100 sec이다.
도 3e에 도시한 바와 같이, 상기 열산화막(106)을 습식 식각으로 제거하여 상기 트렌치(104)의 코너 부분을 라운딩 형태로 형성하고, 상기 감광막(105)을 제 거한다.
여기서, 상기 습식 식각의 조건은 다음과 같다. 즉, 질량비가 HF : DIW = 1:100, 시간 : 20 ~ 200sec, 온도 : 25℃~ 80℃, 플로우 비 : 오버 플로우를 실시한다.
도 3f에 도시한 바와 같이, 상기 코너 부분이 라운딩 형태를 갖는 트렌치(104)를 포함한 반도체 기판(101)의 전면에 O3 TEOS막 또는 HDP(High Density plasma) 산화막 등의 절연막(107)을 형성한다.
도 3g에 도시한 바와 같이, 상기 절연막(107)의 전면에 화학 기계적 연마(CMP; Chemical Mechanical Polishing) 공정을 실시하여 상기 트렌치(104) 영역에 소자 격리막(108)을 형성한다.
그리고, 도면에는 도시되지 않았지만, 상기 소자 격리막(108)에 의해 격리된 각 액티브 영역에 단위 소자들을 형성한다.
이상에서 설명한 바와 같은 본 발명에 따른 반도체 소자의 제조방법에 있어서는 다음과 같은 효과가 있다.
즉, 트렌치의 코너 부분에 산소 이온 주입 및 어닐 공정을 통해 열 산화막을 형성한 후 상기 열 산화막을 습식 식각으로 제거함으로써 트렌치의 코너 부분을 라운딩 형태를 갖도록 하여 스트레스를 완화시킬 수 있다.
따라서 트렌치 코너 부분의 스트레스 완화에 의해 보이드의 발생없이 트렌치의 내부에 절연 물질을 갭-필할 수가 있어 소자의 신뢰성을 향상시킬 수 있다.
또한, 액티브 영역의 모서리 부분에서의 누설 전류 및 전계 집중에 의한 문턱전압의 저하를 방지할 수 있을 뿐만 아니라, 반도체 소자의 성능을 향상시킬 수 있다.
Claims (5)
- 액티브 영역과 소자 격리 영역으로 정의된 반도체 기판 상에 패드 산화막 및 질화막을 차례로 형성하는 단계;상기 패드 산화막 및 질화막을 선택적으로 제거하여 상기 소자 격리 영역 상에 산화막 패턴 및 질화막 패턴을 형성하는 단계;상기 산화막 패턴 및 질화막 패턴을 마스크로 하여 트렌치를 형성하는 단계;상기 산화막 패턴 및 질화막 패턴을 제거한 후, 상기 반도체 기판 상에 상기 트렌치가 노출되도록 감광막을 형성하는 단계;상기 감광막을 마스크로 하여 트렌치의 코너 부분에 경사 이온 주입을 통해 산소 이온을 주입하는 단계;상기 반도체 기판에 어닐 공정을 실시하여 상기 트렌치의 표면에 열산화막을 형성하는 단계;상기 열산화막을 습식 식각으로 제거하여 상기 트렌치의 코너 부분을 라운딩 형태로 형성하는 단계;상기 코너 부분이 라운딩 형태를 갖는 트렌치의 내부에 소자 격리막을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 산소 이온은 16sccm의 도펀트, 도즈(dose) : 1E13 ~ 1E15 ion/㎠, 주입 에너지(energy) : 10KeV ~ 80KeV, 경사각도 = 45°, 트위스트(twist) = 0°의 조건으로 주입하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 어닐 공정은 온도 : 400 ~ 10000℃, 가스 : N2 (0.5sccm ~ 3slm), 압력 : 760Torr ~ 800Torr, 어닐 시간 : 5 ~ 100 sec의 조건을 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 열산화막은 질량비가 HF : DIW = 1:100, 시간 : 20 ~ 200sec, 온도 : 25℃~ 80℃의 조건에서 제거하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제 1 항에 있어서, 상기 소자 격리막은 상기 트렌치를 포함한 반도체 기판의 전면에 O3 TEOS막 또는 HDP(High Density plasma) 산화막을 형성한 후 전면에 화학 기계적 연마 공정을 통해 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132327A KR100710191B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050132327A KR100710191B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100710191B1 true KR100710191B1 (ko) | 2007-04-20 |
Family
ID=38181986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050132327A KR100710191B1 (ko) | 2005-12-28 | 2005-12-28 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100710191B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101185247B1 (ko) | 2010-09-13 | 2012-09-21 | 서울대학교산학협력단 | 주름 구조 박막, 주름 구조 박막의 제조 방법 및 주름 구조 박막을 이용한 박막 트랜스듀서 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980036132A (ko) * | 1996-11-16 | 1998-08-05 | 문정환 | 격리막 형성 방법 |
| KR0185479B1 (ko) * | 1995-12-23 | 1999-04-15 | 김주용 | 반도체 소자의 소자분리막 형성방법 |
| KR20030055794A (ko) * | 2001-12-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR20030086853A (ko) * | 2002-05-07 | 2003-11-12 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리 방법 |
| KR20040050554A (ko) * | 2002-12-10 | 2004-06-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
-
2005
- 2005-12-28 KR KR1020050132327A patent/KR100710191B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0185479B1 (ko) * | 1995-12-23 | 1999-04-15 | 김주용 | 반도체 소자의 소자분리막 형성방법 |
| KR19980036132A (ko) * | 1996-11-16 | 1998-08-05 | 문정환 | 격리막 형성 방법 |
| KR20030055794A (ko) * | 2001-12-27 | 2003-07-04 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR20030086853A (ko) * | 2002-05-07 | 2003-11-12 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리 방법 |
| KR20040050554A (ko) * | 2002-12-10 | 2004-06-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101185247B1 (ko) | 2010-09-13 | 2012-09-21 | 서울대학교산학협력단 | 주름 구조 박막, 주름 구조 박막의 제조 방법 및 주름 구조 박막을 이용한 박막 트랜스듀서 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4633554B2 (ja) | フラッシュメモリ素子の製造方法 | |
| US7902628B2 (en) | Semiconductor device with trench isolation structure | |
| US20080032483A1 (en) | Trench isolation methods of semiconductor device | |
| US20090014810A1 (en) | Method for fabricating shallow trench isolation and method for fabricating transistor | |
| US20070293045A1 (en) | Semiconductor device and method for fabricating the same | |
| KR20020042251A (ko) | 반도체 소자의 분리구조 제조방법 | |
| KR100710191B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100700279B1 (ko) | 플랫 노아 마스크롬의 제조 방법 | |
| KR20070053842A (ko) | 반도체소자의 트랜치 아이솔레이션 형성방법 | |
| JP5130677B2 (ja) | 半導体装置の製法 | |
| KR20090066406A (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100268907B1 (ko) | 반도체소자의격리막및이의형성방법 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| KR100501641B1 (ko) | 반도체 소자의 웰 형성방법 | |
| KR100274978B1 (ko) | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 | |
| KR100624329B1 (ko) | 반도체 소자의 소자 분리막 절연성 강화 방법 | |
| KR100562305B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JP2011035181A (ja) | 半導体装置及びその製造方法 | |
| KR20030001179A (ko) | 반도체 소자의 소자 격리층 형성 방법 | |
| KR20060000481A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100752219B1 (ko) | 반도체 소자의 격리막 제조방법 | |
| KR100575080B1 (ko) | 소자 분리막 형성 방법 | |
| KR20040057609A (ko) | 반도체 소자의 제조방법 | |
| JP2007142156A (ja) | 半導体装置およびその製造方法 | |
| KR20070008978A (ko) | 반도체 소자의 소자분리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120319 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |