KR100708823B1 - 플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치 - Google Patents

플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치 Download PDF

Info

Publication number
KR100708823B1
KR100708823B1 KR1020050130538A KR20050130538A KR100708823B1 KR 100708823 B1 KR100708823 B1 KR 100708823B1 KR 1020050130538 A KR1020050130538 A KR 1020050130538A KR 20050130538 A KR20050130538 A KR 20050130538A KR 100708823 B1 KR100708823 B1 KR 100708823B1
Authority
KR
South Korea
Prior art keywords
function
level
sustain pulses
luminance
apl
Prior art date
Application number
KR1020050130538A
Other languages
English (en)
Inventor
김석후
김광현
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050130538A priority Critical patent/KR100708823B1/ko
Application granted granted Critical
Publication of KR100708823B1 publication Critical patent/KR100708823B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0626—Adjustment of display parameters for control of overall brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명에 따른 플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치는, APL 전단계의 영역 중에서 중휘도 영역의 특정 구간에서만 휘도를 증가시킬 수 있도록 APL 대 서스테인 펄스의 수의 대응 함수를 설정하여 제어함으로써 구동 제어 회로의 발열 문제를 해결함과 아울러, APL 전단계에 걸쳐 보다 효율적인 휘도 제어가 가능하고, 중휘도 영역의 휘도를 증가시키면서도 소모 전력량의 증가를 최소화할 수 있고, 형광체의 열화 등에 따른 PDP의 수명이 단축되는 문제를 해결할 수 있는 효과가 있다.

Description

플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치{Apparatus for controling brightness of plasma display panel and method therefor}
도 1은 일반적인 PDP의 전극 배치 구조를 도시한 평면 개략도,
도 2는 일반적인 서스테인 전극수와 APL의 관계를 나타낸 그래프,
도 3은 종래 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프,
도 4는 본 발명에 따른 APL을 이용한 PDP의 휘도 제어 장치가 도시된 블록도,
도 5는 본 발명의 제 1 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프,
도 6은 본 발명의 제 2 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프,
도 7은 본 발명의 제 3 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프,
도 8은 본 발명의 제 4 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프,
도 9는 본 발명의 제 5 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프,
도 10은 본 발명의 제 6 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프,
도 11은 본 발명의 제 7 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프이다.
<도면의 주요 부분에 대한 부호의 설명>
16 : APL 계산부 ㅇ17 : 파형 발생부
18 : PDP 구동부 20 : 중휘도 증가부
CTP : 커팅점
본 발명은 플라즈마 디스플레이 패널에 관한 것으로서, 특히 회로에 과도한 부하를 주지 않으면서 중휘도를 향상시킬 수 있는 플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치에 관한 것이다.
일반적으로 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 가스방전에 의해 발생되는 자외선이 형광체를 여기시킬 때 형광체로부터 발생하는 가시광선을 이용하여 화상을 표시하는 장치이다.
이러한 PDP의 기본적인 패널 구조는 널리 공지되어 있으므로, 전극 배치 구 조를 중심으로 설명하면 다음과 같다.
도 1은 3전극 교류 면방전형 PDP의 전극 배치 구조를 나타낸 도면으로서, 이에 도시된 PDP는 어드레스전극(X1 내지 Xm)과, 이 전극과 교차되게 배치되는 스캔전극(Y1 내지 Yn) 및 서스테인전극(Z)이 구비된다. 상기 어드레스전극(X1 내지 Xm)은 하부 기판 쪽에 배치되고, 스캔전극(Y1 내지 Yn)과 서스테인전극(Z)은 상부 기판 쪽에 배치되는 것이 일반적이다.
상기 어드레스전극들(X1 내지 Xm)과, 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)의 교차부에는 R,G,B의 단위 화소를 이루는 서브 픽셀(1)들이 위치된다.
이러한 전극 배치 구조를 갖는 PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 개의 서브필드로 나누어 시분할 구동하고 있다. 각 서브필드는 방전을 균일하게 일으키기 위한 리셋 기간, 서브 픽셀을 선택하기 위한 어드레스 기간 및 방전 횟수에 따라 계조를 구현하는 서스테인 기간으로 나눠진다.
예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들로 나누어지게 된다. 아울러, 8개의 서브 필드들 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어지게 된다. 여기서, 각 서브필드의 리셋기간 및 어드레스 기간은 각 서브필드마다 동일한 반면에, 서스테인 기간과 그 방전 횟수는 서스테인 펄스의 수에 비례하여 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인 기간이 달라지므로 화상의 계조를 구현할 수 있게 된다.
이러한 PDP는 서스테인 펄스의 수에 따라 밝기가 결정되기 때문에 평균 밝기가 어두운 경우와 밝은 경우에 전체 서스테인 펄스의 수를 동일하게 하면, 평균 밝기의 불균일로 인하여 화질저하, 과도한 전력소모, 패널 손상 등의 여러 가지 문제가 발생될 수 있다. 즉, 모든 입력 영상에 대하여 서스테인 펄스의 수를 낮게 설정하는 경우에는 콘트라스트 특성이 나빠지게 된다. 반면에, 모든 입력 영상에 대하여 서스테인 펄스의 수를 높게 설정하는 경우에는 어두운 영상에서도 밝기가 밝아지고 콘트라스트 특성이 개선되는 장점이 있지만 전력의 소모가 커지며 패널의 온도가 상승하는 등 패널이 손상될 수 있다.
따라서 입력 영상의 평균 밝기에 따라 전체 서스테인 펄스의 수를 적절히 조정할 필요가 있다. 이를 위하여, PDP의 구동회로에는 평균화상레벨(Average Picture Level : 이하 'APL'이라 함)에 따라 서스테인 펄스의 수를 제어하기 위한 회로가 포함되고 있다.
즉, PDP는 도 2에 도시된 바와 같이 APL 커브(NC)에 기초하여 한 프레임기간의 평균휘도 즉, APL이 낮을 때는 최대 서스테인 펄스의 수(Nsus)로 화상을 표시하고 APL이 높을 때는 지수적으로 감소하는 서스테인 펄스의 수(Nsus)로 화상을 표시한다.
한편, 상기와 같은 PDP에 구현되는 대부분의 화상의 휘도가 중휘도(中輝度) 영역에 속하기 때문에 중 휘도를 높일 경우에 그렇지 않은 모듈에 비하여 눈에 띄게 휘도가 증가하게 된다. 따라서 중휘도 영역에서의 휘도 설정은 실용 휘도를 높 여 PDP의 이미지 구현 능력을 향상시키는 중요한 문제로 대두되고 있고, 이에 따라 중휘도 영역에서 휘도를 높이기 위한 다양한 방법들이 제시되고 있다.
도 3은 PDP의 휘도를 높이기 위한 방법을 설명하기 위한 APL에 따른 서스테인과 파워곡선을 나타낸 도면으로서, 도면에서와 같이 중휘도 영역의 휘도를 높이기 위해 최대 서스테인 펄스의 수(MAXsus)를 갖는 영역에서부터 APL이 높아지는 방향으로 파워 곡선(PC)을 확대하는 방법을 이용하고 있다.
이와 같이 휘도를 증가시키는 방법은 파워곡선(PC)이 중휘도 영역은 물론 고휘도 영역까지 전 영역에서 APL이 증가하게 되어 중 휘도 영역의 휘도를 증가시키는 목적은 달성할 수 있게 된다.
그러나 상기와 같은 종래 PDP의 휘도 증가 방법은 중휘도 영역에서의 휘도 증가는 가능하지만 최대 서스테인 펄스((MAXsus) 영역이 증가함에 따라 서스테인 동작에 사용되는 회로에 과다한 부하를 주게 되고, 이로 인하여 회로의 발열 온도가 높아지면서 구동 회로의 수명을 단축하게 되는 문제점이 있다.
또한 상기와 같은 종래 PDP의 휘도 증가 방법은 중휘도 영역은 물론 고휘도 영역에서까지 전체적으로 휘도가 증가하게 되므로, 필요 이상의 휘도 증가로 형광체의 열화가 빨라져 전체적으로 PDP의 수명을 단축하게 됨은 물론, 전력 소모량이 커지게 되어 PDP의 단점으로 지적되는 소비전력 항목에 좋지 않은 결과를 가져오는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로서, 중휘도 영역의 특정 구간에서만 휘도를 증가시킬 수 있도록 구성함으로써 구동 제어 회로의 발열 문제를 해결함과 아울러, APL 전단계에 걸쳐 보다 효율적인 휘도 제어가 가능하여, 중 휘도를 증가시키면서도 전력 소모량의 증가를 최소화하고, PDP의 수명을 길게 할 수 있는 플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치를 제공하는 데 목적이 있다.
상기한 과제를 실현하기 위한 본 발명에 따른 플라즈마 디스플레이 패널의 휘도 제어 방법은, 평균화상레벨(APL)의 변화에 따라 서스테인 펄스 수를 조정하기 위하여, 상기 평균화상레벨이 제1레벨보다 높을 경우에 상기 서스테인 펄스 수를 결정하기 위한 제1함수가 설정되고; (a) 상기 제1레벨 이상의 제1함수 구간에서 하나 이상의 중휘도 구간을 지정하는 단계; 및 (b) 상기 하나 이상의 중휘도 구간에 대하여 제2함수를 지정하여 휘도를 제어하는 단계를 포함하며, 여기서, 상기 제2함수는 상기 중휘도 구간의 경계에서는 상기 제1함수와 같은 값을 가지며, 상기 중휘도 구간 내에서는 상기 제1함수보다 높은 값을 갖는 것을 특징으로 한다.
바람직하게는 상기 평균화상레벨이 상기 제1레벨보다 낮을 경우는, 상기 서스테인 펄스 수를 제1값으로 일정하게 유지한다. 여기서 상기 제1값은 상기 서스테인 펄스 수가 최대값이다.
이와는 다르게 상기 평균화상레벨의 제1레벨은 상기 서스테인 펄스의 수가 최대인 값보다 일정 정도 낮게 설정될 수 있다.
상기 제2함수는 비선형 함수로 설정되거나, 선형 함수로 설정될 수 있다.
상기 제1함수에서 중휘도 구간의 양쪽 경계점을 직선으로 연결할 때, 상기 제2함수는 상기 중휘도 구간에서 상기 제1함수와 직선 사이에 만들어지는 휘도변환영역 내에 위치되게 설정될 수도 있다.
또한 상기한 과제를 실현하기 위한 본 발명에 따른 플라즈마 디스플레이 패널의 휘도 제어 방법은, 입력 영상의 평균화상레벨을 감지하고, 이 평균화상레벨과 서스테인 펄스 수의 대응 관계에 따라 상기 서스테인 펄스 수를 조정하되, 상기 대응 관계는, (i) 상기 평균화상레벨이 제1레벨보다 낮을 경우는, 상기 서스테인 펄스 수를 제1값으로 일정하게 유지하며, (ii) 상기 평균화상레벨이 제2레벨보다 높을 경우는, 상기 서스테인 펄스 수를 제1함수에 따라 결정하며, (iii) 상기 평균화상레벨이 상기 제1레벨과 제2레벨의 사이인 중휘도 레벨의 경우에는, 상기 제1레벨에서는 상기 제1값을 갖고, 상기 제2레벨에서는 상기 제1함수와 연속되는 동시에 제1함수와 상이한 제2함수에 따라 상기 서스테인 펄스 수를 결정하도록 제어하는 것을 특징으로 한다.
바람직하게는 상기 제2함수는, 상기 제2레벨에서 제1레벨까지 연장된 제1함수에 의해 결정되는 서스테인 펄스의 수보다, 적어도 일부 구간에서는 더 높은 서스테인 펄스의 수를 출력하도록 설정된다.
또는 상기한 과제를 실현하기 위한 본 발명에 따른 플라즈마 디스플레이 패널의 휘도 제어 장치는, 입력 영상의 평균화상레벨에 따른 서스테인 펄스 수를, 평 균화상레벨 대 서스테인 펄스 수의 대응 관계를 설정하는 제1함수에 의해 계산하되, 적어도 일부 구간에서는 상기 제1함수보다 높은 제2함수에 의해 서스테인 펄스 수를 도출하는 펄스 도출수단과; 상기 펄스 도출수단에서 도출된 서스테인 펄스 수에 따라 플라즈마 디스플레이 패널을 구동하는 구동 수단을 포함한 것을 특징으로 한다.
상기 펄스 도출수단은, 상기 제1함수 구간을 저휘도, 중휘도, 고휘도 영역으로 구분할 경우에, 상기 제2함수는 상기 중휘도 영역에 설정되어 서스테인 펄스 값을 도출하도록 구성되는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하면 다음과 같다.
도 4는 본 발명에 따른 APL을 이용한 PDP의 휘도 제어 장치가 도시된 블록도이다.
도 4를 참조하면, 본 발명의 실시예에 따른 PDP의 휘도를 제어할 수 있는 구동 장치는, 제1 역감마 보정부(11A)와 PDP 구동부(18) 사이에 접속된 게인 조정부(12), 오차확산부(13), 서브필드 맵핑부(14) 및 데이터 정렬부(15)가 구비되고, 또한 제2 역감마 조정부(11B)와 파형 발생부(17) 사이에 접속된 APL 계산부(16)가 구비된다.
특히 상기 APL 계산부(16)에는 중휘도 영역에서 휘도를 증가시키는 중휘도 증가부(20)가 연결된다. 여기서 상기 APL 계산부(16)와 중휘도 증가부(20)는 본 발 명의 펄스 도출수단을 구성하게 되는데, 펄스 도출수단은 입력 영상의 평균화상레벨에 따른 서스테인 펄스의 수를, 평균화상레벨 대 서스테인 펄스의 수의 대응 관계를 설정하는 제1함수에 의해 계산하되, 중휘도 구간에서는 상기 제1함수보다 높은 제2함수에 의해 서스테인 펄스의 수를 도출할 수 있도록 구성된다.
이와 같이 구성되는 PDP의 휘도 제어 장치의 주요 구성 부분을 설명한다.
상기 제1 및 제2 역감마 보정부(11A, 11B)는 입력라인(10)으로부터의 디지털 비디오 데이터(RGB)를 역감마보정하여 영상신호의 계조값에 대한 휘도를 선형적으로 변환시킨다.
상기 게인 조정부(12)는 적색, 녹색 및 청색의 각 데이터별로 유효이득을 조정하여 색온도를 보상한다.
상기 오차 확산부(13)는 게인 조정부(12)로부터 입력되는 디지털 비디오 데이터(RGB)의 양자화 오차를 인접한 셀들로 확산시킴으로써 휘도값을 미세하게 조정한다.
상기 서브필드 맵핑부(14)는 오차 확산부(13)로부터 입력된 데이터를 각 비트별로 미리 저장된 서브필드 패턴에 맵핑하고 그맵핑 데이터를 데이터 정렬부(15)에 공급한다.
상기 데이터 정렬부(15)는 서브필드 맵핑부(14)로부터 입력되는 디지털 비디오 데이터를 PDP 구동부(18)의 데이터 구동회로에 공급한다. 데이터 구동회로는 PDP 구동부(18)의 데이터전극들에 접속되어 데이터 정렬부(15)로부터 입력되는 데이터를 1 수평라인분씩 래치한 후에 래치된 데이터를 1 수평기간 단위로 PDP 구동 부(18)의 데이터 전극들에 공급한다.
상기 APL 계산부(17)는 역감마 조정부(1)로부터 입력되는 데이터에 대하여 매 프레임 단위로 APL을 계산하고, 그 APL에 대응하는 기준 서스테인 펄스의 수(Nsus)를 지수함수 또는 선형 함수를 이용한 곡선 또는 직선 그래프를 통해 도출한다.
상기 중휘도 증가부(20)는 상기 APL 계산부(17)에서 도출된 레벨값이 중휘도 영역에 해당하는 경우에 적어도 일부 구간에서 상기 기준 서스테인 펄스의 수보다 높은 서스테인 펄스의 수를 출력하도록 제어한다.
여기서 상기 APL은 저휘도 영역, 중휘도 영역, 고휘도 영역으로 구분할 수 있는데, PDP에서 구현되는 대부분의 화상이 중휘도 영역에 속하므로, 상기 중휘도 증가부(20)를 통해 중휘도 영역에서 서스테인 펄스의 수를 높이도록 제어함으로써 PDP의 이미지 구현 능력을 크게 향상시킬 수 있게 된다.
특히, 상기 중휘도 증가부(20)에 의해 제어되는 중휘도 영역의 서스테인 펄스의 수의 제어는 도 5 내지 도 11에 도시된 바와 같은 다양한 방법들을 이용하게 된다.
즉 APL의 증감에 대응하는 서스테인 펄스의 수(Nsus)를 비선형 함수 또는 선형 함수 그래프를 통해 도출하게 되는데, 특히 중휘도 영역에서는 제1함수에 의해 도출된 값보다 더 큰 서스테인 펄스의 수를 출력하도록 하는 제2함수 구성의 다양한 방법에 의해 도출된다. 이에 대해서는 각각의 도면을 참조하여 자세히 후술한다. 그리고 APL 대 서스테인 펄스의 수(Nsus)의 대응 함수는 도시하지 않은 롬 메 모리에 룩업 테이블 데이터로 저장될 수 있다.
상기 파형 발생부(17)는 APL 계산부(16)와 중휘도 증가부(20)로부터의 서스테인 펄스의 수 정보(Nsus)에 응답하여 타이밍 제어신호를 생성하고, 그 타이밍 제어신호를 PDP에 구동부(18)를 이루는 스캔 구동회로와 서스테인 구동회로에 공급한다. 스캔 구동회로와 서스테인 구동회로는 파형 발생부(17)로부터 입력되는 타이밍 제어신호에 응답하여 서스테인기간 동안 PDP 구동부(18)의 스캔전극들과 서스테인전극들에 서스테인 펄스를 공급한다.
상기한 바와 같은 본 발명의 실시예에 따른 PDP 휘도 제어 장치를 이용한, 본 발명의 휘도 제어 방법에 대하여 도 5 내지 도 11을 참조하여 여러 실시예들을 설명하면 다음과 같다.
도 5는 본 발명의 제 1 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프이다.
이에 도시된 바와 같이 본 발명의 제 1 실시예의 휘도 제어 방법은, 먼저 APL이 커질수록 서스테인 펄스의 수(Nsus)가 낮아지는 APL 대 서스테인 펄스의 수의 제1함수로 기준 곡선(C0)을 설정한다.
여기서 상기 기준 곡선(C0)은 APL이 커질수록 서스테인 펄스의 수가 낮아지는 지수함수 곡선으로 이루어지는 것이 바람직하나, 이에 한정되지 않고 APL이 커질수록 서스테인 펄스의 수가 반비례되게 낮아지는 2차 함수에 의한 곡선을 포함한 모든 커브 형상의 그래프를 적용할 수 있음은 물론이다.
다음, 상기 기준 곡선(C0)에서, 상기 서스테인 펄스의 수(Nsus)가 최대가 되는 지점(Pc)에서 APL이 증가하는 기준 곡선(C0)의 임의지점(Po)까지 직선(L1)으로 연결한다. 이때 상기 APL은 O 레벨에서 일정 레벨(제1레벨)까지는 서스테인 펄스의 수의 최대값이 일정하게 유지되는 직선 구간이 설정되고, 이 직선 구간이 끝나는 지점(Pc)으로부터 상기 기준 곡선(C0)이 시작되는데, 상기 직선 구간과 기준 곡선(C0)이 만나는 지점을 커팅점(CTP)라고 할 때, 상기 최대 지점(Pc)은 상기 커팅점(CTP)으로 설정된다.
그리고 상기 임의지점(Po)은 상기 최대 지점에서 APL이 최대인 지점(Pm) 사이에서 중휘도 영역의 최대 지점 등으로 임의로 결정하여 설정되는 지점이다.
여기서 상기 APL 전체를 저휘도 영역, 중휘도 영역, 고휘도 영역으로 구분할 때, 상기 최대 지점(Pc)에서 임의지점(Po) 사이는 중휘도 영역으로 설정할 수 있고, 전체 APL 단계가 1023일 경우에 서스테인 펄스의 수가 최대 지점은 APL 0 부터 40 ~ 60, 임의 지점은 대략 APL 150 정도의 지점을 설정될 수 있다. 물론 이에 한정되지 않고 중휘도 영역 설정이나, 실시 조건에 따라 그 범위를 다양하게 조정하여 실시할 수 있음은 물론이다.
다음, 도 4의 APL 계산부(16)에서 산출한 입력 영상의 APL이 상기 최대 지점(Pc)에서 임의지점(Po) 사이인 중휘도 영역일 경우에는 상기 중휘도 증가부(20)에 서 상기 기준 곡선(C0)과 직선(L1) 사이에 만들어지는 휘도변환영역(Z1) 내에서 상기 서스테인 펄스의 수를 증가시켜 휘도가 증가할 수 있도록 상기 파형 발생부(17)에 신호를 출력하게 된다.
상기 휘도변환영역(Z1) 내에서 APL 대 서스테인 펄스의 수의 증가는 상기 최대지점(Pc)에서 임의지점(Po)까지 연결되는 제2함수로 설정되어 휘도를 증가시키게 되다.
이때 상기 제2함수는 비선형 함수 곡선으로 설정되는 것이 바람직한데, 상기 비선형 함수는 상기 커팅점(CTP)으로부터 상기 임의지점(Po)까지 완만하게 연결되는 곡선으로서, 2차 또는 3차 함수 곡선이나, 지수함수 곡선 등으로 상기 휘도변환영역 내에 위치되는 조건으로 다양하게 설정될 수 있다. 바람직하게는 상기 기준 곡선(C0)이 지수함수 곡선으로 이루어질 경우에, 중 휘도 영역에 설정되는 비선형 함수는 상기 기준 곡선(C0)의 지수 함수의 계수(coefficient)를 다르게 설정하여 휘도변환영역(Z1) 내를 통과하도록 구성하는 것도 가능하다.
이와 같은 비선형 함수는 PDP의 제어 상태나, 실시 조건에 따라 곡선의 형태가 달라질 수 있음은 물론이다.
상기한 바와 같이 본 발명의 제 1 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법은 중 휘도 영역에서만 서스테인 펄스의 수를 비선형적으로 증가시킴으로 써 중휘도 영역에서의 휘도를 향상시켜 가장 많은 이미지를 구현하는 실용 휘도를 높일 수 있고, 이때 회로에 과도한 부하를 주지 않으면서 특정 구간만의 휘도 증가로 소모 전력 증가도 최소화할 수 있게 된다.
이하 본 발명의 제 2 실시예 내지 제 7 실시예를 각각의 도면을 참조하여 설명한다. 참고로 이하 설명되는 실시예들에서 상기한 제 1 실시예와 동일 유사한 부분에 대해서는 반복 설명을 피하기 위해 자세한 설명은 생략하고, 다른 부분을 중심으로 설명한다.
도 6은 본 발명의 제 2 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프이다.
본 발명의 제 2 실시예의 휘도 제어 방법은 전술한 제 1 실시예에서 제2함수가 비선형 함수 설정된 것과는 다르게, 본 실시예에서는 제2함수가 상기 최대지점(Pc)에서 임의지점(Po)까지 연결되는 선형 함수 그래프, 직선(L1)으로 설정되어 휘도를 증가시킨다.
따라서 본 발명의 제 2 실시예에서는 서스테인 펄스의 수가 최대인 수평 구간과, 상기 수평 구간이 끝나는 지점(Pc)에서 선형적으로 낮아지는 직선 구간(L1)과, 상기 직선 구간이 끝나는 지점(Po) 즉, 중휘도 영역이 끝나는 지점에서 연결되는 제1함수 구간인 곡선 구간(지수함수 구간 등)으로 나누어진, 그래프에 의해 APL 변화에 대응되는 서스테인 펄스의 수가 결정되어 휘도를 제어한다.
이와 같은 본 발명의 제 2 실시예에서도 중휘도 영역 내에서 기준 곡선(C0)보다 서스테인 펄스의 수가 증가되는 직선 구간(L1)에 의해 서스테인 펄스의 수가 증가하게 되어 전체적으로 회로 부하를 줄이면서 중휘도를 향상시킬 수 있게 된다.
도 7은 본 발명의 제 3 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프이다.
전술한 제 1 실시예와 제 2 실시예가 휘도변환영역 내와 두 지점을 잇는 선형 그래프로 설정된 제2함수에 의해 제어되는 반면, 도 7에 도시된 본 발명의 제 3 실시예의 휘도 제어 방법은 제2함수가 두 지점(Pc, Po)을 잇는 직선(L1)을 벗어난 부분까지 서스테인 펄스의 수를 증가시킨 펄스증가 곡선(C1)으로 제어한다.
즉, 제1함수인 기준 곡선(C0)에서 최대 지점(Pc)과 임의지점(Po) 사이의 중휘도 영역에서 상기 두 지점을 연결하는 직선(L1)보다 높은 영역까지 서스테인 펄스의 수를 증가시킬 수 있도록 펄스증가 곡선(C1)을 설정하여 휘도를 제어하는 것이다.
이때 상기 펄스증가 곡선(C1)은 비선형함수 곡선으로 이루어지는 것이 바람직하며, 도 7에서는 계수가 '-'인 2차 함수 또는 지수함수 곡선으로 이루어진 것을 예시하고 있으나, 이에 한정되지 않고, 일부 구간만 상기 직선(L1)을 넘어가도록 펄스증가 곡선(C1)을 설정하여 제어하는 것도 가능하다.
도 8은 본 발명의 제 4 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프이다.
본 발명의 제 4 실시예의 휘도 제어 방법은 중휘도 영역 내의 임의의 두 지점(P1)(Po) 사이에서 서스테인 펄스의 수를 증가시켜 휘도를 높이는 방법이다.
즉, APL 대 서스테인 펄스의 수의 기준 곡선(C0)에서 APL이 상대적으로 낮은 지점(P1)에서 상대적으로 APL이 높은 지점(Po)까지 직선으로 연결하고, APL이 상기 두 지점(P1)(Po) 사이일 경우에 상기 기준 곡선(C0)과 직선(L2) 사이에 만들어지는 휘도변환영역(Z2) 내에서 상기 서스테인 펄스의 수를 증가시켜 휘도를 제어한다.
이때 전술한 제 1 실시예에서와 같이 상기 두 지점(P1)(Po) 사이에 연결되는 비선형 함수로 설정하여 휘도를 증가시키는 것이 바람직하고, 휘도변환영역(Z2) 내에 구성되는 비선형 함수에 대한 구체적인 내용은 제 1 실시예에서 설명한 바와 같으므로, 자세한 설명은 생략한다.
상기 임의의 두 지점(P1)(Po)은 중휘도 영역으로 설정될 수 있는 APL 구간에서 실시 조건에 따라 자유롭게 설정 가능하고, 특히 상기 낮은 지점(P1)은 최대 지 점(Pc)보다 APL이 높은 지점으로 설정되는 것이 바람직하다.
한편, 본 실시예는 전술한 제 2 실시예에서와 같이 상기 두 지점(Z2)을 연결하는 선형 함수 즉, 직선 구간(L2)으로 설정하여 휘도를 증가시키는 변형 실시도 가능하다.
도 9는 본 발명의 제 5 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프이다.
본 발명의 제 5 실시예의 휘도 제어 방법은, 전술한 제 3 실시예와 유사한 제어 방법을 이용한 것으로서, 제2함수인 펄스증가곡선(C3)이 기준 곡선(C0)의 임의의 두 레벨 즉, 두 지점(P1)(Po) 사이에 연결되는 점이 다르다.
즉, 본 실시예의 펄스증가 곡선(C3)은 중휘도 영역 내의 기준 곡선(C0)에서 임의의 두 지점(P1)(Po)을 연결한 직선(L2)보다 더 높은 서스테인 펄스의 수를 갖도록 연결된다. 이때 펄스증가 곡선(C3)은 전체가 직선(L2)보다 높게 설정되거나 일부 구간만 직선(L2)보다 높게 설정하여 제어할 수 있다.
도 10은 본 발명의 제 6 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프이다.
전술한 제 1 내지 제 5 실시예가 APL 대 서스테인 펄스의 수가 기준 곡선 (C0)에 의해 설정된 반면, 본 발명의 제 6 실시예에 따른 PDP의 휘도 제어 방법은 APL 대 서스테인 펄스의 수가 선형 함수 그래프(Lo)로 설정된 제1함수에 의해 제어될 때, 중휘도 영역에서 휘도를 증가시키기 위한 방법이다.
즉, 상기 선형 함수 그래프(Lo)에서 전술한 제 1 실시예에서와 같이 상기 서스테인 펄스의 수가 최대가 되는 지점(Pc)에서 임의지점(Po) 사이에 서스테인 펄스의 수를 증가시키는 펄스증가 곡선(C4)으로 설정되는 제2함수에 의해 휘도를 제어한다.
따라서 본 실시예에서는 서스테인 펄스의 수가 최대인 수평 구간과, 상기 수평 구간이 끝나는 지점(Pc)에서 비선형적으로 낮아지는 펄스증가 곡선(C4) 구간(제2함수)과, 상기 펄스증가 곡선 구간이 끝나는 지점(Po)에서 연결되는 선형함수 구간(제1함수)으로 나누어진 그래프에 의해 APL 변화에 대응되는 서스테인 펄스의 수가 결정되어 제어된다.
도 11은 본 발명의 제 7 실시예에 따른 APL을 이용한 PDP의 휘도 제어 방법이 도시된 그래프이다.
본 발명의 제 7 실시예의 휘도 제어 방법은 전술한 제 6 실시예의 방법과 유사하나 제2함수인 펄스증가 곡선(C5)이 중휘도 영역 내의 임의의 두 지점(P1)(Po)에서 연결되어, APL이 중휘도 영역 내의 단계일 때는 선형 함수 구간에서 의해 설정되는 서스테인 펄스의 수보다 일정정도 서스테인 펄스의 수를 증가시켜 제어한다.
이때 상기 펄스증가 곡선(C5)은 3차 함수 이상의 곡선 구조로 이루어져, 상기 두 지점과의 연결점에서 급격한 변화에 따른 플리커 등이 발생하지 않도록 연결되는 것이 바람직하다.
상기와 같이 구성되고 작용되는 본 발명에 따른 플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치는, APL 전단계의 영역 중에서 중휘도 영역의 특정 구간에서만 휘도를 증가시키게 되므로, 구동 제어 회로의 발열 문제를 해결함과 아울러, APL 전단계에 걸쳐 보다 효율적인 휘도 제어가 가능한 이점이 있다.
또한 본 발명에 따른 플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치는, 중휘도 영역의 휘도를 증가시키면서도 전체적인 소모 전력량의 증가를 최소화할 수 있고, 형광체의 열화 등에 따른 PDP의 수명이 단축되는 문제를 해결할 수 있는 이점도 있다.

Claims (9)

  1. 평균화상레벨(APL)의 변화에 따라 서스테인 펄스 수를 조정하기 위하여, 상기 평균화상레벨이 제1레벨보다 높을 경우에 상기 서스테인 펄스 수를 결정하기 위한 제1함수가 설정되고;
    (a) 상기 제1레벨 이상의 제1함수 구간에서 하나 이상의 중휘도 구간을 지정하는 단계; 및
    (b) 상기 하나 이상의 중휘도 구간에 대하여 제2함수를 지정하여 휘도를 제어하는 단계를 포함하며,
    여기서, 상기 제2함수는 상기 중휘도 구간의 경계에서는 상기 제1함수와 같은 값을 가지며, 상기 중휘도 구간 내에서는 상기 제1함수에 의해 설정되는 서스테인 펄스 수보다 높은 서스테인 펄스 수를 출력하도록 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 휘도 제어 방법.
  2. 청구항 1에 있어서,
    상기 평균화상레벨이 상기 제1레벨보다 낮을 경우는, 상기 서스테인 펄스 수를 제1값으로 일정하게 유지하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 휘도 제어 방법.
  3. 청구항 2에 있어서,
    상기 제1값은 상기 서스테인 펄스 수가 최대값인 것을 특징으로 하는 플라즈마 디스플레이 패널의 휘도 제어 방법.
  4. 청구항 1에 있어서,
    상기 평균화상레벨의 제1레벨은 상기 서스테인 펄스의 수가 최대인 값보다 일정 정도 낮게 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 휘도 제어 방법.
  5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서,
    상기 제1함수에서 중휘도 구간의 양쪽 경계점을 직선으로 연결할 때,
    상기 제2함수는 상기 중휘도 구간에서 상기 제1함수와 직선 사이에 만들어지는 휘도변환영역 내에 위치되게 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 휘도 제어 방법.
  6. 입력 영상의 평균화상레벨을 감지하고, 이 평균화상레벨과 서스테인 펄스 수의 대응 관계에 따라 상기 서스테인 펄스 수를 조정하되,
    상기 대응 관계는,
    (i) 상기 평균화상레벨이 제1레벨보다 낮을 경우는, 상기 서스테인 펄스 수를 제1값으로 일정하게 유지하며,
    (ii) 상기 평균화상레벨이 제2레벨보다 높을 경우는, 상기 서스테인 펄스 수를 제1함수에 따라 결정하며,
    (iii) 상기 평균화상레벨이 상기 제1레벨과 제2레벨의 사이인 중휘도 레벨의 경우에는, 상기 제1레벨에서는 상기 제1값을 갖고, 상기 제2레벨에서는 상기 제1함수와 연속되는 동시에 제1함수와 상이한 제2함수에 따라 상기 서스테인 펄스 수를 결정하도록 제어하되,
    상기 제2함수는, 상기 제2레벨에서 제1레벨까지 연장된 제1함수에 의해 결정되는 서스테인 펄스의 수보다, 적어도 일부 구간에서는 더 높은 서스테인 펄스의 수를 출력하도록 설정된 것을 특징으로 하는 플라즈마 디스플레이 패널의 휘도 제어 방법.
  7. 삭제
  8. 입력 영상의 평균화상레벨에 따른 서스테인 펄스 수를, 평균화상레벨 대 서스테인 펄스 수의 대응 관계를 설정하는 제1함수에 의해 계산하되, 적어도 일부 구간에서는 상기 제1함수에 의해 결정되는 서스테인 펄스의 수보다 높은 서스테인 펄스의 수를 출력하는 제2함수에 의해 서스테인 펄스 수를 도출하는 펄스 도출수단과;
    상기 펄스 도출수단에서 도출된 서스테인 펄스 수에 따라 플라즈마 디스플레이 패널을 구동하는 구동 수단을 포함한 것을 특징으로 하는 플라즈마 디스플레이 패널의 휘도 제어 장치.
  9. 청구항 8에 있어서,
    상기 펄스 도출수단은, 상기 제1함수 구간을 저휘도, 중휘도, 고휘도 영역으로 구분할 경우에, 상기 제2함수는 상기 중휘도 영역에 설정되어 서스테인 펄스 값을 도출하도록 구성된 것을 특징으로 하는 플라즈마 디스플레이 패널의 휘도 제어 장치.
KR1020050130538A 2005-12-27 2005-12-27 플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치 KR100708823B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050130538A KR100708823B1 (ko) 2005-12-27 2005-12-27 플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130538A KR100708823B1 (ko) 2005-12-27 2005-12-27 플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치

Publications (1)

Publication Number Publication Date
KR100708823B1 true KR100708823B1 (ko) 2007-04-18

Family

ID=38181660

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130538A KR100708823B1 (ko) 2005-12-27 2005-12-27 플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100708823B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010074408A2 (en) * 2008-12-22 2010-07-01 Orion Pdp Co., Ltd Method for reverse-gamma compensation of plasma display panel
WO2021204105A1 (zh) * 2020-04-08 2021-10-14 华为技术有限公司 一种显示亮度调整方法及相关装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020041467A (ko) * 1999-10-19 2002-06-01 마츠시타 덴끼 산교 가부시키가이샤 플리커의 발생량을 효과적으로 억제할 수 있는계조표시방법 및 계조표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020041467A (ko) * 1999-10-19 2002-06-01 마츠시타 덴끼 산교 가부시키가이샤 플리커의 발생량을 효과적으로 억제할 수 있는계조표시방법 및 계조표시장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010074408A2 (en) * 2008-12-22 2010-07-01 Orion Pdp Co., Ltd Method for reverse-gamma compensation of plasma display panel
WO2010074408A3 (en) * 2008-12-22 2010-08-19 Orion Pdp Co., Ltd Method for reverse-gamma compensation of plasma display panel
CN102257552A (zh) * 2008-12-22 2011-11-23 欧丽安株式会社 等离子体显示面板的反向伽马补偿方法
WO2021204105A1 (zh) * 2020-04-08 2021-10-14 华为技术有限公司 一种显示亮度调整方法及相关装置

Similar Documents

Publication Publication Date Title
US7439941B1 (en) White balance correction circuit and correction method for display apparatus that displays color image by controlling number of emissions or intensity thereof in accordance with plurality of primary color video signals
US7515118B2 (en) Plasma display device
US7173580B2 (en) Method for optimizing brightness in a display device and apparatus for implementing the method
JP2006023754A (ja) プラズマディスプレイ装置及びその画像処理方法
KR100552908B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
US7515119B2 (en) Method and apparatus for calculating an average picture level and plasma display using the same
KR100533727B1 (ko) 플라즈마 디스플레이 패널의 구동 장치
KR20040060706A (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
US8471786B2 (en) Plasma display device and plasma display panel driving method
KR100593537B1 (ko) 플라즈마 디스플레이 패널의 화질 개선을 위한신호처리장치 및 그 방법
KR100708823B1 (ko) 플라즈마 디스플레이 패널의 휘도 제어 방법 및 장치
US20050088373A1 (en) Gray scale expression method in plasma display panel and driving apparatus for plasma display panel
KR100520833B1 (ko) 평균화상레벨을 이용한 잔상 감소방법 및 장치
US20060125723A1 (en) Plasma display apparatus and driving method thereof
JP2005128542A (ja) プラズマディスプレイパネルの駆動装置及び方法
KR20070047551A (ko) 플라즈마 디스플레이 장치
US20090179889A1 (en) Plasma display device and method of driving the same
JP4318136B2 (ja) 表示デバイスの駆動方法
KR100475721B1 (ko) 템포럴 효과를 이용한 오차확산방법 및 이를 이용한플라즈마 디스플레이 패널의 구동방법 및 장치
KR100738816B1 (ko) 플라즈마 디스플레이 패널의 화상처리 장치 및 화상처리방법
KR100531487B1 (ko) 평균화상레벨을 이용한 화질 제어방법 및 장치
KR100667112B1 (ko) 플라즈마 디스플레이 장치 및 그 구동방법
KR100814184B1 (ko) 표시 디바이스의 구동 방법 및 구동 장치
KR100684728B1 (ko) 플라즈마 표시 장치 및 그 구동 방법
KR20040094086A (ko) 플라즈마 디스플레이 패널의 평균화상레벨 제어방법 및 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee