KR100707297B1 - 시스템 버스를 이용한 제이티에이지 테스트 장치 - Google Patents

시스템 버스를 이용한 제이티에이지 테스트 장치 Download PDF

Info

Publication number
KR100707297B1
KR100707297B1 KR1020050116250A KR20050116250A KR100707297B1 KR 100707297 B1 KR100707297 B1 KR 100707297B1 KR 1020050116250 A KR1020050116250 A KR 1020050116250A KR 20050116250 A KR20050116250 A KR 20050116250A KR 100707297 B1 KR100707297 B1 KR 100707297B1
Authority
KR
South Korea
Prior art keywords
test
system bus
jtag
parallel
instruction
Prior art date
Application number
KR1020050116250A
Other languages
English (en)
Inventor
신용환
Original Assignee
(주)알파칩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)알파칩스 filed Critical (주)알파칩스
Priority to KR1020050116250A priority Critical patent/KR100707297B1/ko
Application granted granted Critical
Publication of KR100707297B1 publication Critical patent/KR100707297B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318536—Scan chain arrangements, e.g. connections, test bus, analog signals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

본 발명은 보드 레벨 테스트를 위한 시스템 버스를 이용한 JTAG(Joint Test Access Group) 테스트 장치에 관한 것이다.
본 발명에 의한 시스템 버스를 이용한 JTAG 테스트 장치는 보드 레벨 테스트를 위한 테스트 패턴을 생성하는 중앙처리장치; 상기 중앙처리장치의 테스트 패턴(Test Pattern)을 전송하는 시스템 버스; 상기 시스템 버스를 이용하여 경계 스캔 레지스터로 상기 테스트 패턴을 로드(load)하고, 상기 경계 스캔 레지스터로부터 상기 테스트 패턴을 리드(Read)하여 로드(Load)와 리드(Read) 동작(Operation)을 병렬(Parallel)로 수행하는 JTAG 인터페이스; 상기 JTAG 인터페이스의 경계 스캔 레지스터가 상기 시스템 버스로부터 소정의 인스트럭션에 의해 상기 테스트 패턴을 받을 수 있도록 제어하는 탭 제어기(TAP controller); 및 상기 탭(TAP) 제어기로부터 인스트럭션(Instruction)이 준비될 경우 이를 상기 중앙처리장치에 알리고, 상기 중앙처리장치로부터 상기 탭(TAP) 제어기로 상기 테스트 패턴이 로드(Load) 또는 리드(Read)되었음을 알리는 신호를 출력하는 인터럽트 제어기를 포함함을 특징으로 한다.
본 발명에 의하면, 테스트 데이터의 로드(Load) 및 테스트 결과 언로드(Unload)에 필요한 테스트 시간을 줄일 수 있다.

Description

시스템 버스를 이용한 제이티에이지 테스트 장치{JTAG test apparatus using system bus}
도 1은 경계 스캔 셀의 구조를 도시한 것이다.
도 2는 JTAG(Joint Test Access Group) 아키텍쳐를 도시한 것이다.
도 3은 TAP 제어기의 상태 천이도를 도시한 것이다.
도 4는 본 발명에 의한 시스템 버스를 이용한 JTAG 테스트 장치의 구조를 도시한 것이다.
도 5는 병렬 입력을 갖는 경계 스캔 레지스터 셀의 구조를 도시한 것이다.
도 6은 인스트럭션 디코더를 도시한 것이다.
도 7은 시스템 버스 인터페이스를 도시한 것이다.
본 발명은 보드 레벨 테스트 장치에 관한 것으로, 특히 JTAG을 이용한 보드레벨 테스트 장치에 관한 것이다.
도 1은 경계 스캔 셀의 구조를 도시한 것이다.
경계 스캔(Boundary Scan)은 일반적으로 보드 레벨 테스트(Board Level Test)와 함께 칩 내의 테스트를 위한 용도로 IEEE 표준으로 제정되었다.
도 2는 JTAG(Joint Test Access Group) 아키텍쳐를 도시한 것으로, 옵션으로 사용되는 TRST를 포함한 5개 입출력과 TAP 제어기, 경계 스캔 셀 들로 구성된다.
상기 5개의 입출력은 TAP 제어기의 상태를 설정하거나, 경계 스캔 셀로 테스트 데이터를 입력 또는 출력을 할 수 있게 하는 것으로, TCK, TMS, TDI, TDO 및 TRST로 구성된다.
1. TCK: TAP 제어기와 경계 스캔 셀에 공급되는 클럭이다.
2. TMS: TAP 제어기의 상태 천이를 위한 입력이다.
3. TDI: 경계 스캔 셀의 직렬 입력이다.
4. TDO: 경계 스캔 셀의 직렬 출력이다.
5. TRST: 경계 스캔에 사용되는 모든 회로를 리셋한다.
도 3은 TAP 제어기의 상태 천이도를 도시한 것으로, 16개의 상태를 가지게 되며, 각 상태에 따라 경계 스캔 셀의 동작을 결정짓는다.
1. Test-Logic/Reset: JTAG Logic은 Reset 상태이다.
2. Run-Test/Idle: Test를 수행 중이거나 Idle 상태로서 JTAG Logic에는 변화가 없다.
3. Select-DR-Scan: Data Register가 선택된 상태이다.
4. Capture-DR: Chip 외부 또는 Chip 내의 Data 입출력을 Data Register로 저장하는 상태이다.
5. Shift-DR: 입력 Data 또는 출력 Data를 Data Register의 Serial Path를 통하여 전달하는 상태이다.
6. Exit1-DR: Capture-DR 또는 Shift-DR에서 다음 상태로 넘어가기 전에 거치는 상태이다.
7. Pause-DR: Data Register의 동작을 멈추는 상태이다.
8. Exit2-DR: Pause-DR에서 다시 Shift-DR 또는 Update-DR로 가기 위해 거치는 상태이다.
9. Update-DR: 현재 Data Register의 내용을 Chip 외부 또는 Chip 내로 인가하는 상태이다.
10. Select-IR-Scan: Instruction Register가 선택된 상태이다.
11. Capture-IR: Instruction Register의 내용을 Instruction Data Shift Register에 저장하는 상태이다.
12. Shift-IR: 입력된 Instruction을 Serial Path를 통하여 전달하는 상태이다.
13. Exit1-IR: Capture-IR 또는 Shift-IR에서 다음 상태로 넘어가기 전에 거치는 상태이다.
14. Pause-IR: Instruction Shift Register의 동작을 멈추는 상태이다.
15. Exit2-IR: Pause-IR 상태에서 Shift-IR 또는 Update-IR로 가기 위해 거치는 상태이다.
16. Update-IR: Instruction Shift Register에 입력된 Instruction을 Decoding Logic으로 인가하는 상태이다. 이 때, Update된 Instruction이 Decode되어 JTAG의 동작을 결정짓는다.
상기 도 2와 도 3과 같은 구조를 가진 일반적인 JTAG(Joint Test Access Group)은 다음과 같은 Sequence를 가진다.
TMS에 입력을 주어 TAP 제어기의 FSM을 Test-Logic/Reset에서 Shift-IR까지 옮긴다.
TMS 입력을 0으로 하여 Shift-IR에 머무르게 하면서 TDI를 통해 원하는 인스트럭션(Instruction)을 인스트럭션 쉬프트 레지스터(Instruction Shift Register)에 입력한다.
상기 원하는 인스트럭션(Instruction)이 인스트럭션 쉬프트 레지스터에 입력이 되면, TMS에 1을 2회 인가하여 Update-IR 상태로 만듦으로써 현재 Instruction의 내용을 JTAG회로에 반영한다.
인스트럭션(Instruction)이 로드(Load)되면 TAP 제어기 내의 디코드 로직(Decode Logic)을 통해 데이터 패스(Data Path)등이 결정이 되는데, 상기 테이터 패스(Data Path)를 통해 다음과 같은 단계를 거쳐 테스트를 위한 테스트 입력(Test Input)을 로드(Load)하거나 테스트 출력(Test Output)을 언로드(Unload)한다.
1. TMS에 입력을"0-1-0-0"을 주어 TAP 제어기의 FSM을 Test-Logic/Reset에서 Shift-DR까지 옮긴다. 이 때, 거치게 되는 Capture-DR 상태(State)에서 칩(Chip) 내부 또는 외부로부터의 입력을 데이터 쉬프트 레지스터(Data Shift Register)로 캡쳐(Capture) 한다.
2.TMS 입력을 0으로 고정하면서 TDI를 통해 Data Shift Register로 Test Input Data를 전달하는 통시에 Data Shift Register에 Capture된 Test Output Data를 TDO로 전달한다.
3.원하는 Data가 Load/Unload되면 TMS에 1을 2회 인가하여 Update-DR 상태로 만듦으로써 현재 Test Data를 Chip 외부와 내부에 인가한다.
하지만 상기와 같은 JTAG 구조는 Primary In/Output Port에 각각 하나의 Shift와 Update, Capture 기능을 담당하는 경계 스캔 레지스터(Boundary Scan Register)를 사용하는데 Pin수가 점점 많아짐에 따라 그 수도 많아진다.
또한, 각 경계 스캔 레지스터에 로드(Load)되는 테스트 패턴(Test Pattern)은 각 경계 스캔 레지스터를 따라 Serial하게 로드되게 되는데, 보드 레벨 테스트(Board Level Test)를 위한 테스트 패턴 1개를 각 경계 스캔 레지스터에 로드하는데 필요한 시간은 경계 스캔 레지스터의 증가에 따라 비례하여 늘어나게 된다.
또한, 상기 동작과정은 Serial I/O를 사용하여 테스트 패턴을 로드(Load)하고 테스트 결과를 언로드(Unload)함으로써 테스트 시간이 길어지는 단점이 있다.
본 발명이 이루고자 하는 기술적 과제는 JTAG으로 테스트 패턴(Test Pattern)을 시스템 버스(System Bus)를 이용하여 경계 스캔 레지스터로 로드(Load)하고 경계 스캔 레지스터로부터 데이터를 리드(Read)하여 로드(Load)와 리드(Read) 옵션(Operation)을 병렬(Parallel)로 하게 함으로써 테스트 시간(Test Time)을 줄이는 장치를 제공하는 것이다.
상기 기술적 과제를 해결하기 위한 본 발명에 의한 시스템 버스를 이용한 JTAG 테스트 장치는 보드 레벨 테스트를 위한 테스트 패턴을 생성하는 중앙처리장치; 상기 중앙처리장치의 테스트 패턴을 전송하는 시스템 버스; 상기 시스템 버스를 이용하여 경계 스캔 레지스터(Boundary Scan Register)로 상기 테스트 패턴을 로드(Load)하고, 상기 경계 스캔 레지스터로부터 상기 테스트 패턴을 리드(Read)하여 로드와 리드 동작(Operation)을 병렬(Parallel)로 수행하는 JTAG 인터페이스; 상기 JTAG 인터페이스의 경계 스캔 레지스터가 상기 시스템 버스로부터 소정의 인스트럭션(Instruction)에 의해 상기 테스트 패턴을 받을 수 있도록 제어하는 탭 제어기(TAP controller); 및 상기 탭 제어기로부터 인스트럭션이 준비될 경우 이를 상기 중앙처리장치에 알리고, 상기 중앙처리장치로부터 상기 탭 제어기로 상기 테스트 패턴이 로드 또는 리드되었음을 알리는 신호를 출력하는 인터럽트 제어기를 포함함을 특징으로 한다.
이하 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 4는 본 발명에 의한 시스템 버스를 이용한 JTAG 테스트 장치의 구조를 도시한 것이다.
중앙처리장치(410)는 보드 레벨 테스트(Board Level Test)에 사용되는 테스트 패턴(Test Pattern)을 생성한다.
시스템 버스(420)는 중앙처리장치(410)에서 생성된 테스트 패턴을 전송한다.
JTAG 인터페이스(430)는 보드 레벨 테스트에 범용으로 사용되는 DFT(Design For Testability) 회로에 본 발명에서 제안하는 시스템 버스(420)를 이용하여 경계 스캔 레지스터(Boundary Scan Register)로 상기 테스트 패턴을 로드(load)하고, 상기 경계 스캔 레지스터로부터 상기 테스트 패턴을 리드(Read)하여 로드(Load)와 리드(Read) 옵션을 병렬(Parallel) 처리를 수행할 수 있도록 한다.
또한, JTAG 인터페이스(430)의 경계 스캔 레지스터가 TAP 제어기(440)로부터의 인스트럭션(Instruction)에 의해 시스템 버스(420)로부터 테스트 패턴 데이터를 받을 수 있도록 하여야 하며, TAP 제어기(440)로부터 인스트럭션(Instruction)이 준비될 경우 이를 중앙처리장치(410)에게 알리기 위하여 인터럽트 제어기(Interrupt Controller:450)로 연결된다. 반대로 중앙처리장치(410)로부터 TAP 제어기(440)로 상기 테스트 패턴 데이터가 로드(Load) 또는 리드(Read)되었다는 알리기 위한 신호가 필요하다.
상기 도 4의 발명에서 병렬처리하기 위해서는 경계 스캔 레지스터 셀의 구조를 변경해야 한다.
도 5는 병렬 입력을 갖는 경계 스캔 레지스터 셀의 구조를 도시한 것으로, 병렬 데이터 입력(Parallel Data In), Parallel-DR 및 병렬 데이터 출력(Parallel-Data Out)을 추가로 갖는다.
1.병렬 데이터 입력: 시스템 버스(System Bus:420)를 통하여 테스트 패턴 데이터를 입력한다.
2.Parallel-DR: 병렬(Parallel)로 로드(Load)된 테스트 패턴 데이터와 쉬프트(shift)된 테스트 패턴 데이터를 선택하기 위한 멀티플렉서 선택(Mux Selection) 신호 입력으로 TAP 제어기(440)의 인스트럭션 레지스터(Instruction Register)에 저장된 인스트럭션(Instruction)에 따라 선택된다.
3.병렬 데이터 출력: 시스템 버스(420)를 통한 데이터 출력한다.
도 6은 인스트럭션 디코더를 도시한 것이다.
JTAG 내의 인스트럭션 레지스터(Instruction Register)의 내용을 해석하여 모드 신호(Mode Signal)를 결정하는 인스트럭션 디코더(Instruction Decoder)는 병렬 로드 인스트럭션(Parallel Load Instruction)이 들어올 경우 이를 해석하여 이를 중앙처리장치(410)에게 알려야 한다.
따라서 상기 중앙처리장치(410)에 알리기 위해서는 도 6과 같이 인터럽트(Interrupt)를 발생하도록 한다.
인스트럭션(Instruction) 신호 외에 경계 스캔 레지스터로 전달되는 Parallel-DR 신호와 Normal Signal값을 캡처한 데이터가 유효한(Valid) 가를 알려주는 Parallel_Out_Valid 신호를 출력한다.
즉, 인스트럭션 디코더(Instruction Decoder)가 해석해야 할 명령은 다음 2개 명령이다.
1.Parallel_Load: 경계 스캔 레지스터에 데이터를 로드(Load)한다.
2.Parallel_Unload: 경계 스캔 레지스터로부터 데이터를 언로드(Un-Load)하여 그 값을 레지스터 파일(Register File)에 저장할 수 있도록 한다.
도 7은 시스템 버스 인터페이스를 도시한 것이다.
시스템 버스 인터페이스(System Bus Interface)는 AMBA와 같은 시스템 버스(420)와 각 경계 스캔 레지스터 사이의 인터페이스(Interface)를 담당하고, 중앙처리장치(410)로부터 시스템 버스 요청(System Bus Request)에 맞추어 경계 스캔 레지스터에 데이터를 로드(Load) 또는 언로드(Unload)하는 역할을 담당한다.
그리고, 상기 시스템 버스 인터페이스는 중앙처리장치(410)가 테스트 패턴 데이터를 언로드(Unload)할 때, 현재 경계 스캔 레지스터의 출력이 유효한(Valid) 가를 알려줄 수 있는 Parallel_Out_Valid 신호를 읽을 수 있도록 한다.
또한, 본 발명에서 사용되는 JTAG 테스트 소프트웨어는 JTAG Parallel Load/Unload를 지원 가능하도록 한다. 상기 JTAG 테스트 소프트웨어는 사용되고 있는 System Bus의 Width, Boundary Scan Register의 수, JTAG TCK 대비 System Clock의 속도를 미리 계산하여 정해진 JTAG TCK Clock 수 내에 Data Load/Unload를 수행한다.
물론 이전에 각 Input Data와 올바르게 테스트가 진행되었을 때의 출력 값을 메모리에 저장하고 있어야 한다. 단, 메모리의 위치는 중요하지 않으나 메모리의 Access Time 또한 함께 고려가 되어야 한다.
또, JTAG 테스트 소프트웨어는 각 Test Data의 비교 Routine을 가지고 있으며, 비교된 결과를 JTAG내의 1개 Register에 Write하여 JTAG Test System에서 Serial하게 출력하여 그 결과를 알 수 있도록 한다.
이상으로, 본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예 시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 의하면, 테스트 패턴 데이터의 Load 및 Test 결과 Unload에 필요한 테스트 시간을 줄일 수 있으며, 테스트 결과 비교를 중앙처리장치(CPU)가 담당하여 처리하고 그 결과를 1 Bit Data로 출력함으로써 테스트 시간을 줄이는 동시에 결과를 해석하는데 편리하다.
또한, 각 Test의 결과를 내장된 CPU를 통해 비교하고 그 결과를 단 1개의 출력으로 내보냄으로써 사용자가 Test 결과를 알기 쉽게 하고자 한다.

Claims (8)

  1. JTAG(Joint Test Access Group)을 이용한 보드 레벨 테스트 장치에 있어서,
    보드 레벨 테스트를 위한 테스트 패턴을 생성하는 중앙처리장치;
    상기 중앙처리장치의 테스트 패턴을 전송하는 시스템 버스;
    상기 시스템 버스를 이용하여 경계 스캔 레지스터(Boundary Scan Register)로 상기 테스트 패턴을 로드(Load)하고, 상기 경계 스캔 레지스터로부터 상기 테스트 패턴을 리드(Read)하여 로드와 리드 동작(Operation)을 병렬(Parallel)로 수행하는 JTAG 인터페이스;
    상기 JTAG 인터페이스의 경계 스캔 레지스터가 상기 시스템 버스로부터 소정의 인스트럭션(Instruction)에 의해 상기 테스트 패턴을 받을 수 있도록 제어하는 탭 제어기(TAP controller); 및
    상기 탭 제어기로부터 인스트럭션이 준비될 경우 이를 상기 중앙처리장치에 알리고, 상기 중앙처리장치로부터 상기 탭 제어기로 상기 테스트 패턴이 로드 또는 리드되었음을 알리는 신호를 출력하는 인터럽트 제어기를 포함함을 특징으로 하는 시스템 버스를 이용한 JTAG 테스트 장치.
  2. 제1항에 있어서,
    상기 시스템 버스와 상기 JTAG 인터페이스의 각 경계 스캔 레지스터 사이의 인터페이스를 담당하는 시스템 버스 인터페이스를 더 포함함을 특징으로 하는 시스템 버스를 이용한 JTAG 테스트 장치.
  3. 제2항에 있어서, 상기 시스템 버스 인터페이스는,
    상기 중앙처리장치가 테스트 패턴 데이터를 언로드(Unload)할 때, 현재 경계 스캔 레지스터의 출력이 유효한(Valid) 상태인가를 알려줄 수 있는 병렬출력유효(Parallel_Out_Valid)신호를 읽을 수 있도록 하는 것을 특징으로 하는 시스템 버스를 이용한 JTAG 테스트 장치.
  4. 제1항 또는 제2항에 있어서, 상기 경계 스캔 레지스터는
    상기 시스템 버스를 통하여 테스트 패턴 데이터를 입력하는 병렬 데이터 입력(Parallel Data In);
    병렬(Parallel)로 로드(Load)된 테스트 패턴 데이터와 쉬프트(shift)된 테스트 패턴 데이터를 선택하기 위한 멀티플렉서 선택(Mux Selection) 신호를 입력하는 Parallel-DR; 및
    상기 시스템 버스를 통하여 데이터를 출력하는 병렬 데이터 출력(Parallel Data Out)을 포함함을 특징으로 하는 시스템 버스를 이용한 JTAG 테스트 장치.
  5. 제4항에 있어서, 상기 Parallel-DR은
    TAP 제어기의 인스트럭션 레지스터(Instruction Register)에 저장된 인스트럭션에 따라 선택됨을 특징으로 하는 시스템 버스를 이용한 JTAG 테스트 장치.
  6. 제1항에 있어서,
    상기 JTAG 내의 인스트럭션 레지스터(Instruction Register)의 내용을 해석하여 모드 신호(Mode Signal)를 결정하는 인스트럭션 디코더(Instruction Decoder)를 더 포함함을 특징으로 하는 시스템 버스를 이용한 JTAG 테스트 장치.
  7. 제6항에 있어서, 상기 인스트럭션 디코더(Instruction Decoder)는
    병렬 로드 인스트럭션(Parallel Load Instruction)이 들어올 경우 이를 해석하여 이를 상기 중앙처리장치에게 알리는 것을 특징으로 하는 시스템 버스를 이용한 JTAG 테스트 장치.
  8. 제6항에 있어서, 상기 인스트럭션 디코더(Instruction Decoder)는
    (1)상기 경계 스캔 레지스터(Boundary Scan Register)에 테스트 데이터를 로드(Load)하는 Parallel_Load 인스트럭션을 해석하고, (2)상기 경계 스캔 레지스터(Boundary Scan Register)로부터 테스트 데이터를 언로드(Unload)하여 그 값을 Register File에 저장할 수 있도록 하는 Parallel_Unload 인스트럭션을 해석하는 것을 특징으로 하는 시스템 버스를 이용한 JTAG 테스트 장치.
KR1020050116250A 2005-12-01 2005-12-01 시스템 버스를 이용한 제이티에이지 테스트 장치 KR100707297B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050116250A KR100707297B1 (ko) 2005-12-01 2005-12-01 시스템 버스를 이용한 제이티에이지 테스트 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050116250A KR100707297B1 (ko) 2005-12-01 2005-12-01 시스템 버스를 이용한 제이티에이지 테스트 장치

Publications (1)

Publication Number Publication Date
KR100707297B1 true KR100707297B1 (ko) 2007-04-12

Family

ID=38161805

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050116250A KR100707297B1 (ko) 2005-12-01 2005-12-01 시스템 버스를 이용한 제이티에이지 테스트 장치

Country Status (1)

Country Link
KR (1) KR100707297B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010012172A1 (zh) * 2008-07-31 2010-02-04 华为技术有限公司 一种数据处理方法、控制器及***
CN104076272A (zh) * 2013-03-28 2014-10-01 意法半导体公司 双主控jtag方法、电路及***
KR20150026202A (ko) * 2013-09-02 2015-03-11 삼성전자주식회사 스캔-체인으로 연결된 플립-플롭들의 값들을 jtag 인터페이스를 이용하여 재구성할 수 있는 집적 회로, 이의 동작 방법, 및 상기 집적 회로를 포함하는 장치들

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07260883A (ja) 1994-03-17 1995-10-13 Fujitsu Ltd システム試験装置
JPH1172541A (ja) 1997-06-10 1999-03-16 Altera Corp プログラマブル集積回路を構成する方法、プログラマブル集積回路、ｊｔａｇ回路の使用、およびｊｔａｇ命令レジスタに入力される命令の使用
KR100262452B1 (ko) 1996-10-18 2000-08-01 윤종용 집적회로의 테스트용 클럭 발생방법 및 회로
KR20050079566A (ko) * 2004-02-06 2005-08-10 삼성전자주식회사 제이텍 인터페이스를 이용한 반도체 집적회로의 테스트시스템
KR20050096006A (ko) * 2004-03-29 2005-10-05 대한민국(충북대학교총장) Ｊｔａｇ을 이용한 테스트 시스템의 성능 향상 방법 및이를 수행하기 위한 시스템

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07260883A (ja) 1994-03-17 1995-10-13 Fujitsu Ltd システム試験装置
KR100262452B1 (ko) 1996-10-18 2000-08-01 윤종용 집적회로의 테스트용 클럭 발생방법 및 회로
JPH1172541A (ja) 1997-06-10 1999-03-16 Altera Corp プログラマブル集積回路を構成する方法、プログラマブル集積回路、ｊｔａｇ回路の使用、およびｊｔａｇ命令レジスタに入力される命令の使用
KR20050079566A (ko) * 2004-02-06 2005-08-10 삼성전자주식회사 제이텍 인터페이스를 이용한 반도체 집적회로의 테스트시스템
KR20050096006A (ko) * 2004-03-29 2005-10-05 대한민국(충북대학교총장) Ｊｔａｇ을 이용한 테스트 시스템의 성능 향상 방법 및이를 수행하기 위한 시스템

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010012172A1 (zh) * 2008-07-31 2010-02-04 华为技术有限公司 一种数据处理方法、控制器及***
CN104076272A (zh) * 2013-03-28 2014-10-01 意法半导体公司 双主控jtag方法、电路及***
KR20150026202A (ko) * 2013-09-02 2015-03-11 삼성전자주식회사 스캔-체인으로 연결된 플립-플롭들의 값들을 jtag 인터페이스를 이용하여 재구성할 수 있는 집적 회로, 이의 동작 방법, 및 상기 집적 회로를 포함하는 장치들
KR102066661B1 (ko) 2013-09-02 2020-01-15 삼성전자 주식회사 스캔-체인으로 연결된 플립-플롭들의 값들을 jtag 인터페이스를 이용하여 재구성할 수 있는 집적 회로, 이의 동작 방법, 및 상기 집적 회로를 포함하는 장치들

Similar Documents

Publication Publication Date Title
US5623503A (en) Method and apparatus for partial-scan testing of a device using its boundary-scan port
US6574762B1 (en) Use of a scan chain for configuration of BIST unit operation
US6311302B1 (en) Method and arrangement for hierarchical control of multiple test access port control modules
US5701308A (en) Fast bist architecture with flexible standard interface
EP1651971B1 (en) Test standard interfaces and architectures
US6385749B1 (en) Method and arrangement for controlling multiple test access port control modules
US11604222B2 (en) Commanded JTAG test access port operations
JP2001523005A (ja) アドレス依存型命令を有する境界走査システム
US6173428B1 (en) Apparatus and method for testing using clocked test access port controller for level sensitive scan designs
JP6297091B2 (ja) 電子システムならびにシステム診断回路およびその動作方法
KR20000029365A (ko) 마이크로프로세서의 테스팅을 위한 회로 구조물 및 그테스트 방법
KR100707297B1 (ko) 시스템 버스를 이용한 제이티에이지 테스트 장치
US7284174B2 (en) Enhanced JTAG interface
US8754668B2 (en) Integrated circuit and a method for testing a multi-tap integrated circuit
Park et al. A new IEEE 1149.1 boundary scan design for the detection of delay defects
US6865703B2 (en) Scan test system for semiconductor device
Song et al. A simple wrapped core linking module for SoC test access
Alves et al. From design-for-test to design-for-debug-and-test: analysis of requirements and limitations for 1149.1
JP3043871B2 (ja) 半導体集積回路
KR100697264B1 (ko) 딜레이 체인 회로를 이용한 반도체 장치의 테스트 회로 및그의 테스트 방법
KR20010082321A (ko) 집적 회로 동작 모드를 종료시키거나 또는 변경하기 위한경계 주사 방법
KR20030027989A (ko) 칩 테스트 장치
US7747916B2 (en) JTAG interface
KR100419935B1 (ko) 지연고장 검출장치
Huang et al. Synthesis and Exploration of Embedded In-Circuit Emulators for Microcontrollers

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130322

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180405

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190430

Year of fee payment: 13