KR100707016B1

KR100707016B1 - Method of manufacturing tft-lcd

Info

Publication number: KR100707016B1
Application number: KR1020010030550A
Authority: KR
Inventors: 김인교
Original assignee: 비오이 하이디스 테크놀로지 주식회사
Priority date: 2001-05-31
Filing date: 2001-05-31
Publication date: 2007-04-11
Also published as: KR20020091681A

Abstract

본 발명은 4-마스크 공정을 이용한 박막 트랜지스터 액정표시장치의 제조시에 데이터 라인의 선폭을 확보하면서, n+ a-Si층의 식각 불균일이 발생되는 것을 방지할 수 있는 박막 트랜지스터 액정표시장치의 제조방법에 개시한다. 개시된 본 발명의 방법은, 상부에 액티브층과 소오스/드레인용 금속막이 순차적으로 형성되고, 상기 소오스/드레인용 금속막 상에는 하프톤 마스크가 형성된 투명 기판을 제공하는 단계; 데이터 라인이 형성되도록, 상기 하프톤 마스크를 이용하여 상기 소오스/드레인용 금속막을 1차로 식각하는 단계; 데이터 라인의 소오스 및 드레인 전극 형성 영역이 한정되도록, 상기 하프톤 마스크를 부분 식각하는 단계; 상기 부분 식각된 하프톤 마스크와 1차 식각된 소오스/드레인용 금속막을 이용해서 상기 액티브층을 식각하여 액티브 라인 및 채널층을 형성하는 단계; 및 노출된 소오스/드레인용 금속막 부분을 2차로 식각하여 소오스 및 드레인 전극을 형성하고, 노출된 액티브층의 표면을 식각하는 단계를 포함하는 것을 특징으로 한다. The present invention provides a method of manufacturing a thin film transistor liquid crystal display device which can prevent the occurrence of etching irregularities of the n + a-Si layer while securing the line width of the data line during the manufacture of the thin film transistor liquid crystal display device using the 4-mask process. To start. The disclosed method comprises the steps of: providing a transparent substrate on which an active layer and a source / drain metal film are sequentially formed, and a halftone mask formed on the source / drain metal film; First etching the source / drain metal film using the halftone mask to form a data line; Partially etching the halftone mask so that the source and drain electrode formation regions of the data line are defined; Etching the active layer using the partially etched halftone mask and the first etched source / drain metal layer to form an active line and a channel layer; And secondly etching the exposed source / drain metal film portion to form the source and drain electrodes, and etching the exposed surface of the active layer.

Description

박막 트랜지스터 액정표시장치의 제조방법{METHOD OF MANUFACTURING TFT-LCD}Manufacturing method of thin film transistor liquid crystal display device {METHOD OF MANUFACTURING TFT-LCD}

도 1a 내지 도 1d는 종래의 4-마스크 공정을 이용한 박막 트랜지스터 액정표시장치에서의 문제점을 설명하기 위한 도면. 1A to 1D are views for explaining a problem in a thin film transistor liquid crystal display device using a conventional four-mask process.

도 2a 및 도 2b는 종래의 4-마스크 공정을 이용한 박막 트랜지스터 액정표시장치에서의 다른 문제점을 설명하기 위한 도면. 2A and 2B are views for explaining another problem in a thin film transistor liquid crystal display device using a conventional 4-mask process.

도 3a 및 도 3b는 도 2a 및 도 2b에 대응하는 SEM 사진. 3A and 3B are SEM photographs corresponding to FIGS. 2A and 2B.

도 4a 내지 도 4d는 본 발명의 실시예에 따른 박막 트랜지스터 액정표시장치의 제조방법을 설명하기 위한 각 공정별 단면도. 4A to 4D are cross-sectional views of respective processes for explaining a method of manufacturing a thin film transistor liquid crystal display according to an exemplary embodiment of the present invention.

도 5a 및 도 5b는 본 발명에 따라 소오스/드레인 금속막의 2차 식각 후 및 n+ a-Si층의 식각 후의 SEM 사진. 5A and 5B are SEM images after secondary etching of the source / drain metal film and after etching the n + a-Si layer according to the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

1 : 기판 2 : 액티브층1 substrate 2 active layer

2a : 액티브 라인 3 : 데이터 라인2a: active line 3: data line

4 : 하프톤 마스크4: halftone mask

본 발명은 박막 트랜지스터 액정표시장치의 제조방법에 관한 것으로, 특히, 4-마스크 공정을 이용하여 제조하되, 데이터 라인의 선폭을 확보할 수 있는 박막 트랜지스터 액정표시장치의 제조방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a thin film transistor liquid crystal display device, and more particularly, to a method of manufacturing a thin film transistor liquid crystal display device which can be manufactured by using a four-mask process and can secure a line width of a data line.

액정표시장치는 CRT(Cathod-ray tube)를 대신하여 개발되어져 왔다. 특히, 박막 트랜지스터 액정표시장치(이하, TFT-LCD)는 CRT에 필적할만한 고화질화, 대형화 및 컬러화 등을 실현하였기 때문에, 최근에 들어서는, 노트북 PC 및 모니터 시장에서 크게 각광 받고 있다. Liquid crystal displays have been developed in place of the CRT (Cathod-ray tube). In particular, thin film transistor liquid crystal display devices (hereinafter, TFT-LCDs) have realized high quality, large size, and color matching comparable to CRTs, and thus, they have gained much attention recently in the notebook PC and monitor market.

이러한 TFT-LCD는 개략적으로 박막 트랜지스터 및 화소 전극이 구비된 어레이 기판과 컬러필터 및 상대 전극이 구비된 컬러필터 기판이 액정층의 개재하에 합착되어진 구조를 갖는다. The TFT-LCD has a structure in which an array substrate including thin film transistors and pixel electrodes, and a color filter substrate provided with a color filter and a counter electrode are bonded to each other under an intervening liquid crystal layer.

한편, 상기와 같은 TFT-LCD에 있어서, 그 제조 공정 수, 특히, 어레이 기판의 제조 공정 수를 감소시키는 것은 매우 중요하다. 왜냐하면, 제조 공정 수를 줄일수록 TFT-LCD의 제조 비용을 감소시킬 수 있는 바, 더 저렴한 값에 보다 많은 양의 TFT-LCD를 보급할 수 있기 때문이다. 상기 제조 공정 수의 감소는, 통상, 마스크 공정수의 감소에 의해 실현되며, 최근의 TFT-LCD는 BCE 기술의 적용에 따라 6-마스크 공정을 통해 제조되고 있고, 더나아가, 하프톤(half-tone) 노광 기술을 이용한 4-마스크 공정을 통해서도 제조되고 있다. On the other hand, in such a TFT-LCD, it is very important to reduce the number of manufacturing steps thereof, in particular, the number of manufacturing steps of the array substrate. This is because as the number of manufacturing processes is reduced, the manufacturing cost of the TFT-LCD can be reduced, because a larger amount of TFT-LCD can be supplied at a lower price. The reduction in the number of manufacturing processes is usually realized by the reduction in the number of mask processes, and the recent TFT-LCDs are manufactured through a six-mask process according to the application of BCE technology, and furthermore, the half-tone tone) It is also manufactured through a four-mask process using an exposure technique.

여기서, 상기 4-마스크 공정은 1회의 포토 공정으로 소오스/드레인 전극을 포함한 데이터 라인과 채널층을 형성하는 것을 특징으로 하며, 상기 소오스/드레인 전극을 포함한 데이터 라인과 채널층의 형성은 액티브층과 소오스/드레인용 금속막을 차례로 증착한 후, 하프톤 마스크를 형성하고, 이어서, 상기 하프톤 마스크를 이용한 소오스/드레인용 금속막의 1차 식각, 액티브층의 식각, 하프톤 마스크의 부분 식각, 소오스/드레인용 금속막의 2차 식각, 그리고, n+ a-Si층을 식각하는 순서로 진행된다. The four-mask process may include forming data lines and channel layers including source and drain electrodes in one photo process, and forming the data lines and channel layers including the source and drain electrodes. After depositing the source / drain metal film in sequence, a halftone mask is formed, and then the primary etching of the source / drain metal film using the halftone mask, the etching of the active layer, the partial etching of the halftone mask, and the source / drain The secondary etching of the drain metal film and the n + a-Si layer are performed in the order of etching.

그러나, 전술한 바와 같은 4-마스크 공정을 이용한 종래의 TFT-LCD의 제조방법은 다음과 같은 문제점이 있다. However, the conventional method of manufacturing a TFT-LCD using a four-mask process as described above has the following problems.

첫째로, 종래의 4-마스크 공정은 소오스/드레인용 금속막에 대한 식각이 2번 수행되는 것으로 인해, 데이터 라인의 최종 폭(FI CD : Final Inspection Critical Dimension)이 그 하부에 배치되는 액티브 라인의 폭 보다 2∼3㎛ 정도 작게 되는 현상이 발생된다. 특히, 이러한 현상은 액티브 라인의 선폭이 5∼6㎛일 경우에 3㎛ 보다도 작은 소오스/드레인의 FI CD를 야기시킴으로써, 데이터 오픈 불량을 초래할 수도 있다.First, in the conventional four-mask process, since the etching of the metal film for the source / drain is performed twice, the final line of the active line (FI CD: Final Inspection Critical Dimension) is disposed below the active line. The phenomenon which becomes about 2-3 micrometers smaller than the width | variety arises. In particular, this phenomenon may cause data open defects by causing a FI CD of a source / drain smaller than 3 μm when the line width of the active line is 5 to 6 μm.

자세하게, 도 1a 내지 도 1d는 데이터 라인 및 액티브 라인의 형성을 공정순으로 도시한 단면도로서, 도시된 바와 같이, 도 1a 및 도 1d 단계에서 소오스/드레인용 금속막에 대한 식각이 각각 수행되는 것으로 인해, 도 1d에 도시된 데이터 라인(3)의 최종 폭(a)은 액티브 라인(2a)의 선폭(b)의 절반에도 미치지 못한다. 미설명된 도면부호 1은 기판, 2는 액티브층, 4는 하프톤 마스크를 각각 나타낸다. In detail, FIGS. 1A to 1D are cross-sectional views illustrating a process line for forming data lines and active lines. As shown in FIG. 1A to FIG. 1D, etching of the source / drain metal film is performed in steps of FIGS. 1A and 1D, respectively. The final width a of the data line 3 shown in FIG. 1D is less than half of the line width b of the active line 2a. Unexplained reference numeral 1 denotes a substrate, 2 an active layer, and 4 a halftone mask.

둘째로, 종래의 4-마스크 공정은 액티브층의 식각후에 하프톤 마스크의 부분 식각이 진행되는 것으로 인해, 도 2a에 도시된 바와 같이, 액티브층의 식각시에 생성된 부산물(5)이 하프톤 마스크(4) 하부의 식각되지 않은 액티브층 부분, 즉, 액티브 라인(2a)의 양측 가장자리 표면 각각에 쌓이게 된다. 그런데, 이렇게 쌓여진 부산물(5)은 하프톤 마스크(4)의 부분 식각 및 소오스/드레인용 금속막(3)의 2차 식각 후에도 잔류하기 때문에, 자세하게 도시하지는 않았으나 이후에 수행되는 n+ a-Si층의 식각시에 상기 부산물(5)의 마스킹 작용으로 인해, 도 2b에 도시된 바와 같이, 액티브 라인(2a)의 표면, 즉, n+ a-Si층의 식각 불균일이 야기된다.Second, in the conventional four-mask process, since the partial etching of the halftone mask is performed after the etching of the active layer, as shown in FIG. 2A, the by-product 5 generated during the etching of the active layer is halftone. A portion of the unetched active layer under the mask 4, that is, both edge surfaces of the active line 2a is accumulated. However, the stacked by-products 5 remain after the partial etching of the halftone mask 4 and the secondary etching of the source / drain metal film 3, and thus the n + a-Si layer, which is not shown in detail, is subsequently performed. Due to the masking action of the by-product 5 at the time of etching, as shown in FIG. 2B, the etching nonuniformity of the surface of the active line 2a, that is, the n + a-Si layer is caused.

도 3a 및 도 3b는 액티브층의 식각후에 감광막의 식각이 진행되는 경우에서의 상기 액티브층의 식각시에 부산물(5)이 발생된 상태와, 이러한 부산물(5)의 마스킹 작용으로 인해 액티브 라인, 보다 정확하게, n+ a-Si층의 식각 불균일이 발생된 상태를 보여주는 SEM 사진이다. 3A and 3B illustrate a state in which a by-product 5 is generated during the etching of the active layer when the photoresist film is etched after the active layer is etched, and an active line due to the masking action of the by-product 5. More precisely, it is a SEM photograph showing the state where the etching nonuniformity of the n + a-Si layer occurs.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 4-마스크 공정을 이용한 제조 공정시에 데이터 라인의 선폭을 확보할 수 있는 TFT-LCD의 제조방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a manufacturing method of a TFT-LCD which can secure a line width of a data line in a manufacturing process using a four-mask process.

또한, 본 발명은 식각 부산물에 의한 n+ a-Si층의 식각 불균일을 방지할 수 있는 TFT-LCD의 제조방법을 제공함에 그 다른 목적이 있다. Another object of the present invention is to provide a method of manufacturing a TFT-LCD, which can prevent etching non-uniformity of an n + a-Si layer due to etching by-products.

상기와 같은 목적을 달성하기 위한 본 발명의 TFT-LCD의 제조방법은, 상부에 액티브층과 소오스/드레인용 금속막이 순차적으로 형성되고, 상기 소오스/드레인용 금속막 상에는 하프톤 마스크가 형성된 투명 기판을 제공하는 단계; 데이터 라인이 형성되도록, 상기 하프톤 마스크를 이용하여 상기 소오스/드레인용 금속막을 1차로 식각하는 단계; 데이터 라인의 소오스 및 드레인 전극 형성 영역이 한정되도록, 상기 하프톤 마스크를 부분 식각하는 단계; 상기 부분 식각된 하프톤 마스크와 1차 식각된 소오스/드레인용 금속막을 이용해서 상기 액티브층을 식각하여 액티브 라인 및 채널층을 형성하는 단계; 및 노출된 소오스/드레인용 금속막 부분을 2차로 식각하여 소오스 및 드레인 전극을 형성하고, 노출된 액티브층의 표면을 식각하는 단계를 포함하는 것을 특징으로 한다. In the method of manufacturing a TFT-LCD of the present invention for achieving the above object, a transparent substrate on which an active layer and a source / drain metal film are sequentially formed, and a halftone mask is formed on the source / drain metal film. Providing a; First etching the source / drain metal film using the halftone mask to form a data line; Partially etching the halftone mask so that the source and drain electrode formation regions of the data line are defined; Etching the active layer using the partially etched halftone mask and the first etched source / drain metal layer to form an active line and a channel layer; And secondly etching the exposed source / drain metal film portion to form the source and drain electrodes, and etching the exposed surface of the active layer.

본 발명에 따르면, 하프톤 마스크의 부분 식각을 행한 후에 액티브층의 식각을 행하고, 아울러, 소오스/드레인용 금속막의 1차 식각을 위한 노광 마스크 상에서의 데이터 라인의 선폭을 증가시킴으로써, 데이터 라인의 선폭을 확보할 수 있으며, 또한, n+ a-Si층의 식각 불균일도 방지할 수 있다. According to the present invention, after the partial etching of the halftone mask is performed, the active layer is etched, and the line width of the data line is increased by increasing the line width of the data line on the exposure mask for primary etching of the source / drain metal film. Can be ensured, and also the etching nonuniformity of the n + a-Si layer can be prevented.

(실시예)(Example)

이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 종래와 마찬가지로 하프톤 노광 기술을 1회의 포토 공정으로 소오스/드레인 전극을 포함한 데이터 라인과 채널층을 형성하는 4-마스크 공정을 이용하여 TFT-LCD의 어레이 기판을 제조하되, 소오스/드레인용 금속막에 대한 1차 식각 후, 종래와는 달리, 하프톤 마스크의 식각을 먼저 행하고, 그리고나서, 액티브 라인 형성을 위한 액티브층의 식각을 행한다. According to the present invention, an array substrate of a TFT-LCD is manufactured by using a four-mask process for forming a data line and a channel layer including a source / drain electrode using a half-tone exposure technique in a single photo process. After the primary etching on the quoted metal film, unlike the conventional method, the halftone mask is etched first, and then the active layer for forming the active line is etched.

자세하게, 도 4a 내지 도 4d는 본 발명의 실시예에 따른 TFT-LCD의 제조방법 을 설명하기 위한 각 공정별 단면도로서, 이를 설명하면 다음과 같다. In detail, FIGS. 4A to 4D are cross-sectional views of respective processes for explaining a method of manufacturing a TFT-LCD according to an exemplary embodiment of the present invention.

먼저, 도 4a에 도시된 바와 같이, 기판(1) 상에 액티브층(2)과 소오스/드레인용 금속막을 순차로 형성한 후, 하프톤 노광 기술을 이용해서 상기 소오스/드레인용 금속막 상에 하프톤 마스크(4)를 형성한다. 그런다음, 식각 마스크로서 상기 하프톤 마스크(4)를 이용한 식각 공정으로 상기 소오스/드레인용 금속막을 1차로 식각하여 데이터 라인(3)을 형성한다. 여기서, 상기 기판(1)은 유리기판과 같은 투명성 절연기판이며, 그 상부에 게이트 전극을 포함한 수 개의 게이트 라인이 게이트 전극이 형성되고, 상기 게이트 전극을 덮도록 게이트 절연막이 도포된 상태인 것으로 이해될 수 있다. First, as shown in FIG. 4A, the active layer 2 and the source / drain metal film are sequentially formed on the substrate 1, and then on the source / drain metal film using a halftone exposure technique. The halftone mask 4 is formed. Then, the source / drain metal film is first etched to form a data line 3 by an etching process using the halftone mask 4 as an etching mask. Here, the substrate 1 is a transparent insulating substrate such as a glass substrate, it is understood that several gate lines including the gate electrode on the top of the gate electrode is formed, the gate insulating film is applied to cover the gate electrode Can be.

그 다음, 박막 트랜지스터 형성부(도시안됨)에서 소오스 및 드레인 전극 형성 영역이 한정되도록, 즉, 소오스 전극 형성 영역과 드레인 전극 형성 영역 사이의 영역이 노출되도록, 하프톤 마스크(4)의 일부분을 선택적으로 식각한다. 이때, 도 4b에 도시된 바와 같이, 데이터 라인(3) 상에 형성된 하프톤 마스크(4)도 상기 데이터 라인(3)의 선폭만큼 부분적으로 식각된다. Then, a portion of the halftone mask 4 is selectively selected in the thin film transistor forming portion (not shown) so that the source and drain electrode forming regions are defined, that is, the region between the source electrode forming region and the drain electrode forming region is exposed. Etch to In this case, as shown in FIG. 4B, the halftone mask 4 formed on the data line 3 is also partially etched by the line width of the data line 3.

다음으로, 도 4c에 도시된 바와 같이, 식각 마스크로서 식각된 하프톤 마스크(4)와 소오스/드레인용 금속막을 이용하여 액티브층을 식각하고, 이것에 의해, 액티브 라인(2a) 및 채널층(도시안됨)을 형성한다. Next, as shown in FIG. 4C, the active layer is etched using the halftone mask 4 etched as an etch mask and the source / drain metal film, whereby the active line 2a and the channel layer ( Not shown).

그리고나서, 도 4d에 도시된 바와 같이, 식각 마스크로서 하프톤 마스크(4)를 이용하여 박막 트랜지스터 형성부에서의 노출된 소오스/드레인용 금속막 부분을 2차로 식각하고, 연이어, 노출된 액티브층의 표면, 즉, n+ a-Si층 부분을 식각함으 로써, 소오스 및 드레인 전극(도시안됨)과 오믹콘택층(도시안됨)을 형성한다. Then, as shown in FIG. 4D, the exposed source / drain metal film portion in the thin film transistor forming portion is secondarily etched using the halftone mask 4 as an etching mask, and subsequently, the exposed active layer. By etching the surface of n, i.e., the n + a-Si layer part, the source and drain electrodes (not shown) and the ohmic contact layer (not shown) are formed.

이후, 도시하지는 않았으나, 보호막 형성 공정 및 화소전극 형성 공정 등을 실시하여 어레이 기판의 제작을 완성하고, 그리고, 공지의 공정을 통해 컬러필터 기판을 제작한 후, 상기 기판들간을 액정층의 개재하에 합착시킴으로써, TFT-LCD를 완성한다. Subsequently, although not shown, a protective film forming process and a pixel electrode forming process are performed to complete the fabrication of the array substrate, and after manufacturing the color filter substrate through a known process, the substrates are interposed between the liquid crystal layers. By bonding, the TFT-LCD is completed.

상기와 같은 본 발명의 실시예에 따른 TFT-LCD의 제조방법에 있어서는 액티브층(2)의 식각시에 소오스/드레인용 금속막, 즉, 데이터 라인(3)이 식각 마스크로서 역할하기 때문에 액티브 라인(2a)의 선폭(B)이 감소된다. 그러나, 소오스/드레인용 금속막의 2차 식각 후에 얻어지는 데이터 라인(3)의 최종 선폭(A)이 상기 액티브 라인과 1.5∼2㎛ 정도 밖에 차이가 없으므로, 예컨데, 노광 마스크 상에서의 데이터 라인의 선폭을 넓힐 경우, 동일한 선폭의 액티브 라인에서 오히려 1㎛ 정도 넓은 폭의 데이터 라인을 형성할 수 있으며, 따라서, 본 발명의 제조방법을 적용할 경우, 데이터 라인의 최종 선폭을 확보할 수 있게 된다. In the method of manufacturing a TFT-LCD according to the embodiment of the present invention as described above, since the source / drain metal film, ie, the data line 3, serves as an etching mask during the etching of the active layer 2, the active line. The line width B of (2a) is reduced. However, since the final line width A of the data line 3 obtained after the secondary etching of the source / drain metal film is only about 1.5 to 2 μm different from the active line, for example, the line width of the data line on the exposure mask is changed. In the case of widening, a data line having a width of about 1 μm can be formed on an active line having the same line width. Therefore, when the manufacturing method of the present invention is applied, the final line width of the data line can be secured.

또한, 본 발명의 제조방법은 데이터 라인(3), 즉, 소오스/드레인용 금속막을 식각 마스크로하여 액티브층(2)을 식각하기 때문에, 액티브 라인(2a)의 양측 가장자리 표면에 식각 부산물이 쌓이는 현상은 방지되며, 아울러, 산소의 어택(attack)을 받는 액티브 표면도 존재하지 않음으로써, 결과적으로 후속의 n+ a-Si층의 식각시에 식각 불균일이 초래되지 않으며, 그래서, 균일한 표면을 얻을 수 있게 된다. Further, in the manufacturing method of the present invention, since the active layer 2 is etched using the data line 3, that is, the source / drain metal film as an etching mask, etching by-products accumulate on both edge surfaces of the active line 2a. The phenomenon is prevented and at the same time, there is no active surface subjected to the attack of oxygen, resulting in no etching unevenness in the subsequent etching of the n + a-Si layer, so that a uniform surface is obtained. It becomes possible.

도 5a 및 도 5b는 본 발명에 따른 액티브층의 식각 후 및 n+ a-Si층의 식각 후의 SEM 사진으로서, 보여지는 바와 같이, 액티브 라인(2a)의 가장자리에 식각 부 산물이 발생되지 않았으며, 이에 따라, n+ a-Si층의 식각 후에 액티브 라인(2)의 가장자리 부분이 비교적 균일한 표면을 갖는다. 5A and 5B are SEM images after etching of the active layer and after etching of the n + a-Si layer according to the present invention. As shown, no etching by-products are generated at the edges of the active line 2a. Accordingly, the edge portion of the active line 2 has a relatively uniform surface after etching the n + a-Si layer.

이상에서와 같이, 본 발명은 하프톤 마스크의 부분 식각과 액티브층의 식각 순서를 변경하고, 마스크 상에서의 데이터 라인 선폭의 디자인을 변경함으로써, 소망하는 데이터 라인의 선폭을 확보할 수 있으며, n+ a-Si층의 식각 불균일도 방지할 수 있다. 따라서, 데이터 라인의 오픈 방지를 통해 TFT-LCD의 제조 수율을 높일 수 있음은 물론, 박막 트랜지스터의 특성 향상도 도모할 수 있다.As described above, the present invention can secure the desired line width of the desired data line by changing the partial etching of the halftone mask and the etching order of the active layer, and by changing the design of the line width of the data line on the mask. The etching nonuniformity of -Si layer can also be prevented. Therefore, the prevention of opening of the data line can increase the production yield of the TFT-LCD and also improve the characteristics of the thin film transistor.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다. In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.

Claims

상부에 액티브층과 소오스/드레인용 금속막이 순차적으로 형성되고, 상기 소오스/드레인용 금속막 상에는 하프톤 마스크가 형성된 투명 기판을 제공하는 단계; Providing a transparent substrate on which an active layer and a source / drain metal film are sequentially formed, and a halftone mask is formed on the source / drain metal film;

데이터 라인이 형성되도록, 상기 하프톤 마스크를 이용하여 상기 소오스/드레인용 금속막을 1차로 식각하는 단계; First etching the source / drain metal film using the halftone mask to form a data line;

데이터 라인의 소오스 및 드레인 전극 형성 영역이 한정되도록, 상기 하프톤 마스크를 부분 식각하는 단계; Partially etching the halftone mask so that the source and drain electrode formation regions of the data line are defined;

상기 부분 식각된 하프톤 마스크와 1차 식각된 소오스/드레인용 금속막을 이용해서 상기 액티브층을 식각하여 액티브 라인 및 채널층을 형성하는 단계; 및 Etching the active layer using the partially etched halftone mask and the first etched source / drain metal layer to form an active line and a channel layer; And

노출된 소오스/드레인용 금속막 부분을 2차로 식각하여 소오스 및 드레인 전극을 형성하고, 노출된 액티브층의 표면을 식각하는 단계를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법. And etching second the exposed source / drain metal film portions to form source and drain electrodes, and etching the exposed surface of the active layer.

제 1 항에 있어서, 상기 소오스/드레인용 금속막의 1차 식각은 최종적으로 얻고자 하는 데이터 라인의 선폭 보다 큰 선폭의 데이터 라인이 얻어지도록 수행하는 것을 특징으로 하는 박막 트랜지스터 액정표시장치의 제조방법. The method of claim 1, wherein the first etching of the source / drain metal film is performed such that a data line having a line width larger than that of the data line to be finally obtained is obtained.