KR100702810B1 - 전류 측정 장치와 전류 측정 장치를 사용하는 전화 단말기 - Google Patents

전류 측정 장치와 전류 측정 장치를 사용하는 전화 단말기 Download PDF

Info

Publication number
KR100702810B1
KR100702810B1 KR1020007001320A KR20007001320A KR100702810B1 KR 100702810 B1 KR100702810 B1 KR 100702810B1 KR 1020007001320 A KR1020007001320 A KR 1020007001320A KR 20007001320 A KR20007001320 A KR 20007001320A KR 100702810 B1 KR100702810 B1 KR 100702810B1
Authority
KR
South Korea
Prior art keywords
field effect
current
voltage
terminal
source
Prior art date
Application number
KR1020007001320A
Other languages
English (en)
Other versions
KR20010022723A (ko
Inventor
왕즈헨후아
Original Assignee
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리케 필립스 일렉트로닉스 엔.브이.
Publication of KR20010022723A publication Critical patent/KR20010022723A/ko
Application granted granted Critical
Publication of KR100702810B1 publication Critical patent/KR100702810B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은 측정된 전류에 비례하는 전압을 발생시키는 전류 감지 저항기를 포함하는 전류 측정 장치이다. 상기 전압은 상기 전류 감지 저항기(2)에 접속된 자신의 게이트 단자를 가지며, 상기 전류 감지 저항기(2)의 제 2 단자에 접속된 자신의 소스 단자를 가지는 MOS 트랜지스터(4)에 측정된다. MOS 트랜지스터(4)의 드레인 전류가 전류 결합 수단(5)에 의해 상호접속된 자신의 게이트 및 소스 단자들을 가지는 추가적인 MOS 트랜지스터(10)의 소스 단자에 결합된다. MOS 트랜지스터의(4)의 드레인 전류는 상기 전류 감지 저항기(2)에서 전류에 비례하는 추가적인 MOS 트랜지스터(10)양단의 전압을 발생시킨다. 그러나 이는 전류 감지 저항기 양단의 전압이 MOS 트랜지스터(4)의 임계 전압을 초과하는 경우에만 가능하다. 오프셋 소스(6,8)를 도입함에 의해, 측정된 전류에 비례하는 출력전압이 MOS 트랜지스터가 도전중인 한은 모든 전류 값들에 대하여 얻어질 수 있다.
오프셋 소스, 제 1 단자, P-MOS 트랜지스터, 전류 결합 장치, 플로팅 전류원

Description

전류 측정 장치와 전류 측정 장치를 사용하는 전화 단말기{Current measuring device and telephone terminal using such a current measuring device}
본 발명은 출력 단자에서 측정되는 전류에 비례하는 출력 전압을 제공하는 전류 측정 장치에 관한 것이며, 상기 전류 측정 장치는 제 1 전계 효과 장치와 제 2 전계 효과 장치를 포함한다.
본 발명은 또한 전압 측정 장치와 본 발명에 따른 전류 측정 장치를 사용하는 전화 단말기에 관한 것이다.
서두에 따른 전류 측정 장치는 미심사중인 일본 특허 출원, 공개 공보 소59-221672호에 공지되어 있다.
그러한 전류 측정 장치들은 전자 회로의 일부분에서 흐르는 전류를 나타내는 전압이 제공되어야 하는 애플리케이션들에서 폭 넓게 사용된다. 그러한 애플리케이션의 예는 전화 단말기이며, 여기서 라인 전류에 의존하는 몇몇의 전송 파라미터들을 만드는 것이 유리하다. 그러한 파라미터들의 예들은 마이크로폰과 수화기 증폭기들(earpiece amplifiers)의 이득이다. 또한 측음 밸런스의 제어는 모든 라인 길이들에 대해 정확한 측음 억압(side tone suppression)을 보증하도록 DC 라인 전류에 의존하여 행해질 수 있다.
위에 언급된 일본 특허 출원에 따른 전류 측정 장치에 있어서, 측정된 전류는 제 1 전계 효과 장치의 소스에 인가된다. 상기 제 1 전계 효과 장치의 드레인은 제 2 전계 효과의 소스에 접속된다. 제 2 전계 효과 장치의 드레인은 전원에 접속된다. 상기 제 1 및 제 2 전계 효과 장치들의 게이트들은 대응하는 기준 전압에 접속된다.
제 2 전계 효과 장치의 소스에서의 전압은 측정된 전류를 사용하여 변화하며, 이는 제 2 전계 효과 장치가 자신의 게이트 소스 값을 입력 전류에 대응하는 값으로 조정하기 때문이다. 이 소스 전압은 출력 단자에서 유용한 출력 신호를 만드는 소스 폴로워 회로에 인가된다.
전계 효과 장치의 게이트-소스 전압과 드레인 전류사이의 관계가 비-선형이므로, 측정된 전류와 출력 전압 사이의 관계 또한 비-선형이다. 일반적으로 상기 비-선형관계는 상기 측정 장치에서는 바람직하지 못하다.
본 발명의 목적은 측정될 전류와 출력 전압 사이의 선형 관계가 얻어지는, 서두에 따른 전류 측정 장치를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명은 상기 전류 측정 장치가 제 1 단자 및 제 2 단자를 갖는 전류 감지 저항기, 상기 전류 감지 저항기의 제 1 단자에 결합되는 상기 제 1 전계 효과 장치의 게이트 전극, 상기 전류 감지 저항기의 제 2 단자에 결합되는 상기 제 1 전계 효과 장치의 소스 전극, 상기 제 1 전계 효과 장치의 드레인 전류에 의존하는 전류로 하여금 상기 제 2 전계 효과 장치에 흐르도록 하게 하는 전류 결합 장치에 결합되는 상기 제 1 전계 효과 장치의 드레인 전극, 및 상기 제 2 전계 효과 장치의 게이트와 소스 단자 사이의 전압으로부터 유도된 출력 전압을 출력 단자에 공급하는 출력 결합 장치를 포함하는 것을 특징으로 한다.
전류 감지 저항기를 통한 전압을 제 1 전계 효과 장치의 드레인 전류로 변환시키거나, 이 드레인 전류를 제 2 전계 효과 장치의 소스-게이트 전압으로 변환시킴에 의해, 전류 감지 저항기를 통한 전압에 비례하는 출력 전압이 얻어진다. 게이트-소스 전압과 제 1 전계 효과 장치의 드레인 전류사이의 관계의 비-선형성이 상기 제 2 전계 효과 장치의 동일한 비-선형성에 의해 보상된다.
본 발명에 따른 장치의 실시예는 상기 전류 측정 장치가 상기 제 1 전계 효과 장치의 소스 전압에 대하여 상기 제 1 전계 효과 장치의 게이트 전압을 오프셋하는 오프셋 전압원을 포함하는 것을 특징으로 한다.
제 1 전계 효과 장치의 소스 전압에 대하여 제 1 전계 효과 장치의 게이트 전압을 오프셋시켜, 제 1 전계 효과 장치의 임계 전압보다 낮은 상기 감지 저항기 양단의 전압들에 기인하는 전류들을 측정할 수 있다. 오프셋 전압이 적절한 방법으로 선택되면, 0으로부터 시작하는 값들을 갖는 전류들을 측정할 수 있다.
본 발명에 따른 장치의 추가적인 실시예는 상기 전류 측정 장치는 상기 제 2 전계 효과 장치의 게이트 및 소스 단자 사이의 전압에 대하여 상기 전류 측정 장치의 출력 전압을 오프셋하는 추가적인 오프셋 소스를 포함하는 것을 특징으로 한다.
이 부가적인 측정은 상기 오프셋 전압의 값에 무관한 출력 전압이 얻어지게 할 수 있다. 이는 온도에 따라 변화하도록 허용되는 오프셋 전압을 사용할 수 있 게 한다. 이런 종류의 오프셋 전압들은 집적 회로에서 쉽게 발생될 수 있다.
본 발명의 다른 추가적인 실시예에는 전류 결합 장치가 상기 제 2 전계 효과 장치의 드레인 단자와 상기 제 2 전계 효과 장치의 소스 단자 사이에 결합되는 캐스코드 전계 효과 장치(cascode field effect device)를 포함하며, 상기 캐스코드 전계 효과 장치의 게이트는 기준 소스에 결합되는 것을 특징으로 한다.
캐스코드 전계 효과 장치는 제 1 전계 효과 장치의 출력 임피던스가 매우 증가하는 결과로서 도입된다. 이는 상기 제 1 전계 효과 장치의 드레인 전류상에 전원 전압의 영향을 감소시킨다. 이는 측정 장치의 정확도를 향상시키는 결과를 갖는다.
도 1은 본 발명에 따른 전류 측정 장치의 제 1 실시예를 도시한 도면.
도 2는 향상된 정확도를 갖는 본 발명에 따른 전류 측정 장치의 제 2 실시예를 도시한 도면.
도 3은 본 발명에 따른 전류 측정 장치의 바람직한 실시예를 도시한 도면.
도 4는 본 발명에 따른 전류 측정 장치의 대안의 실시예를 도시한 도면.
도 5는 본 발명에 따른 전화 단말기의 블록도.
도 1에 따른 전류 측정 장치에 있어서, 제 1 단자 VH는 R값을 갖는 저항기(2)의 제 1 단자와 P-MOS 트랜지스터(4)의 소스 단자에 접속된다. 또한 저항기(2)의 제 1 단자는 상기 P-MOS 트랜지스터의 벌크(bulk) 단자에 접속된다. 제 2 단자(VL)는 저항기(2)의 제 2 단자와 오프셋 전압(VB)을 제공하는 오프셋 소스(6)의 양 단자(positive terminal)에 접속된다. 오프셋 소스(6)의 제 2 단자는 P-MOS 트랜지스터(4)의 게이트 단자에 접속된다.
P-MOS 트랜지스터(4)의 드레인 단자는 전류 결합 장치(5)의 입력에 접속되며, 여기서 이는 단순한 상호 접속을 포함한다. 전류 결합 장치(5)의 출력은 P-MOS 트랜지스터(10)의 소스 전극과 벌크 전극 및 다른 오프셋 소스(8)의 양 단자에 결합된다.
P-MOS 트랜지스터(10)의 드레인 단자와 상기 P-MOS 트랜지스터의 게이트 단자는 접지 단자에 접속된다.
측정될 전류는 측정 저항기(2)에 의해 운반된다. P-MOS 트랜지스터(4)의 소스-게이트 전압은 I·R + VB 와 같다. 만일 P-MOS 트랜지스터(4)의 임계 전압이 VT와 같다고 가정되고, P-MOS 트랜지스터(4)가 드레인 전류가 실질적으로 드레인 전압에 독립적이 되도록 포화 영역에서 동작한다고 가정하면, P-MOS 트랜지스터(4)의 드레인 전류(ID)는 아래와 같다.
Figure 112000002236546-pct00001
수학식 1에서 b0는 P-MOS 트랜지스터의 트랜스컨덕턴스 상수이다. W는 MOS 트랜지스터의 폭이고, L은 P-MOS 트랜지스터의 길이이다. VSG는 게이트-소스 전압이고 VT는 P-MOS 트랜지스터의 임계 전압이다. P-MOS 트랜지스터의 드레인 전류는 P-MOS 트랜지스터(10)의 소스 단자로 강제된다. 이 전류는 P-MOS 트랜지스터(10) 양단의 전압 강하 VSG’를 발생시킨다. P-MOS 트랜지스터(10)의 특성들은 P-MOS 트랜지스터의 특성들과 같게 선택된다. P-MOS 트랜지스터의 드레인 전류와 상기 전압 강하 VSG’사이의 관계에 대하여 아래의 식이 주어진다.
Figure 112000002236546-pct00002
P-MOS 트랜지스터의 드레인 소스와 P-MOS 트랜지스터의 소스에 의해, 수학식 1, 수학식 2는 같게 된다. 따라서, VSG’에 대한 값이 구해진다.
Figure 112000002236546-pct00003
도 1에 따른 전류 측정 회로의 출력 전압(V0)는 VSG-VB와 같다. 수학식 3을 사용하여 I·R+VB 〉VT일 때 V0에 대하여 I·R의 값을 제공한다. 따라서 선형 관계가 출력 전압(VO)와 전류(I) 사이에서 구해진다. VB가 VT보다 크면, 0 보다 큰 I의 모든 값들이 측정된다. 위로부터, 출력 신호 Vo 가 P-MOS 트랜지스터들의 온도 독립적인 특징들 b0와 VT에 대하여 독립적임을 알 수 있다. 이에 대한 필요조건은 P-MOS 트랜지스터들(4,10)의 특징들이 같다는 것이다. 만일 P-MOS 트랜지스터들이 같은 다이(die)에서 집적되고, 이들이 주의하여 매칭된다면, 이 조건이 충족된다.
만일 I·R이 VT보다 항상 크다는 사실이 미리 알려지면, 오프셋 전압원들(6,8)은 불필요하게 된다. 만일 출력 전압 V0가 I·R값에 대한 오프셋을 갖는 것이 허용되면, 오프셋 전압(8)은 불필요하게 된다.
저항기(R)가 제거되면(또는 주어진 높은 값을 가지면), 도 1에 따른 회로는 단자들(VH,VL) 사이의 전압차에 비례하는 전압을 도출하는 전압 측정 장치로서 또한 사용될 수 있다.
위에서, P-MOS 트랜지스터들의 드레인 전류는 드레인-소스 전압과 무관하다고 가정한다. 실제로 이는 완전한 진실은 아니다.
도 2는 P-MOS 트랜지스터들의 드레인 소스 전압의 영향이 현저하게 감소되는 본 발명에 따른 장치의 실시예를 도시한다. 도 2에 따른 장치에 있어서, 전류 결합 장치(13)는 증가된 출력 임피던스를 가진 전류원을 얻기 위한 캐스코드 회로를 포함한다.
P-MOS 트랜지스터(4)의 드레인은 P-MOS 트랜지스터(14)의 소스 단자와 P-MOS 트랜지스터(12)의 게이트 단자에 접속된다. P-MOS 트랜지스터(12)의 드레인 단자는 P-MOS 트랜지스터(14)의 게이트 단자에 접속된다. P-MOS 트랜지스터(14)의 드레인 단자는 P-MOS 트랜지스터(10)의 소스 단자와 버퍼(18)의 입력에 접속된다. 버퍼(18)의 출력은 전류 측정 장치의 출력을 구성한다.
P-MOS 트랜지스터들(12,14)의 결합은 P-MOS 트랜지스터(12)의 게이트-소스 전압과 같은 값에 P-MOS 트랜지스터(4)의 드레인 전압을 클램프시킨다. P-MOS 트랜지스터(14)와 P-MOS 트랜지스터(14)의 직렬 연결에 의해 높은 출력 임피던스를 가진 전류원이 얻어진다. 이 출력 임피던스는 P-MOS 트랜지스터들(12,14)의 결합이 일정한 P-MOS 트랜지스터(4)의 드레인 단자에 전압을 유지시키는 제어 회로로서 동작하기 때문에 더 증가한다.
도 3에 따른 전류 측정 회로의 양호한 실시예에 있어서, 오프셋 소스들(6,8)이 제공된다. 오프셋 소스들(6,8)은 플로팅(floating) 전류원(31)을 통해 결합된 P-MOS 트랜지스터들(12,26)에 의해 형성된다.
P-MOS 트랜지스터(12)의 드레인-소스 경로는 단자(VL)와 P-MOS 트랜지스터(4)의 게이트 단자 사이에 접속된다. P-MOS 트랜지스터의 게이트 단자는 상기 같은 트랜지스터의 드레인 단자에 접속된다. 이 때 오프셋 전압(VB)(오프셋 소스(6))은 P-MOS 트랜지스터(12)의 소스 및 게이트 단자 사이에서 발생된다.
P-MOS 트랜지스터(26)의 소스는 플로팅 전류원(31)에 접속되고, P-MOS 트랜지스터(26)의 게이트 단자와 드레인 단자는 접지에 접속된다.
플로팅 전류원(31)은 2개의 N-MOS 트랜지스터들(20,30)과 2개의 P-MOS 트랜지스터들(22,28)의 결합에 의해 구성된다. N-MOS 트랜지스터(20)의 드레인 단자는 N-MOS 트랜지스터(20)의 게이트 단자와 N-MOS 트랜지스터(30)의 게이트 단자에 접속된다. N-MOS 트랜지스터(20)의 소스 단자는 P-MOS 트랜지스터(22)의 소스 단자에 접속되고, N-MOS 트랜지스터(30)의 소스 단자는 P-MOS 트랜지스터(28)의 소스 단자에 접속된다. P-MOS 트랜지스터(22)의 드레인 단자는 P-MOS 트랜지스터(22)의 게이트 단자와 P-MOS 트랜지스터(28)의 게이트 단자와 P-MOS 트랜지스터(24)의 소스 단자에 접속된다. P-MOS 트랜지스터(24)는 그 드레인 단자가 그 게이트 단자에 접속되고, 두 단자 모두 접지에 접속된다.
바이어스 전류원(18)에 의해 제공된 바이어스 전류(I)는 P-MOS 트랜지스터 들(16,14)를 포함하는 전류 미러로 된다. P-MOS 트랜지스터(14)의 드레인 단자로부터 운반된 전류 미러의 출력 전류는 N-MOS 트랜지스터(20), P-MOS 트랜지 스터(22)와 P-MOS 트랜지스터(24)로 이루어진 직렬 연결 장치로 흐른다. 트랜지스터들(30,28,26)은 각각 트랜지스터들(20,22,26)과 같은 특성들을 가지도록 선택되므로, 같은 전압들이 트랜지스터들(26,24)의 단자들에 제공된다. 이는 같은 전류 (I)가 트랜지스터들(26,28,30)의 직렬 연결장치와 트랜지스터(12)를 통하여 흐르도록 한다. 따라서 트랜지스터들(11,26)에 동일 전압(VB)이 발생된다.
결합된 트랜지스터들(4,10,12,14)의 동작은 이미 도 1과 도 2를 참조하여 설명되었다. P-MOS 트랜지스터(10) 양단의 전압은 VH-VL+VB 와 같다. 동작중인 증폭기(32)와 N-MOS 트랜지스터(34)를 포함하는 소스 폴로워, 저항기(36) 부근의 피드백 루프에 의해, 동작중인 증폭기의 입력 단자들사이의 전압은 실질적으로 0이라는 사실이 얻어진다. P-MOS 트랜지스터(26)양단의 전압은 VB와 같고, 소스 폴로워의 출력은 (VH-VL+VB)-VB = VH-VL 과 같다.
도 4에 따른 본 발명의 대안적인 실시예에 있어서, 도 1에 따른 회로의 전류 결합 수단(5)이 N-MOS 트랜지스터들(40,42)로 구성된 전류 미러를 포함하는 전류 결합 수단(41)에 의해 이제 대체된다. 도 4에 따른 회로의 동작은 도 1에 따른 회로의 동작과 유사하다. 동작중인 증폭기(32)의 적절한 구동 능력들을 가진 회로를 제공하도록 존재한다.
저항기(2) 양단의 전압은 P-MOS 트랜지스터에 의해 전류로 변환된다. 이 전류는 N-MOS 트랜지스터(40)에 의해 N-MOS 트랜지스터(42)로 미러화되며, 이는 상기 미러화된 전류를 P-MOS 트랜지스터로 통과시킨다. 도 1에 관해 논의된 것과 같은 방법으로, 전압(VH-VL)에 비례하는 전압이 P-MOS 트랜지스터(10) 양단에서 생성된다. 접지에 대한 출력 전압(V0)는 전압(VH-VL)에 대해 반전되고, 오프셋 값(VB)을 포함한다고 관찰된다. 만일 이것이 다음의 회로들에서 문제들을 일으키면, 간단한 인버터가 출력 전압(VO)을 반전시키는데 사용될 수 있다.
도 4에 따른 출력 신호(V0')가 P-MOS 트랜지스터(4)의 게이트와 P-MOS 트랜지스터(10)의 드레인 사이에서 얻어지면, 오프셋 전압은 P-MOS 트랜지스터들(4,10)이 매칭되고, P-MOS 트랜지스터들(40,42)이 매칭될 때 완전히 제거된다.
도 5에 따른 전화 단말기(50)에 있어서, 전화선은 어느 선이 전화 단말기(50)에 접속되는지에 상관없이 유니폴러 전압을 제공하는 전파 정류기(52)에 접속된다. 전파 정류기(52)의 제 1 출력 단자는 저항기(54)의 제 1 단자와 P-MOS 트랜지스터(58)의 소스 단자에 접속된다. 저항기(54)의 제 2 단자는 집적 회로(60)의 제 1 단자와 P-MOS 트랜지스터(58)의 게이트 단자에 접속된다. P-MOS 트랜지스터(58)의 드레인 단자는 집적 회로(60)의 제 2 입력과 전류 측정 저항기(56)의 제 1 단자에 접속된다. 전류 측정 저항기(56)의 제 2 단자는 집적 회로(60)의 제 3 단자와 키보드 제어기(70)의 공급 단자에 접속된다.
전화 단말기의 훅 스위치가 오프되면, 집적 회로(60)에 저항기(54)를 통해 공급 전압이 제공된다. 전화 단말기의 훅 스위치가 오프되고, 이것이 훅 스위치(75)를 폐쇄함에 의해 검출되면, 집적회로 내의 제어기(66)는 P-MOS 트랜지스터의 게이트 전압이 낮게 되도록 하고, P-MOS 트랜지스터(58)가 도전되도록 한다. 이는 집적 회로(60)의 부가적인 구성 요소들과 키보드 제어기에 공급 전압이 제공되도록 한다.
도 1, 도 2 또는 도 3에 따른 회로를 포함하는 집적 회로(60)의 제 2 및 제 3 단자에 접속된 전류 측정 장치(64)는 전류 측정 저항기(56) 양단의 전압으로부터 라인 전류를 결정한다.
라인 전류의 값에 응답하여, 제어기(66)는 대응하는 값에 라인 인터페이스의 몇몇 파라미터들을 설정한다. 이 파라미터들은 마이크로폰(74)에 사용되는 이득이거나 수화기(earpiece:72)에 사용되는 이득이 될 수 있으나, 이들 파라미터들은 또한 최적의 측음 억압을 성취하는데 사용된다. 이들 이득 값들은 감소하는 라인 전류를 사용하여 증가하며, 그 이유는 낮은 라인 전류가 많은 DC 저항을 가지며 또한 오디오 신호에 더 큰 감쇄를 가지는 긴 라인을 표시하기 때문이다.
키보드 인터페이스(70)는 키보드로부터 수신된 신호들을 디코딩하거나, 다이얼링 및 다른 신호 목적들에 사용되는 것으로 DTMF 신호들을 발생시킨다.

Claims (9)

  1. 출력 단자에 측정될 전류에 비례하는 출력 전압을 제공하는 전류 측정 장치로서, 제 1 전계 효과 장치 및 제 2 전계 효과 장치를 포함하는, 상기 전류 측정 장치에 있어서,
    제 1 단자 및 제 2 단자를 갖는 전류 감지 저항기, 상기 전류 감지 저항기의 제 1 단자에 결합되는 상기 제 1 전계 효과 장치의 게이트 전극, 상기 전류 감지 저항기의 제 2 단자에 결합되는 상기 제 1 전계 효과 장치의 소스 전극, 상기 제 1 전계 효과 장치의 드레인 전류에 의존하는 전류로 하여금 상기 제 2 전계 효과 장치에 흐르도록 하게 하는 전류 결합 장치에 결합되는 상기 제 1 전계 효과 장치의 드레인 전극, 및 상기 제 2 전계 효과 장치의 게이트와 소스 단자 사이의 전압으로부터 유도된 출력 전압을 출력 단자에 공급하는 출력 결합 장치를 포함하는 것을 특징으로 하는, 전류 측정 장치.
  2. 제 1 항에 있어서,
    상기 제 1 전계 효과 장치의 소스 전압에 대하여 상기 제 1 전계 효과 장치의 게이트 전압을 오프셋하는 오프셋 전압원을 포함하는 것을 특징으로 하는, 전류 측정 장치.
  3. 제 2 항에 있어서,
    상기 제 2 전계 효과 장치의 게이트 및 소스 단자사이의 전압에 대하여 상기 전류 측정 장치의 출력 전압을 오프셋하는 추가적인 오프셋 소스를 포함하는 것을 특징으로 하는, 전류 측정 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 전류 결합 장치는 상기 제 1 전계 효과 장치의 드레인 단자와 상기 제 2 전계 효과 장치의 소스 단자 사이에 결합되는 캐스코드 전계 효과 장치를 포함하며, 상기 캐스코드 전계 효과 장치의 게이트는 기준 소스에 결합되는 것을 특징으로 하는, 전류 측정 장치.
  5. 제 1 및 제 2 입력 단자 사이의 전압에 비례하는 출력 전압을 출력 단자에 제공하는 전압 측정 장치에 있어서,
    제 1 및 제 2 전계 효과 장치를 포함하고,
    상기 제 1 전계 효과 장치의 게이트 전극은 상기 제 1 입력 단자에 결합되고, 상기 제 1 전계 효과 장치의 소스 전극은 상기 제 2 입력에 결합되며, 상기 제 1 전계 효과 장치의 드레인 전극은 상기 제 2 전계 효과 장치의 소스 전극에 결합되며, 상기 제 2 전계 효과 장치의 드레인 및 게이트 전극은 기준 전압에 결합되며, 상기 제 2 전계 효과 장치의 소스 전극은 상기 출력 단자에 결합되는 것을 특징으로 하는, 전압 측정 장치.
  6. 제 5 항에 있어서,
    상기 제 1 전계 효과 장치의 상기 소스 전압에 대하여 상기 제 1 전계 효과 장치의 게이트 전압을 오프셋하는 오프셋 전압원을 포함하는 것을 특징으로 하는, 전압 측정 장치.
  7. 제 6 항에 있어서,
    상기 제 2 전계 효과 장치의 소스 전극에 대하여 상기 전압 측정 장치의 출력 전압을 오프셋하는 추가적인 오프셋 소스를 포함하는 것을 특징으로 하는, 전압 측정 장치.
  8. 제 5 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 장치는 상기 제 1 전계 효과 장치의 드레인 단자와 상기 제 2 전계 효과 장치의 소스 단자 사이에 결합된 캐스코드 전계 효과 장치를 포함하며, 상기 캐스코드 전계 효과 장치의 게이트는 기준 소스에 결합되는 것을 특징으로 하는, 전압 측정 장치.
  9. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 전류 측정 장치를 포함하는 전화 단말기.
KR1020007001320A 1998-06-09 1999-06-03 전류 측정 장치와 전류 측정 장치를 사용하는 전화 단말기 KR100702810B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98201923 1998-06-09
EP98201923.4 1998-06-09
PCT/IB1999/001023 WO1999064875A1 (en) 1998-06-09 1999-06-03 Current measuring device and telephone terminal using such a current measuring device

Publications (2)

Publication Number Publication Date
KR20010022723A KR20010022723A (ko) 2001-03-26
KR100702810B1 true KR100702810B1 (ko) 2007-04-03

Family

ID=8233793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007001320A KR100702810B1 (ko) 1998-06-09 1999-06-03 전류 측정 장치와 전류 측정 장치를 사용하는 전화 단말기

Country Status (7)

Country Link
US (1) US6229351B1 (ko)
EP (1) EP1029248B1 (ko)
JP (1) JP4456759B2 (ko)
KR (1) KR100702810B1 (ko)
CN (1) CN1158532C (ko)
DE (1) DE69920159T2 (ko)
WO (1) WO1999064875A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4533554B2 (ja) * 2001-04-17 2010-09-01 セイコーインスツル株式会社 充放電電流検出回路、バッテリー状態監視回路、二次電池装置、及び充放電電流検出方法
KR100547124B1 (ko) * 2003-06-23 2006-01-26 삼성전자주식회사 본체 단말기 및 그의 동작 방법
CN1960392B (zh) * 2005-11-01 2010-06-02 乐金电子(中国)研究开发中心有限公司 一种具有电笔功能的手机
US7573306B2 (en) * 2006-01-31 2009-08-11 Kabushiki Kaisha Toshiba Semiconductor memory device, power supply detector and semiconductor device
CN101029910B (zh) * 2007-03-22 2010-05-26 华为技术有限公司 电流检测电路及装置
US10041982B2 (en) * 2012-08-15 2018-08-07 Texas Instruments Incorporated Switch mode power converter current sensing apparatus and method
CN102998513B (zh) * 2012-11-01 2014-07-02 长沙景嘉微电子股份有限公司 一种mos管阈值电压测试电路
CN103852615B (zh) * 2012-11-30 2018-02-13 国基电子（上海）有限公司 便携式移动终端及测量外接装置之电流的方法
US9417649B2 (en) * 2013-10-04 2016-08-16 Omron Management Center Of America, Inc. Method and apparatus for a floating current source
US9429598B2 (en) * 2014-06-30 2016-08-30 Infineon Technologies Ag Current measurement and control of a semiconductor element based on the current measurement in a power semiconductor arrangement
GB201518372D0 (en) * 2015-10-16 2015-12-02 Johnson Electric Sa Current determining device and methods
US11404094B2 (en) * 2018-09-27 2022-08-02 Intel Corporation Transmitter circuitry with N-type pull-up transistor and low output voltage swing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59221672A (ja) * 1983-05-31 1984-12-13 Toshiba Corp 電流検出回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5330212Y2 (ko) * 1972-09-22 1978-07-28
US4064377A (en) * 1976-03-11 1977-12-20 Wescom Switching, Inc. Electronic hybrid and hybrid repeater
US4721957A (en) * 1984-06-06 1988-01-26 Trw Inc. Ground shift compensated parameter measurement system
US5430401A (en) * 1992-08-27 1995-07-04 Northern Telecom Ltd. Electronic switches
KR100304813B1 (ko) * 1992-12-28 2001-11-22 사와무라 시코 부성저항회로와이를사용한슈미트트리거회로
DE19520735C2 (de) * 1995-06-07 1999-07-01 Siemens Ag Schaltungsanordnung zum Erfassen des Laststroms eines Leistungs-Halbleiterbauelementes mit sourceseitiger Last
US5654661A (en) * 1995-12-05 1997-08-05 Reltec Corporation Drive circuit for SCR device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59221672A (ja) * 1983-05-31 1984-12-13 Toshiba Corp 電流検出回路

Also Published As

Publication number Publication date
JP2002517761A (ja) 2002-06-18
JP4456759B2 (ja) 2010-04-28
US6229351B1 (en) 2001-05-08
EP1029248A1 (en) 2000-08-23
KR20010022723A (ko) 2001-03-26
CN1275203A (zh) 2000-11-29
WO1999064875A1 (en) 1999-12-16
DE69920159D1 (de) 2004-10-21
CN1158532C (zh) 2004-07-21
DE69920159T2 (de) 2005-09-29
EP1029248B1 (en) 2004-09-15

Similar Documents

Publication Publication Date Title
EP0139078B1 (en) Amplifier transistor circuit
KR100702810B1 (ko) 전류 측정 장치와 전류 측정 장치를 사용하는 전화 단말기
JP2710326B2 (ja) 駆動回路
WO2002087072A2 (en) Bias method and circuit for distortion reduction
US6353344B1 (en) High impedance bias circuit
US20040124918A1 (en) Wideband common-mode regulation circuit
DE68914535D1 (de) Nichtlinear-Differenzverstärker.
US7130412B2 (en) Telecommunication line driver having synthesized output impedance derived from output current sensing circuit
US4978925A (en) Unity-gain CMOS/SOS zero-offset buffer
US6876182B1 (en) MOSFET current mirror circuit with cascode output
WO2001016663A1 (en) Load device
JPS6174407A (ja) Ｊｆｅｔオーム性差動増幅器
US6958872B1 (en) Method and apparatus for measuring an output signal of a floating transducer
US20210067102A1 (en) Amplifier circuit
US20010025996A1 (en) Power metal oxide semiconductor integrated circuit
US7532068B2 (en) Differential amplifier circuit
JP3580409B2 (ja) オフセット調整回路
JPH08321584A (ja) 半導体集積回路
SU1665500A2 (ru) Повторитель напр жени
BE905924R (nl) Telecommunicatie-inrichting en daarin gebruikte ketens.
EP0271947A2 (en) Gain control circuit
KR100205350B1 (ko) 프로그래머블(Programmable)이득 증폭기
JP2654582B2 (ja) 半導体集積回路の測定法
KR100273253B1 (ko) 자동이득제어 증폭기
JPH02124609A (ja) 電流ミラー回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120316

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee