KR100702430B1 - A led package and method for fabricating the same - Google Patents

A led package and method for fabricating the same Download PDF

Info

Publication number
KR100702430B1
KR100702430B1 KR1020050096975A KR20050096975A KR100702430B1 KR 100702430 B1 KR100702430 B1 KR 100702430B1 KR 1020050096975 A KR1020050096975 A KR 1020050096975A KR 20050096975 A KR20050096975 A KR 20050096975A KR 100702430 B1 KR100702430 B1 KR 100702430B1
Authority
KR
South Korea
Prior art keywords
type semiconductor
semiconductor layer
submount
light emitting
optical device
Prior art date
Application number
KR1020050096975A
Other languages
Korean (ko)
Inventor
김봉진
조성수
Original Assignee
나이넥스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나이넥스 주식회사 filed Critical 나이넥스 주식회사
Priority to KR1020050096975A priority Critical patent/KR100702430B1/en
Application granted granted Critical
Publication of KR100702430B1 publication Critical patent/KR100702430B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 서브마운트에 광집속반사홈을 형성하고, 칩에 금속 반사막의 형성을 배제하는 구조를 갖는 발광다이오드 패키지 및 그 제조 방법을 개시한다.The present invention discloses a light emitting diode package having a structure in which a light converging reflecting groove is formed in a submount and eliminating the formation of a metal reflective film in a chip, and a method of manufacturing the same.

본 발명의 발광다이오드 패키지는, p형 반도체층, 활성층 및 n형 반도체층을 포함하며, 상기 p형 반도체층과 전기적 접속을 이루기 위한 투광성 양극 전극 및 상기 n형 반도체층과 전기적 접속을 이루기 위한 음극 전극이 소정 영역에 형성된 칩; 및 상기 칩과 전기적 접속을 이루기 위한 제 1 영역을 제외한 표면에 일정한 패턴을 갖는 복수의 홈이 형성된 기판, 상기 기판 상의 상기 홈의 프로파일을 유지함으로써 입사된 광을 상부로 반사하는 광집속반사홈이 형성됨을 보장하고 전면에 양극과 음극으로 분할되게 증착된 반사막, 및 상기 반사막 상에 상기 제 1 영역에 형성되는 패드를 구비하여 상기 패드를 통하여 상기 칩과 플립 상태로 전기적 접속을 이루는 서브마운트로 구성된다.The light emitting diode package of the present invention includes a p-type semiconductor layer, an active layer, and an n-type semiconductor layer, and includes a light-transmitting anode electrode for making an electrical connection with the p-type semiconductor layer and a cathode for making an electrical connection with the n-type semiconductor layer. A chip in which an electrode is formed in a predetermined region; And a substrate having a plurality of grooves having a predetermined pattern formed on a surface of the substrate except for the first region for making electrical connection with the chip, and a light focusing groove for reflecting incident light upward by maintaining a profile of the groove on the substrate. It is formed of a sub-mount which ensures the formation and is divided into a positive electrode and a negative electrode on the front surface and a pad formed in the first region on the reflective film to make an electrical connection in the flip state with the chip through the pad do.

발광다이오드, 플립칩, 서브마운트, 광집속반사홈, 반사막 Light Emitting Diodes, Flip Chips, Submounts, Light Focusing Reflectors, Reflecting Films

Description

발광다이오드 패키지 및 그의 제조 방법{A LED package and method for fabricating the same}Light emitting diode package and method for manufacturing same {A LED package and method for fabricating the same}

도 1은 종래의 발광다이오드 패키지의 단면도.1 is a cross-sectional view of a conventional light emitting diode package.

도 2는 본 발명에 따른 발광다이오드 칩 구조에 대한 한 실시예를 나타내는 단면도.2 is a cross-sectional view showing an embodiment of a light emitting diode chip structure according to the present invention.

도 3은 도 2의 광집속반사홈의 변형 실시 형태를 예시한 도면.3 is a view illustrating a modified embodiment of the light focusing reflection groove of FIG.

도 4는 본 발명에 따른 발광다이오드 칩의 다른 실시예를 나타내는 단면도.4 is a cross-sectional view showing another embodiment of a light emitting diode chip according to the present invention;

도 5a 내지 도 5g는 서브마운트 제조 방법을 설명하기 위한 공정도.5A to 5G are process drawings for explaining the submount manufacturing method.

도 6은 서브마운트의 홈을 형성하기 위한 포토레지스트 패턴의 일부를 예시한 사진.6 is a photograph illustrating a portion of a photoresist pattern for forming a groove in a submount.

도 7은 서브마운트의 기판상에 형성된 홈의 패턴의 일부를 예시한 사진.7 is a photograph illustrating a portion of a pattern of grooves formed on a substrate of a submount.

도 8은 서브마운트 상의 반사판 및 패드의 패턴을 예시한 사진.FIG. 8 is a photograph illustrating the pattern of reflectors and pads on a submount. FIG.

도 9a 및 도 9b는 스터드를 이용한 플립 결합을 설명하는 공정도.9A and 9B are process diagrams illustrating flip coupling using studs.

도 10은 다이렉트 결합을 설명하는 공정도.10 is a process chart for explaining direct bonding.

도 11은 서브마운트 표면에 요철이 형성된 본 발명의 실시예를 도시한 도면.FIG. 11 illustrates an embodiment of the invention in which unevenness is formed on a surface of a submount. FIG.

도 12는 발광소자 칩 표면에 요철이 형성된 본 발명의 실시예를 도시한 도면.12 is a view showing an embodiment of the present invention in which irregularities are formed on a surface of a light emitting device chip.

도 13은 발광소자 칩 표면에 요철형 반사막이 형성된 본 발명의 실시예를 도시한 도면.FIG. 13 is a view showing an embodiment of the present invention in which an uneven reflective film is formed on a surface of a light emitting device chip; FIG.

도 14는 발광소자 칩 표면 서브마운트 대향면에 요철이 형성된 본 발명의 실시예를 도시한 도면.FIG. 14 is a view showing an embodiment of the present invention in which irregularities are formed on a surface opposite to a light emitting device chip submount.

도 15는 도 14의 구조에 반사막이 형성된 본 발명의 실시예를 도시한 도면.15 is a view showing an embodiment of the present invention in which a reflective film is formed in the structure of FIG.

본 발명은 발광다이오드 칩 또는 패키지 및 그의 제조 방법에 관한 것으로서, 보다 상세하게는 서브마운트에 광집속반사홈을 형성하고, 칩 내부에 금속 반사막의 형성을 배제하는 구조를 갖는 발광다이오드 칩 또는 패키지(이하 패키지라 한다) 및 그의 제조 방법에 관한 것이다.The present invention relates to a light emitting diode chip or package and a method of manufacturing the same, and more particularly to a light emitting diode chip or package having a structure for forming a light converging reflection groove in a submount and eliminating the formation of a metal reflective film inside the chip. Hereinafter referred to as a package) and a method for producing the same.

일반적으로 GaN 계열 광소자는 n형 반도체층, 활성층, p형 반도체층이 적층되며, n형 반도체층에 음극 전극이 형성되고, p형 반도체층에 양극 전극이 형성된 구조를 갖는다. In general, a GaN-based optical device has a structure in which an n-type semiconductor layer, an active layer, and a p-type semiconductor layer are stacked, a cathode electrode is formed on the n-type semiconductor layer, and an anode electrode is formed on the p-type semiconductor layer.

도 1에 GaN 계열 광소자 즉 발광다이오드 칩이 도시되어 있다. 이를 참조하면, 사파이어 기판(10) 상에 n형 반도체층(12), 활성층(14), p형 반도체층(16)이 화학기상증착법, 가령 MOCVD 공정으로 순차적으로 성장되고, n형 반도체층(12)의 일부 영역이 노출되도록 식각이 소정 깊이로 수행되며, 식각으로 노출된 n형 반도체층(12) 영역에 음극 전극(18)이 형성되고, 상부의 p형 반도체층 영역에는 양극 전극(20)이 형성된다.1 illustrates a GaN-based optical device, that is, a light emitting diode chip. Referring to this, the n-type semiconductor layer 12, the active layer 14, and the p-type semiconductor layer 16 are sequentially grown on the sapphire substrate 10 by a chemical vapor deposition method such as a MOCVD process, and the n-type semiconductor layer ( The etching is performed to a predetermined depth so that a portion of the region 12 is exposed, and the cathode electrode 18 is formed in the n-type semiconductor layer 12 region exposed by the etching, and the anode electrode 20 is formed in the upper p-type semiconductor layer region. ) Is formed.

그리고, 여기에서 양극 전극(20)은 와이어본딩에 필요한 영역을 제외한 나머지 영역에 Ni/Au 또는 ITO와 같은 투광성 전극이 형성되어 활성층에서 발생된 광이 칩 표면으로 쉽게 방출되도록 하였다. In this case, the anode electrode 20 has a light transmissive electrode such as Ni / Au or ITO formed in the remaining regions except for the wire bonding so that light generated in the active layer is easily emitted to the chip surface.

상기와 같이 제작된 광소자, 즉 발광다이오드 칩은 인쇄회로기판 또는 리드 프레임 등에 기판 쪽을 접합하고 에폭시 수지로 몰딩하여 패키지화되어 양산된다.An optical device manufactured as described above, that is, a light emitting diode chip is packaged by mass production by bonding a substrate to a printed circuit board or lead frame and molding it with an epoxy resin.

그러나, 고출력으로 구동되는 발광다이오는 칩은 온도 상승으로 인한 휘도 저하 및 급속한 칩 열화를 방지하기 위하여 열전달이 용이하도록 플립 본딩을 하는데 이는 칩을 뒤집어 반도체층이 형성된 쪽을 서브마운트에 본딩하여 패키지로 구성하는 것이다. 그러므로, 반도체층 형성면에서 발생된 열이 기판을 거치지 않고 패키지의 다른 부분으로 방출되도록 하였다.However, a light emitting diode driven at high power is flip-bonded to facilitate heat transfer in order to prevent luminance deterioration and rapid chip deterioration due to temperature rise. This is to turn the chip over and bond the semiconductor layer on the submount to the package. To construct. Therefore, heat generated at the semiconductor layer formation surface is allowed to be released to other portions of the package without passing through the substrate.

이와 같이 플립 본딩을 하는 경우, 도 1과 같이 사파이어를 기판(10)으로 사용하는 발광다이오드 칩의 n형 전극(18) 및 p형 전극(20)은 모두 서브마운트(Submount, 24)면에 대향한다. 그러므로, 서브마운트에는 n형 전극 및 p형 전극에 대응되는 전극(미도시)들이 형성되어야 하며, 발광다이오드 칩의 전극(18, 20)과 서브마운트(24)의 전극들은 서로 범프(Bump)로 접속된다.In the case of flip bonding as described above, as shown in FIG. 1, both the n-type electrode 18 and the p-type electrode 20 of the light emitting diode chip using sapphire as the substrate 10 face the submount surface 24. do. Therefore, electrodes (not shown) corresponding to the n-type electrode and the p-type electrode should be formed in the submount, and the electrodes 18 and 20 of the light emitting diode chip and the electrodes of the submount 24 are bumped to each other. Connected.

여기에서, 서브마운트(24)는 실리콘 재질을 주로 사용하는데, 실리콘은 가시광을 흡수하는 성질을 갖는다. 따라서, 아래로 향하는 빛들은 발광 효율에 기여하지 못하므로 활성층(14)에서 발생된 빛 중 서브마운트(24)로 향하는 빛을 기판(10) 쪽으로 반사하여 방출하기 위하여 서브마운트(24)의 전극이 형성되는 면에는 반사율이 높은 금속으로 미러층(26)이 형성된다. 또한 플립 본딩을 위한 발광다이오드 칩의 전극(20)은 투광성 전극 대신 은과 같은 금속 미러층을 형성할 수도 있다.Here, the submount 24 mainly uses a silicon material, which has a property of absorbing visible light. Therefore, since the light directed downward does not contribute to the luminous efficiency, the electrode of the submount 24 is disposed to reflect and emit the light directed toward the submount 24 among the light generated in the active layer 14 toward the substrate 10. On the surface to be formed, the mirror layer 26 is formed of a metal having high reflectance. In addition, the electrode 20 of the LED chip for flip bonding may form a metal mirror layer such as silver instead of the light transmissive electrode.

일반적으로 금속은 우수한 반사율을 갖는 대신 유전체에 비하여 높은 광 흡수율을 갖는다. 발광다이오드 칩 내부에서 발생된 광의 상당량은 방출되기 전에 내부에서 여러 번의 전반사를 거치게 된다. 이때 금속 미러층은 반사과정 중에 상당량의 광을 흡수하게 되고, 그에 따라 광이 열로 변환되며, 변환된 열에 의하여 광소자의 출력이 떨어지고 열화되는 문제점이 있다.In general, metals have a high light absorptivity compared to dielectrics instead of having good reflectivity. Much of the light generated inside the light emitting diode chip undergoes several total internal reflections before being emitted. In this case, the metal mirror layer absorbs a considerable amount of light during the reflection process, and thus the light is converted into heat, and the output of the optical device is degraded and degraded by the converted heat.

또한 다층의 금속 반사막을 구성하는 경우, P형 반도체층과의 오믹 접촉이 가능하면서도 높은 반사도를 갖는 금속막이 필요하기 때문에, 대개의 경우 얇은 오믹 접촉용 박막(금속, 금속 산화물, 유전체 등) 상에 은과 같은 금속막을 형성한다. 그러나, 이러한 구조의 금속막은 다층 형성으로 인한 반사도 저하 및 접착력의 문제로 인해 소자의 내구성이 떨어지는 문제점이 있다.In addition, in the case of forming a multilayer metal reflecting film, a metal film having high reflectivity while being capable of ohmic contact with a P-type semiconductor layer is required, and therefore, on a thin ohmic contact thin film (metal, metal oxide, dielectric, etc.) A metal film such as silver is formed. However, the metal film having such a structure has a problem in that durability of the device is inferior due to problems of reflectivity and adhesion decrease due to multilayer formation.

본 발명의 목적은 플립 본딩되는 발광다이오드 칩의 내부 광흡수 요인을 줄이고, 서브마운트에서 반사광의 외부 방출율을 향상시킨 구조를 제공하는 것을 목적으로 한다.An object of the present invention is to provide a structure in which the internal light absorption factor of the light emitting diode chip to be flip-bonded is reduced, and the external emission rate of reflected light is improved in the submount.

본 발명은 칩 자체가 아니라 하부 서브마운트에 반사수단이 구비된 플립 칩 형식의 발광 다이오드 칩 또는 패키지의 구조 및 그 제작방법을 제공하는 것을 또 다른 목적으로 한다.Another object of the present invention is to provide a structure of a flip chip type light emitting diode chip or a package having a reflecting means in a lower submount rather than the chip itself, and a method of manufacturing the same.

전술한 목적을 달성하기 위한 본 발명의 발광다이오드 패키지는, p형 반도체층, 활 성층 및 n형 반도체층을 포함하며, 상기 p형 반도체층과 전기적 접속을 이루기 위한 투광성 양극 전극 및 상기 n형 반도체층과 전기적 접속을 이루기 위한 투광성 음극 전극이 소정 영역에 형성된 칩; 및 상기 칩과 전기적 접속을 이루기 위한 제 1 영역을 제외한 표면에 일정한 패턴을 갖는 복수의 홈이 형성된 기판, 상기 기판 상의 상기 홈의 프로파일을 유지함으로써 입사된 광을 상부로 반사하는 광집속반사홈이 형성됨을 보장하고 전면에 양극과 음극으로 분할되게 증착된 반사막, 및 상기 반사막 상에 상기 제 1 영역에 형성되는 패드를 구비하여 상기 패드를 통하여 상기 칩과 플립 상태로 전기적 접속을 이루는 서브마운트로 구성된다.The light emitting diode package of the present invention for achieving the above object, a p-type semiconductor layer, an active layer and an n-type semiconductor layer, a light-transmitting anode electrode and the n-type semiconductor for making an electrical connection with the p-type semiconductor layer A chip having a transmissive cathode electrode formed in a predetermined region for making an electrical connection with the layer; And a substrate having a plurality of grooves having a predetermined pattern formed on a surface of the substrate except for the first region for making electrical connection with the chip, and a light focusing groove for reflecting incident light upward by maintaining a profile of the groove on the substrate. It is formed of a sub-mount which ensures the formation and is divided into a positive electrode and a negative electrode on the front surface and a pad formed in the first region on the reflective film to make an electrical connection in the flip state with the chip through the pad do.

여기에서, 상기 칩은 투광성 사파이어 기판; 상기 사파이어 기판의 일면에 순차적으로 적층된 상기 n형 반도체층, 상기 활성층 및 p형 반도체층; 상기 n형 반도체층에 형성되는 상기 음극 전극; 및 상기 p형 반도체층에 형성되는 상기 투광성 양극 전극을 구비하며, 상기 n형 반도체의 일부 영역이 노출되도록 상기 p형 반도체층, 상기 활성층 및 상기 n형 반도체층이 식각되고, 상기 식각된 영역에 상기 음극 전극이 형성될 수 있다.Here, the chip is a translucent sapphire substrate; The n-type semiconductor layer, the active layer, and the p-type semiconductor layer sequentially stacked on one surface of the sapphire substrate; The cathode electrode formed on the n-type semiconductor layer; And the light transmissive anode electrode formed on the p-type semiconductor layer, wherein the p-type semiconductor layer, the active layer, and the n-type semiconductor layer are etched to expose a portion of the n-type semiconductor, and in the etched region. The cathode electrode may be formed.

또한, 상기 칩은 SiC 계열 재질을 포함하는 투광성 도전성 기판; 상기 도전상 기판의 일면에 순차적으로 적층된 n형 반도체층, 활성층 및 p형 반도체층; 상기 도전성 기판의 다른 일면에 형성되는 투광성 음극 전극; 및 상기 p형 반도체층에 형성되는 투광성 양극 전극을 구비할 수 있다.In addition, the chip is a transparent conductive substrate including a SiC-based material; An n-type semiconductor layer, an active layer, and a p-type semiconductor layer sequentially stacked on one surface of the conductive phase substrate; A transmissive cathode electrode formed on the other surface of the conductive substrate; And a light transmissive anode electrode formed on the p-type semiconductor layer.

또한 상기 칩은 GaAs, GaP, 또는 InP 계열 중 어느 하나를 재질로 하는 불투광성 기판의 일면에 순차적으로 적층된 후 상기 불투광성 기판을 제거하여 투광성을 확 보한 상기 n형 반도체층, 상기 활성층 및 p형 반도체층; 상기 n형 반도체층에 형성되는 상기 투광성 음극 전극; 및 상기 p형 반도체층에 형성되는 상기 투광성 양극 전극;을 구비하며, 상기 n형 반도체의 일부 영역이 노출되도록 상기 p형 반도체층, 상기 활성층 및 상기 n형 반도체층이 식각되고, 상기 식각된 영역에 상기 음극 전극이 형성될 수 있다.In addition, the chip is sequentially stacked on one surface of a light-transmissive substrate made of any one of GaAs, GaP, or InP series material, and then the light-transmissive substrate is removed to secure the transmissive n-type semiconductor layer, the active layer and p Type semiconductor layer; The translucent cathode electrode formed on the n-type semiconductor layer; And the transmissive anode electrode formed on the p-type semiconductor layer, wherein the p-type semiconductor layer, the active layer, and the n-type semiconductor layer are etched to expose a portion of the n-type semiconductor, and the etched region. The cathode electrode may be formed on.

그리고, 상기 광집속반사홈의 프로파일은 사각형상, 반원형, 반타원형, 역삼각형, 반육각형, 포물선형, 및 콘형 중 최소한 하나 이상의 형상을 가짐이 바람직하다.In addition, the profile of the light converging reflection groove preferably has at least one of the shape of a square, semi-circle, semi-ellipse, inverted triangle, semi-hexagonal, parabolic, and cone.

여기여서, 상기 광집속반사홈은 복수개가 평면적으로 일정한 패턴을 갖도록 배치되며 원형 또는 타원형 중 어느 하나의 형상을 갖도록 구성될 수 있다.Here, the light converging reflection groove may be arranged to have a plurality of planarly uniform patterns, and may be configured to have a circular or elliptical shape.

또한, 상기 광집속반사홈은 평면적으로 상기 칩 전면에 걸쳐서 동일한 면적을 갖도록 형성될 수 있다.In addition, the light converging reflection groove may be formed to have the same area over the entire surface of the chip in plan.

또한, 상기 광집속반사홈은 평면적으로 상기 칩 중심 영역을 기준으로 대칭형으로 면적이 넓어지도록 형성될 수 있다.In addition, the light converging reflection groove may be formed so as to be symmetrical with respect to the chip center region in a planar manner.

그리고, 상기 패드 상에 스터드를 형성하여 초음파 접합함에 따라 형성되는 범프에 의하여 상기 칩과 상기 서브마운트 간의 플립 상태의 전기적 접속이 이루어질 수 있다.In addition, the bump may be formed by forming a stud on the pad and ultrasonically bonded to each other so that electrical connection in a flip state between the chip and the submount may be performed.

그리고, 상기 칩과 상기 서브마운트에 형성된 패드를 다이렉트로 초음파 접합함으로써 플립 상태의 전기적 접속이 이루어질 수 있다.In addition, an electrical connection in a flip state may be achieved by directly ultrasonically bonding the pad formed on the chip and the submount.

본 발명에 따른 발광다이오드 패키지 제조 방법은, 제 1 영역을 제외한 영역에 마스크 패턴을 이용하여 기판 상에 홈을 형성하는 제 1 단계, 상기 홈이 형성된 기판 상에 절연용 산화막을 형성하는 제 2 단계, 상기 홈의 프로파일을 유지함으로써 입사된 광을 상부로 반사하는 광집속반사홈이 형성됨을 보장하고 전면에 양극과 음극으로 분할되게 금속 재질의 반사막을 상기 산화막 상에 증착하는 제 3 단계, 및 상기 제 1 영역의 상기 반사막 상에 패드를 형성하는 제 4 단계를 포함하는 서브마운트 제조 과정; 및 n형 반도체층, 활성층 및 p형 반도체층이 순차적으로 적층되고 최소한 p형 반도체층과 접속을 위한 투광성 전극을 갖는 칩을 상기 서브마운트 상부에 플립 결합하는 장착 과정을 구비함을 특징으로 한다.In the method of manufacturing a light emitting diode package according to the present invention, a first step of forming a groove on a substrate using a mask pattern in a region other than the first area, and a second step of forming an insulating oxide film on the substrate on which the groove is formed A third step of depositing a metal reflective film on the oxide film to ensure that a light converging reflecting groove is formed to reflect the incident light upward by maintaining the profile of the groove and is divided into an anode and a cathode on the front surface; and A submount manufacturing process including a fourth step of forming a pad on the reflective film of the first region; And a mounting process in which an n-type semiconductor layer, an active layer, and a p-type semiconductor layer are sequentially stacked and at least a chip having a translucent electrode for connection with the p-type semiconductor layer is flip-coupled to the upper portion of the submount.

여기에서, 상기 홈은 건식 식각과 습식식각 중 어느 하나로 형성될 수 있으며, 상기 홈은 수㎛의 깊이를 갖도록 형성됨이 바람직하다.Here, the groove may be formed of any one of dry etching and wet etching, and the groove may be formed to have a depth of several μm.

그리고, 상기 장착 과정은 상기 패드 상에 스터드를 형성하는 제 5 단계; 및 상기 서브마운트의 상부에 칩을 배치하고 초음파를 공급함에 따라 상기 스터드가 범프로 변형되어 상기 칩과 상기 서브마운트 간의 플립 상태의 전기적 접속을 이루는 제 6 단계를 구비함이 바람직하다.The mounting process may further include forming a stud on the pad; And a sixth step of arranging a chip on the upper part of the submount and supplying ultrasonic waves to deform the stud into a bump to make an electrical connection in a flip state between the chip and the submount.

또한, 상기 장착 과정은 상기 칩과 상기 서브마운트에 형성된 패드를 다이렉트로 초음파 접합함으로써 플립 상태의 전기적 접속을 이루도록 구성됨이 바람직하다.In addition, the mounting process is preferably configured to make the electrical connection in the flip state by direct ultrasonic bonding of the pad formed on the chip and the submount.

본 발명의 또 다른 측면은, p형 반도체층, 활성층 및 n형 반도체층을 포함하며, 상기 p형 반도체층과 전기적 접속을 이루기 위한 투광성 양극 전극 및 상기 n형 반도체층과 전기적 접속을 이루기 위한 음극 전극이 소정 영역에 형성된 광소자칩; 전극막을 표면에 가진 서브마운트; 상기 광소자칩의 양극전극 및 음극전극 각각과 상기 서브마운트의 전극막을 전기적으로 연결하는 전류공급수단; 을 포함하는 것으로 서, 상기 광소자칩은 상기 서브마운트에 부착되고, 상기 광소자칩으로부터 발광한 빛 중 일부가 상기 서브마운트로 향하여 상기 전극막상에서 반사되고, 상기 서브마운트의 표면에는 적어도 한 개 이상의 요철형상이 형성되고, 상기 전극막은 이 요철형상의 표면을 덮어 그 형상을 유지한 상태로 상기 광을 반사하는 것을 특징으로 하는 발광다이오드 패키지에 관한 것이다.Another aspect of the present invention includes a p-type semiconductor layer, an active layer, and an n-type semiconductor layer, a transmissive anode electrode for making electrical connection with the p-type semiconductor layer and a cathode for making an electrical connection with the n-type semiconductor layer An optical device chip having electrodes formed on a predetermined region; A submount having an electrode film on the surface; Current supply means for electrically connecting each of the anode electrode and the cathode electrode of the optical device chip with the electrode film of the submount; Wherein the optical device chip is attached to the submount, and a portion of light emitted from the optical device chip is reflected on the electrode film toward the submount, and at least one surface of the submount is provided. The above-mentioned concave-convex shape is formed, and the said electrode film | membrane reflects the said light in the state which covered the surface of this concave-convex shape, and maintains the shape, It is related with the light emitting diode package.

즉, 여기서는 상기 서브마운트에 형성된 요철구조가 광집속반사홈의 역할을 수행하는 것이다.That is, in this case, the uneven structure formed in the submount serves as a light focusing reflection groove.

본 발명의 또 다른 측면은, p형 반도체층, 활성층 및 n형 반도체층을 포함하며, 상기 p형 반도체층과 전기적 접속을 이루기 위한 투광성 양극 전극 및 상기 n형 반도체층과 전기적 접속을 이루기 위한 음극 전극이 소정 영역에 형성된 광소자칩; 전극막을 표면에 가진 서브마운트; 상기 광소자칩의 양극전극 및 음극전극 각각과 상기 서브마운트의 전극막을 전기적으로 연결하는 전류공급수단; 을 포함하는 것으로서, 상기 광소자칩은 그 표면의 일부에 미세패턴 또는 거칠기 또는 텍스쳐(texture)가 형성되고, 이 텍스쳐가 형성된 면에 반사막이 형성될 수 도 있다. Another aspect of the present invention includes a p-type semiconductor layer, an active layer, and an n-type semiconductor layer, a transmissive anode electrode for making electrical connection with the p-type semiconductor layer and a cathode for making an electrical connection with the n-type semiconductor layer An optical device chip having electrodes formed on a predetermined region; A submount having an electrode film on the surface; Current supply means for electrically connecting each of the anode electrode and the cathode electrode of the optical device chip with the electrode film of the submount; The optical device chip may include a fine pattern or roughness or a texture formed on a portion of a surface thereof, and a reflective film may be formed on a surface on which the texture is formed.

이하, 본 발명에 따른 발광다이오드 패키지 및 그의 제조 방법의 바람직한 실시예에 대하여 첨부 도면을 참조하여 상세히 설명한다.Hereinafter, exemplary embodiments of a light emitting diode package and a method of manufacturing the same according to the present invention will be described in detail with reference to the accompanying drawings.

본 발명에 따른 발광다이오드 패키지는 도 2와 같이 칩이 서브마운트에 플립 본딩된 구조를 갖는다. 참고로 본 발명에서 패키지라 함은 순수한 LED 칩보다는 서브마운트에 이 칩이 부착된 형태를 의미하는 것이다.The light emitting diode package according to the present invention has a structure in which a chip is flip bonded to a submount as shown in FIG. 2. For reference, in the present invention, the package means a form in which the chip is attached to a submount rather than a pure LED chip.

칩은 기판(30) 상에 n형 반도체층(32), 활성층(34), p형 반도체층(36)이 화학기상증착법으로 순차적으로 성장된 구조를 가지며, n형 반도체층(32)의 일부 영역이 노출되도록 소정 깊이 건식 식각된 영역이 형성되고, 식각으로 노출된 n형 반도체층(32) 영역에 음극 전극(38)이 형성되며, 식각되지 않은 p형 반도체층 영역에 양극 전극(40)이 형성된다. 그리고, 상기 양극 전극(40)은 투광성 전극으로 형성되며, 각각 p형 또는 n형 GaN 상부의 본딩패드를 형성한다.The chip has a structure in which the n-type semiconductor layer 32, the active layer 34, and the p-type semiconductor layer 36 are sequentially grown on the substrate 30 by chemical vapor deposition, and a part of the n-type semiconductor layer 32 A dry-etched region having a predetermined depth is formed to expose the region, and a cathode electrode 38 is formed in the n-type semiconductor layer 32 region exposed by etching, and the anode electrode 40 is formed in the non-etched p-type semiconductor layer region. Is formed. The anode electrode 40 is formed of a light transmissive electrode, and forms a bonding pad on the p-type or n-type GaN.

서브마운트(42)는 광 집속 반사홈(44)이 형성되며, 그 상면에 반사막(46)이 형성되어 있고, 반사막 상부에는 범프(48)가 칩을 플립(flip) 본딩하기 위하여 형성된다. 여기에서, 반사막(46)은 알루미늄, 금, 또는 은과 같은 도전성 재질로 이루어져서 광반사와 전극의 역할을 하며, 도 2에서 예시적으로 양극 전극(38)에 접속되는 범프와 컨택되는 반사막(46)과 음극 전극(40)에 접속되는 범프와 컨택되는 반사막(46) 간의 절연 구조는 구체적으로 제시하지 않았으나, 제작자의 의도에 따라 반사막이 절연 구조를 갖는 소정 패턴이 되도록 디자인하는 것은 본 발명을 이해한 당업자라면 용이하게 구현할 수 있다. The submount 42 has a light converging reflection groove 44 formed thereon, and a reflective film 46 is formed on the upper surface thereof, and a bump 48 is formed on the reflective film to flip the chips. Here, the reflective film 46 is made of a conductive material such as aluminum, gold, or silver to serve as light reflection and an electrode, and in FIG. 2, the reflective film 46 is in contact with a bump connected to the anode electrode 38. ) And the insulating structure between the bump connected to the cathode electrode 40 and the reflective film 46 contacting are not specifically presented, but it is understood that the design of the reflective film to be a predetermined pattern having an insulating structure according to the intention of the manufacturer is understood. One skilled in the art can easily implement.

또한, 광집속반사홈(44)은 평면적으로 복수의 원형홈, 복수의 타원형홈 등이 일정한 배열 구조를 갖도록 형성됨이 바람직하며, 이들 광집속 반사홈(44)은 서브마운트 전면에 걸쳐서 동일한 평면적을 갖도록 형성되거나 칩의 중심 영역을 기준으로 가장자리로 갈수록, 방사형으로 그 평면적이 점점 넓어지도록 형성될 수 있다. In addition, the light converging reflection groove 44 is preferably formed so that a plurality of circular grooves, a plurality of elliptical grooves, etc. in a planar arrangement, the light converging reflection groove 44 has the same planar area over the entire surface of the submount It may be formed to have or to the edge of the center region of the chip toward the edge, it may be formed such that the planar area gradually wider.

또한, 광집속 반사홈(44)은 칩의 중심 영역을 기준으로 방사형으로 가장자리로 나가면서 수직 단면 구조가 달라지는 형상을 갖도록 형성될 수 있다. 이에 적용 가능 한 수직 단면 구조는 도 2에 제시된 형상 외에 후술되는 도 3에 제시된 다양한 형상이 선택적으로 적용될 수 있다.In addition, the light converging reflection groove 44 may be formed to have a shape in which the vertical cross-sectional structure is changed while radially exiting the edge with respect to the center region of the chip. The vertical cross-sectional structure applicable to this may be selectively applied to various shapes shown in FIG. 3 to be described later in addition to the shapes shown in FIG. 2.

서브마운트(42)는 외부로부터 공급되는 전류를 전류 공급 수단, 가령 범프(bump)를 통하여 칩의 각 전극(38, 40)에 공급하는 역할을 한다. 서브마운트(42)와 칩 간의 전기적 연결을 위하여 도 2에서는 범프(48)가 구성된 것이 예시되었으나, 솔더볼 등의 접착물질로 전기적인 컨택을 다양하게 구성할 수도 있다.The submount 42 serves to supply current supplied from the outside to the electrodes 38 and 40 of the chip through current supply means, for example, a bump. For the electrical connection between the submount 42 and the chip, the bump 48 is illustrated in FIG. 2, but various electrical contacts may be formed of an adhesive material such as solder balls.

상기한 구조에 있어서, 광집속반사홈(44)의 형상은 광 집속 및 반사 효율을 고려하여 다양하게 결정될 수 있다. 즉, 도 2의 실시예에서는 광집속반사홈(44)이 모서리가 둥글게 형성된 사각형상 또는 반원형상으로 구성되어 있으나, 이에 제한되지 않고 광집속반사홈(44)은 내부로 입사한 광을 상부로 반사하되, 반사된 광이 칩 내부의 다층 간의 계면(각 반도체층들과 사파이어 기판 간) 굴절률에 영향을 받지않고 칩 외부로 방출되는 형상이면 어떤 형상도 가능하다. 일예로써 도 3과 같이 광집속반사홈(44)은 반원형, 반타원형, 역삼각형, 반육각형, 포물선형, 콘(Corn)형 등이 제시될 수 있다.In the above structure, the shape of the light converging reflection groove 44 may be variously determined in consideration of light condensing and reflection efficiency. That is, in the embodiment of FIG. 2, the light converging reflection groove 44 has a rectangular or semi-circular shape with rounded corners, but is not limited thereto. The light converging reflection groove 44 has the light incident therein upward. Any shape may be used as long as the reflected light is emitted to the outside of the chip without being affected by the refractive index of the interface (between the semiconductor layers and the sapphire substrate) between the multilayers inside the chip. As an example, as shown in FIG. 3, the light converging reflection groove 44 may be presented as a semi-circle, a semi-ellipse, an inverted triangle, a semi-hexagonal shape, a parabolic shape, a cone shape, and the like.

또한, 좀 더 포괄적으로 설명하면 상기 광집속반사홈은 복수개로 이루어지는데, 각 홈들은 서로 다른 형태나 깊이 또는 서로 다른 크기의 것들이 상기 서브마운트상에 혼재되어 있는 형태가 될 수도 있다. 즉, 서로 이질적인 형태나 깊이 또는 단면 크기를 가진 광집속반사홈들이 산재되어 있는 형태이며 나아가 미세한 표면 거칠기들이 이 광집속반사홈의 역할을 대신 수행하도록 할 수도 있다.In more comprehensive description, the light converging reflecting groove may be formed in plural, and each of the grooves may have a shape having different shapes or depths or different sizes mixed on the submount. That is, the light converging reflecting grooves having heterogeneous shapes, depths, or cross-sectional sizes are interspersed with each other, and the fine surface roughnesses may serve as the light converging reflecting grooves instead.

한편, 상기한 도 2의 구조는 기판(30)으로 Al2O3 재질을 이용한 구성의 예시이며, 도 4의 기판(50)으로 SiC 재질과 같이 도전성 기판을 이용한 경우에는 기판(50) 면에 n형 전극 즉 음극 전극(52)을 구성할 수 있다. 그리고, 양극 전극(58)은 대부분의 에피텍셜 증착된 반도체층에 오믹 전극을 겸한 투광성 전극을 형성할 수 있다. 여기에서, 미 설명된 부호 54는 활성층이고, 56은 n형 반도체층이며, 60은 광집속반사홈이고, 62는 서브마운트의 전극이다. 기판(50)은 p형 반도체층을 이루고, 서브마운트는 도전성 재질로 구성될 수도 있다.Meanwhile, the structure of FIG. 2 is Al 2 O 3 as the substrate 30. An example of a configuration using a material, and when the conductive substrate is used as the SiC material as the substrate 50 of FIG. In addition, the anode electrode 58 may form a translucent electrode serving as an ohmic electrode on most epitaxially deposited semiconductor layers. Here, reference numeral 54, which is not described, is an active layer, 56 is an n-type semiconductor layer, 60 is a light focusing groove, and 62 is a submount electrode. The substrate 50 may form a p-type semiconductor layer, and the submount may be made of a conductive material.

또한, GaAs, GaP, 또는 InP 계열의 기판을 이용하는 경우, 에피텍셜 증착된 반도체층의 일부에 서브마운트와 플립본딩을 위한 본딩패드를 형성하여 제작할 수 있으며, 투광성 전극은 경우에 따라서 형성할 수 있다. 그리고, 이 경우에는 서브마운트와 플립본딩된 후 흡광성 기판이 제거되고 발광다이오드 칩이 패키지로 제작될 수 있다. In addition, in the case of using a GaAs, GaP, or InP-based substrate, a bonding pad for submount and flip bonding may be formed on a part of the epitaxially deposited semiconductor layer, and the transparent electrode may be formed in some cases. . In this case, the light absorbing substrate may be removed after flip-bonding with the submount and the light emitting diode chip may be manufactured as a package.

상술한 바와 같은 구성을 갖는 본 발명의 구조를 제작하는 방법에 대하여 도 5a 내지 도 5g를 참조하여 설명한다.A method of manufacturing the structure of the present invention having the above-described configuration will be described with reference to Figs. 5A to 5G.

도 5a와 같이 기판(100) 상에 일정한 두께로 포토레지스트(102)가 코팅되고, 그 후 광집속반사홈을 형성하기 위한 패턴을 갖는 마스크를 이용하여 노광 및 현상 및 클리닝 공정이 진행되면, 광집속반사홈에 대응되는 패턴이 포토레지스트(102)에 도 5b와 같이 형성된다. 이때 도 5b의 평면 패턴은 도 6과 같이 형성될 수 있다.When the photoresist 102 is coated on the substrate 100 to have a predetermined thickness as shown in FIG. 5A, and then the exposure, development, and cleaning processes are performed using a mask having a pattern for forming a light reflection reflecting groove, A pattern corresponding to the focus reflecting groove is formed in the photoresist 102 as shown in FIG. 5B. In this case, the planar pattern of FIG. 5B may be formed as shown in FIG. 6.

그 후 기판(100)에 광집속반사홈을 이루기 위한 홈을 형성하기 위한 식각 공정이 진행되는데, 식각 공정은 차후 형성될 광집속반사홈의 형상을 고려하여 건식 및 식각 중 어느 하나가 선택될 수 있으며, 이들 각각의 공정 조건도 광집속반사홈의 프로파일을 고려하여 결정됨이 바람직하다. 이때 홈은 수 ㎛ 정도의 깊이를 갖도록 형성되는 것이 좋지만 그 밖의 깊이도 가능하다.Thereafter, an etching process is performed to form a groove for forming the light focusing reflection groove in the substrate 100. The etching process may be selected from one of dry and etching in consideration of the shape of the light focusing reflection groove to be formed later. In addition, each of these process conditions is also preferably determined in consideration of the profile of the light focusing groove. In this case, the groove may be formed to have a depth of about several μm, but other depths are possible.

상기한 식각에 의하여 도 5c와 같이 포토레지스트(102)를 마스크로 이용하여 홈(104)이 형성되며, 홈(104)이 형성된 후 포토레지스트(102)는 제거되고, 그 결과 도 5d와 같이 기판(100) 상에 광집속반사홈을 이루기 위한 홈(104)만 존재한다. 이때 도 5d의 평면 패턴 즉 홈(104)들의 평면 패턴은 도 7과 같이 형성될 수 있다.By etching, the groove 104 is formed using the photoresist 102 as a mask as shown in FIG. 5C. After the groove 104 is formed, the photoresist 102 is removed, and as a result, the substrate as shown in FIG. 5D. There is only a groove 104 for forming the light focusing reflection groove on the (100). In this case, the flat pattern of FIG. 5D, that is, the flat pattern of the grooves 104 may be formed as shown in FIG. 7.

그 후, 도 5e와 같이 상부에 형성될 도전성 반사막과 하부 기판 간의 절연을 위한 산화막(106)을 소정 두께 형성하고, 그 상부에 알루미늄과 같은 금속 재질의 반사막(108)이 도 5f와 같이 증착된다. 이때, 반사막(108)은 기판(100) 상에 형성된 홈(104)의 프로파일이 유지될 수 있는 두께로 증착되고, 그에 따라 반사막(108)이 증착된 홈(104)은 광집속 반사홈(이하 "104"로 표기함), 즉 내부로 입사된 광을 상부로 거의 수직에 가깝게 집속하여 반사하는 기능을 갖는다. 또한, 반사막(108)은 도 8과 같이 양극 전극 역할을 위한 영역과 음극 전극 역할을 위한 영역으로 분할될 수 있다.Thereafter, as shown in FIG. 5E, an oxide film 106 for insulating the conductive reflective film to be formed thereon and the lower substrate is formed to have a predetermined thickness, and a reflective film 108 made of a metal material such as aluminum is deposited thereon as shown in FIG. 5F. . At this time, the reflective film 108 is deposited to a thickness such that the profile of the groove 104 formed on the substrate 100 can be maintained, and thus the groove 104 on which the reflective film 108 is deposited is a light-focused reflective groove "104"), that is, has a function of focusing and reflecting light incident therein near to the top almost vertically. In addition, the reflective film 108 may be divided into a region for the role of the anode electrode and a region for the role of the cathode electrode, as shown in FIG. 8.

상기한 바와 같이 반사막(108)이 형성된 후 전기적 접속을 위한 은 재질의 패드(110)가 소정 패턴으로 형성됨이 바람직하며, 패드(110)는 도 8에서 원형으로 나타난 부분에 해당된다.As described above, after the reflective film 108 is formed, a pad 110 of silver material for electrical connection is preferably formed in a predetermined pattern, and the pad 110 corresponds to a portion shown in a circle in FIG. 8.

상술한 도 5a 내지 도 5g의 과정에 의하여 서브마운트가 제작되며, 서브마운트는 도 9a와 같이 패드(110) 상에 은 재질의 스터드(Stud, 120)를 형성하여 초음파 접합을 실행할 수 있으며, 그 결과, 도 9b와 같이 칩(200)과 서브마운트(100)가 플립 상태로 전기적으로 접속을 이루면서 결합될 수 있다.The submount is manufactured by the above-described process of FIGS. 5A to 5G, and the submount may perform ultrasonic bonding by forming a stud 120 made of silver on the pad 110 as shown in FIG. 9A. As a result, as shown in FIG. 9B, the chip 200 and the submount 100 may be coupled while being electrically connected in a flipped state.

이와 다르게, 서브마운트는 스터드를 형성함없이 도 10과 같이 패드(110) 상에 다이렉트로 칩(200)을 초음파 접합할 수 있으며, 그 결과, 도 10과 같이 칩(200)과 서브마운트(100)가 플립 상태로 전기적으로 접속을 이루면서 결합될 수 있다.Alternatively, the submount may ultrasonically bond the direct chip 200 onto the pad 110 as shown in FIG. 10 without forming a stud, and as a result, the chip 200 and the submount 100 as shown in FIG. 10. ) May be coupled while making an electrical connection in a flipped state.

도 11은 본 발명의 또 다른 실시예를 도시한 것이다. 도 11에서는, 발광소자 칩(1100)이 서브마운트 기판(1110)상의 전극막(1120)에 플립칩 구조로 결합되어 있고 그 사이를 전류공급수단인 범프 등이 연결하고 있다. 본 실시예에서는 상기 전극막(1120)이 서브마운트 표면에 형성된 요철형상을 유지한 채로 코팅된 점이 특징적인 부분이다. 즉, 톱니바퀴 형상(1130)으로 모식적으로 표현된 요철형상을 서브마운트 기판 표면에 형성한 후 그 상부에 전극막(1120)을 코팅하고 다시 발광소자 칩을 부착하여 완성하고 있다. 11 shows another embodiment of the present invention. In FIG. 11, the light emitting device chip 1100 is coupled to the electrode film 1120 on the submount substrate 1110 in a flip chip structure, and a bump or the like for supplying current is connected therebetween. In the present exemplary embodiment, the electrode film 1120 is coated with the uneven shape formed on the surface of the submount. That is, the concave-convex shape represented by the gear shape 1130 is formed on the surface of the submount substrate, and then the electrode film 1120 is coated on the upper surface thereof, and the light emitting device chip is attached again.

상기에서 요철형상의 단면은 도시된 삼각뿔이나 삼각기둥 형태 외에도 침상이나 비정형상 또는 반원형 등의 다양한 형상을 가질 수 있다. . The cross-sectional shape of the concave-convex shape may have various shapes such as a needle, an irregular shape, or a semicircle in addition to the triangular pyramid or the triangular prism shape. .

이러한 요철형상을 유지한 전극막(1120)은 전술한 실시예들에서의 홈과 유사한 광집속 효과를 가짐과 동시에 난반사를 유도하여 패키지 전체의 발광 효율을 향상시키는 역할을 수행하게 된다.The electrode film 1120 having such an uneven shape has a light converging effect similar to that of the grooves in the above-described embodiments, and at the same time, induces diffuse reflection to improve the luminous efficiency of the entire package.

도 12는 발광소자 칩 표면에 요철이 형성된 본 발명의 또 다른 실시예를 도시한 것이다. 도12에서는, 발광소자 칩(1200) 표면에 모식적으로 도시된 요철(1210)이 구 성되어 있으며 그 외 나머지 부분들은 전술한 도 11과 대동소이하다. 이러한 도 12의 발광소자 구조는 표면에 형성된 요철(1210)에 의해 발광소자 내부의 전반사를 감소시킴으로써, 광추출 효율을 향상시키는 효과를 갖게 된다. 즉, 칩 표면의 요철에 의해 칩 내부에서 전반사되던 빛들 중 상당량이 칩 외부로 추출되고 이 빛들이 전체 휘도의 향상에 기여하게 되는 것이다. 12 illustrates another embodiment of the present invention in which irregularities are formed on a surface of a light emitting device chip. In FIG. 12, the concave-convex 1210 schematically shown on the surface of the light emitting device chip 1200 is configured, and the remaining parts are similar to those of FIG. The light emitting device structure of FIG. 12 has the effect of improving the light extraction efficiency by reducing the total reflection inside the light emitting device by the unevenness 1210 formed on the surface. That is, due to the unevenness of the chip surface, a large amount of light totally reflected inside the chip is extracted to the outside of the chip and these lights contribute to the improvement of the overall brightness.

전술한 칩 표면의 요철은 칩을 습식이나 건식 방법으로 에칭하여 만들거나 또는 칩 표면에 요철 구조를 추가적으로 증착하여 형성할 수 있다.The above-mentioned unevenness of the chip surface may be formed by etching the chip by a wet or dry method or by additionally depositing the uneven structure on the chip surface.

도 13은 본 발명의 또 다른 실시예를 도시한 것으로서, 이번에는 도 12의 구조에서 칩 표면에 형성된 요철(1210)에 다시 반사막(1310)을 코팅한 경우를 도시한 것이다. FIG. 13 illustrates another embodiment of the present invention, and this time illustrates the case where the reflective film 1310 is coated on the uneven surface 1210 formed on the chip surface in the structure of FIG. 12.

이처럼 반사막이 상기 요철 표면에 형성되면 칩 내부에서 전반사되던 빛들이 이 요철형 반사막에서 반사각도가 변하며 칩 하부로 추출될 확률이 증가하게 된다. 즉, 요철이 없던 기존구조에서는 동일한 전반사각에 의해 칩 하부로 추출되지 못하고 칩 내부에서만 계속 전반사되던 빛들이 이 요철구조의 반사막에 부딪치면서 그 반사각이 변하여 좀 더 쉽게 칩 하부면을 통해 외부로 추출되고 이는 다시 칩 하부의 서브마운트에서 반사되어 결국 전체 휘도를 향상시키게 되는 것이다.As such, when the reflective film is formed on the uneven surface, the total reflection of the light inside the chip changes the reflection angle in the uneven reflective film and increases the probability that the light is extracted below the chip. That is, in the existing structure without the irregularities, the light that was not extracted to the lower part of the chip by the same total reflection angle and continuously reflected only inside the chip hits the reflective film of the uneven structure, and its reflection angle changes, making it easier to extract to the outside through the lower surface of the chip. This is reflected back from the submount under the chip, which in turn improves the overall brightness.

이 반사막 역시 칩 표면에 금속층 등을 증착하여 형성할 수 있다.This reflective film can also be formed by depositing a metal layer or the like on the chip surface.

도 14는 본 발명의 또 다른 실시예를 도시한 것으로서, 상기 발광소자 칩(1400) 표면에 형성되는 요철(1410)이 특별히 칩 하부면, 즉 서브마운트에 대향하는 면에 구성된 형태를 도시한 것이다. 이처럼 발광소자 칩의 하부면에 요철이 형성된 경우, 칩 측면에 요철이 형성된 경우보다 좀 더 많은 광량이 그 반대면인 상부면으로 추출될 수 있다. FIG. 14 illustrates another embodiment of the present invention, in which the unevenness 1410 formed on the surface of the light emitting device chip 1400 is specifically configured on the bottom surface of the chip, that is, the surface facing the submount. . As such, when the uneven surface is formed on the lower surface of the light emitting device chip, a larger amount of light may be extracted to the upper surface opposite to the surface when the uneven surface is formed on the chip side.

도 15는 본 발명의 또 다른 실시예를 도시한 것으로서, 이번에는 상기 도 14와 같은 구조의 발광소자 칩(1500) 표면 요철 상부에 다시 반사막(1510)을 추가로 구성한 것이다. FIG. 15 illustrates another embodiment of the present invention, and this time, a reflective film 1510 is further formed on the upper surface unevenness of the light emitting device chip 1500 having the structure as shown in FIG. 14.

상기 구조에서는 반사막(1510)을 통해 상부 방향으로 빛의 반사율을 높이면서 동시에 칩 중앙 부위에는 요철을 형성하지 않아 서브마운트에 형성된 홈 또는 요철의 효과가 감소되지 않도록 구성된 것이다.In the above structure, the reflecting film 1510 increases the reflectance of the light in the upper direction and at the same time does not form irregularities in the center portion of the chip is configured so that the effect of the grooves or irregularities formed in the submount is not reduced.

상술한 바와 같이 본 발명에 따른 발광다이오드 칩이 구현됨으로써, 칩 내부에서 발생된 광이 칩 내부에서 열로 변환됨없이 방출될 수 있기 때문에 광소자의 출력을 개선시키고, 열화를 방지할 수 있는 효과가 있다.As described above, since the light emitting diode chip according to the present invention is implemented, light generated inside the chip can be emitted without being converted into heat in the chip, thereby improving output of the optical device and preventing degradation. .

또한, 다층의 금속 반사막 없이 발광다이오드 칩이 구현됨으로써 광 반사 구조 개선에 따른 휘도 개선 뿐만 아니라 소자의 내구성을 개선할 수 있는 효과가 있다.In addition, since the light emitting diode chip is implemented without a multilayer metal reflecting film, not only the luminance improvement due to the improvement of the light reflection structure but also the durability of the device may be improved.

Claims (29)

p형 반도체층, 활성층 및 n형 반도체층을 포함하며, 상기 p형 반도체층과 전기적 접속을 이루기 위한 투광성 양극 전극 및 상기 n형 반도체층과 전기적 접속을 이루기 위한 음극 전극이 소정 영역에 형성된 광소자칩; An optical element comprising a p-type semiconductor layer, an active layer, and an n-type semiconductor layer, wherein a translucent anode electrode for making electrical connection with the p-type semiconductor layer and a cathode electrode for making electrical connection with the n-type semiconductor layer are formed in a predetermined region. chip; 전극막을 표면에 가진 서브마운트;A submount having an electrode film on the surface; 상기 광소자칩의 양극전극 및 음극전극 각각과 상기 서브마운트의 전극막을 전기적으로 연결하는 전류공급수단;Current supply means for electrically connecting each of the anode electrode and the cathode electrode of the optical device chip with the electrode film of the submount; 을 포함하는 것으로서,As containing, 상기 광소자칩은 상기 서브마운트에 부착되고The optical device chip is attached to the submount 상기 광소자칩으로부터 발광한 빛 중 일부가 상기 서브마운트로 향하여 상기 전극막상에서 반사되고,A part of light emitted from the optical device chip is reflected on the electrode film toward the submount, 상기 서브마운트의 표면에는 적어도 한 개 이상의 홈이 형성되고, At least one groove is formed on the surface of the submount, 상기 전극막은 이 홈의 표면을 덮어 홈의 형상을 유지한 상태로 상기 광을 반사하는 것을 특징으로 하는 발광다이오드 패키지. And the electrode film covers the surface of the groove to reflect the light while maintaining the shape of the groove. 제 1 항에 있어서, 상기 광소자칩은, The method of claim 1, wherein the optical device chip, 사파이어 기판;Sapphire substrates; 상기 사파이어 기판의 일면에 순차적으로 적층된 상기 n형 반도체층, 상기 활성층 및 p형 반도체층;The n-type semiconductor layer, the active layer, and the p-type semiconductor layer sequentially stacked on one surface of the sapphire substrate; 상기 n형 반도체층에 형성되는 상기 음극 전극; 및The cathode electrode formed on the n-type semiconductor layer; And 상기 p형 반도체층에 형성되는 상기 투광성 양극 전극;을 포함하며,And the light-transmissive anode electrode formed on the p-type semiconductor layer. 상기 n형 반도체의 일부 영역이 노출되도록 상기 p형 반도체층, 상기 활성층 및 상기 n형 반도체층이 식각되고 상기 식각된 영역에 상기 음극 전극이 형성된 것을 특징으로 하는 발광다이오드 패키지.The p-type semiconductor layer, the active layer and the n-type semiconductor layer is etched so that a portion of the n-type semiconductor is exposed, the light emitting diode package, characterized in that the cathode electrode is formed in the etched region. 제 1 항에 있어서, 상기 광소자칩은, The method of claim 1, wherein the optical device chip, 도전성 기판;Conductive substrates; 상기 도전성 기판의 일면에 순차적으로 적층된 상기 n형 반도체층, 활성층 및 p형 반도체층;The n-type semiconductor layer, the active layer, and the p-type semiconductor layer sequentially stacked on one surface of the conductive substrate; 상기 도전성 기판의 다른 일면에 형성되는 상기 음극 전극; 및The cathode electrode formed on the other surface of the conductive substrate; And 상기 p형 반도체층에 형성되는 상기 투광성 양극 전극;The transparent anode electrode formed on the p-type semiconductor layer; 를 포함하는 것을 특징으로 하는 발광다이오드 패키지. Light emitting diode package comprising a. 제 1 항에 있어서, 상기 광소자칩은, The method of claim 1, wherein the optical device chip, SiC 기판;SiC substrates; 상기 SiC 기판의 일면에 순차적으로 적층된 상기 n형 반도체층, 활성층 및 p형 반도체층;The n-type semiconductor layer, the active layer, and the p-type semiconductor layer sequentially stacked on one surface of the SiC substrate; 상기 SiC 기판의 다른 일면에 형성되는 상기 음극 전극; 및The cathode electrode formed on the other surface of the SiC substrate; And 상기 p형 반도체층에 형성되는 상기 투광성 양극 전극;The transparent anode electrode formed on the p-type semiconductor layer; 를 포함하는 것을 특징으로 하는 발광다이오드 패키지. Light emitting diode package comprising a. 제 1 항에 있어서, 상기 광소자칩은,The method of claim 1, wherein the optical device chip, 불투광성 기판의 일면에 순차적으로 적층된 후 상기 불투광성 기판을 제거하여 투광성을 확보한 상기 n형 반도체층, 상기 활성층 및 p형 반도체층;The n-type semiconductor layer, the active layer, and the p-type semiconductor layer, which are sequentially laminated on one surface of the opaque substrate and then remove the opaque substrate to ensure light transmission; 상기 n형 반도체층에 형성되는 상기 음극 전극; The cathode electrode formed on the n-type semiconductor layer; 상기 p형 반도체층에 형성되는 상기 투광성 양극 전극;을 포함하며,And the light-transmissive anode electrode formed on the p-type semiconductor layer. 상기 n형 반도체의 일부 영역이 노출되도록 상기 p형 반도체층, 상기 활성층 및 상기 n형 반도체층이 식각되고, 상기 식각된 영역에 상기 음극 전극이 형성된 것을 특징으로 하는 발광다이오드 패키지.The p-type semiconductor layer, the active layer and the n-type semiconductor layer is etched to expose a portion of the n-type semiconductor, the light emitting diode package, characterized in that the cathode electrode is formed in the etched region. 제 5 항에 있어서,The method of claim 5, 상기 불투광성 기판은 GaAs, GaP, 또는 InP 계열 중 어느 하나를 재질로 하는 것을 특징으로 하는 발광다이오드 패키지.The opaque substrate is a light emitting diode package, characterized in that the material of any one of GaAs, GaP, or InP series. 제 1 항에 있어서,The method of claim 1, 상기 홈의 단면은 사각형상, 반원형, 반타원형, 역삼각형, 반육각형, 포물선형 및 콘형 중 최소한 하나 이상의 형상인 것을 특징으로 하는 발광다이오드 패키지.The cross-section of the groove is a light emitting diode package, characterized in that at least one of the shape of a rectangle, semi-circle, semi-ellipse, inverted triangle, semi-hexagonal, parabolic and cone. 제 1 항에 있어서,The method of claim 1, 상기 홈은 복수개로 이루어지며 그 형태, 깊이 및 크기 중 적어도 어느 하나 이상의 성질에 있어서 서로 이질적인 것을 특징으로 하는 발광다이오드 패키지.The groove is made of a plurality of light emitting diode package, characterized in that different from each other in at least one or more of its shape, depth and size. 제 1 항에 있어서,The method of claim 1, 상기 홈은 복수개로 이루어지며 각 홈들은 동일한 평면적을 갖도록 형성된 것을 특징으로 하는 발광다이오드 패키지.The groove is made of a plurality of light emitting diode package, characterized in that each groove is formed to have the same planar area. 제 1 항에 있어서,The method of claim 1, 상기 홈은 복수개로 이루어지며 각 홈들은 평면적으로 상기 칩 중심 영역에서 방사형으로 가장자리로 갈수록 각각의 평면적이 넓어지도록 형성된 것을 특징으로 하는 발광다이오드 패키지.The groove is made of a plurality of light emitting diode package, characterized in that each groove is formed so that the planar area becomes wider toward the edge radially from the chip center region in the planar plane. 제 1 항에 있어서,The method of claim 1, 상기 홈은 복수개로 이루어지며 각 홈들은 평면적으로 상기 칩 중심 영역에서 방사형으로 가장자리로 갈수록 수직 단면구조가 서로 다른 형상을 갖도록 형성된 것을 특징으로 하는 발광다이오드 패키지.The groove is made of a plurality of light emitting diode package, characterized in that each groove is formed so that the vertical cross-sectional structure has a different shape toward the edge in the radial direction from the chip center region in a plane. 제 1 항에 있어서,The method of claim 1, 상기 홈의 수직단면구조는 사각형상, 반원형, 반타원형, 역삼각형, 반육각 형, 포물선형, 및 콘형 중 어느 하나 이상의 형상을 가지는 것을 특징으로 하는 발광다이오드 패키지.The vertical cross-sectional structure of the groove is a light emitting diode package, characterized in that it has any one or more of the shape of a rectangle, semi-circle, semi-ellipse, inverted triangle, semi-hexagonal, parabolic, and cone. 제 1 항에 있어서,The method of claim 1, 상기 전류공급수단은 범프(bump)인 것을 특징으로 하는 발광다이오드 패키지.The current supply means is a light emitting diode package, characterized in that bump (bump). 제 1 항에 있어서,The method of claim 1, 상기 광소자칩은 상기 서브마운트에 플립본딩된 것을 특징으로 하는 발광다이오드 패키지.And the optical device chip is flip-bonded to the submount. 제 1 항에 있어서,The method of claim 1, 상기 광소자칩 표면에는 요철이 추가로 형성된 것을 특징으로 하는 발광다이오드 패키지.The light emitting diode package, characterized in that irregularities are further formed on the surface of the optical device chip. 제 15 항에 있어서,The method of claim 15, 상기 광소자칩 표면의 요철 상부에는 반사막이 추가로 형성된 것을 특징으로 하는 발광다이오드 패키지.Light emitting diode package, characterized in that the reflective film is further formed on the uneven surface of the optical device chip. 제 15 항에 있어서, 상기 광소자칩 표면의 요철은 상기 서브마운트에 대향하 는 면에 형성된 것을 특징으로 하는 발광다이오드 패키지.The light emitting diode package of claim 15, wherein the uneven surface of the optical device chip is formed on a surface of the optical device chip facing the submount. 기판을 제공하는 단계,Providing a substrate, 제 1 영역을 제외한 영역에 마스크 패턴을 이용하여 상기 기판 상에 홈을 형성하는 제 1 단계,A first step of forming a groove on the substrate using a mask pattern in a region other than the first region, 상기 홈이 형성된 기판 상에 절연용 산화막을 형성하는 제 2 단계,A second step of forming an insulating oxide film on the grooved substrate; 상기 홈의 프로파일을 유지함으로써 입사된 광을 상부로 반사하는 광집속반사홈이 형성됨을 보장하고 전면에 양극과 음극으로 분할되게 금속 재질의 반사막을 상기 산화막 상에 증착하는 제 3 단계 및A third step of depositing a metal reflective film on the oxide film so as to form a light converging reflecting groove reflecting the incident light upward by maintaining the profile of the groove; 상기 제 1 영역의 상기 반사막 상에 패드를 형성하는 제 4 단계를 포함하는 서브마운트 제조 과정; 및,A submount manufacturing process including a fourth step of forming a pad on the reflective film of the first region; And, n형 반도체층, 활성층 및 p형 반도체층, 상기 n형 반도체층과 접속을 위한 음극 전극, 상기 p형 반도체층과 접속을 위한 투광성 전극을 포함하는 광소자칩을 제공하는 단계;providing an optical device chip comprising an n-type semiconductor layer, an active layer and a p-type semiconductor layer, a cathode electrode for connection with the n-type semiconductor layer, and a translucent electrode for connection with the p-type semiconductor layer; 상기 광소자칩의 상기 전극들을 상기 서브마운트 상부의 패드에 플립 결합하는 단계;Flip coupling the electrodes of the optical device chip to a pad on the submount; 를 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.Light emitting diode package manufacturing method comprising a. 제 18 항에 있어서,The method of claim 18, 제 1 단계의 상기 홈은 건식 식각과 습식식각 중 어느 하나로 형성되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.The groove of the first step is a light emitting diode package manufacturing method, characterized in that formed by any one of dry etching and wet etching. 제 19 항에 있어서,The method of claim 19, 상기 홈은 10㎛ 이하의 깊이를 갖도록 형성되는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.The groove is formed to have a depth of less than 10㎛ LED package manufacturing method. 제 18 항에 있어서, 상기 광소자칩의 상기 전극들을 상기 서브마운트 상부의 패드에 플립 결합하는 단계;는,19. The method of claim 18, further comprising: flipping the electrodes of the optical device chip to a pad on the submount; 상기 패드 상에 스터드(stud)를 형성하는 단계; 및Forming a stud on the pad; And 상기 서브마운트의 상부에 칩을 배치하고 초음파를 공급함에 따라 상기 스터드가 범프로 변형되어 상기 칩과 상기 서브마운트 간의 플립 상태의 전기적 접속을 이루는 단계를 포함하는 것을 특징으로 하는 발광다이오드 패키지 제조 방법.And arranging a chip on top of the submount and supplying ultrasonic waves to deform the stud into a bump to form an electrical connection in a flip state between the chip and the submount. 제 18 항에 있어서, 상기 광소자칩의 상기 전극들을 상기 서브마운트 상부의 패드에 플립 결합하는 단계; 는,19. The method of claim 18, further comprising: flipping the electrodes of the optical device chip to a pad on the submount; Is, 상기 칩과 상기 서브마운트에 형성된 패드를 다이렉트로 초음파 접합함으로써 플립 상태의 전기적 접속을 이루는 단계인 것을 특징으로 하는 발광다이오드 패키지 제조 방법.And performing electrical connection in a flip state by directly ultrasonically bonding the pad formed on the chip and the submount. 제 18 항에 있어서,The method of claim 18, 상기 광소자칩 표면에는 요철이 추가로 형성된 것을 특징으로 하는 발광다이오드 패키지 제조 방법.The light emitting diode package manufacturing method, characterized in that irregularities are further formed on the surface of the optical device chip. 제 18 항에 있어서,The method of claim 18, 상기 광소자칩 표면의 요철 상부에는 반사막이 추가로 형성된 것을 특징으로 하는 발광다이오드 패키지 제조 방법.The light emitting diode package manufacturing method, characterized in that the reflective film is further formed on the uneven surface of the optical device chip. 제 23 항에 있어서, 상기 광소자칩 표면의 요철은 상기 서브마운트에 대향하는 면에 형성된 것을 특징으로 하는 발광다이오드 패키지 제조 방법.24. The method of claim 23, wherein the uneven surface of the optical device chip is formed on a surface of the optical device chip facing the submount. p형 반도체층, 활성층 및 n형 반도체층을 포함하며, 상기 p형 반도체층과 전기적 접속을 이루기 위한 투광성 양극 전극 및 상기 n형 반도체층과 전기적 접속을 이루기 위한 음극 전극이 소정 영역에 형성된 광소자칩; An optical element comprising a p-type semiconductor layer, an active layer, and an n-type semiconductor layer, wherein a translucent anode electrode for making electrical connection with the p-type semiconductor layer and a cathode electrode for making electrical connection with the n-type semiconductor layer are formed in a predetermined region. chip; 전극막을 표면에 가진 서브마운트;A submount having an electrode film on the surface; 상기 광소자칩의 양극전극 및 음극전극 각각과 상기 서브마운트의 전극막을 전기적으로 연결하는 전류공급수단;Current supply means for electrically connecting each of the anode electrode and the cathode electrode of the optical device chip with the electrode film of the submount; 을 포함하는 것으로서,As containing, 상기 광소자칩은 상기 서브마운트에 부착되고, The optical device chip is attached to the submount, 상기 광소자칩으로부터 발광한 빛 중 일부가 상기 서브마운트로 향하여 상기 전극막상에서 반사되고,A part of light emitted from the optical device chip is reflected on the electrode film toward the submount, 상기 서브마운트의 표면에는 적어도 한 개 이상의 요철형상이 형성되고, At least one uneven shape is formed on the surface of the submount, 상기 전극막은 이 요철형상의 표면을 덮어 그 형상을 유지한 상태로 상기 광을 반사하는 것을 특징으로 하는 발광다이오드 패키지. And the electrode film covers the uneven surface to reflect the light while maintaining the shape thereof. 제 26 항에 있어서,The method of claim 26, 상기 광소자칩 표면에는 요철이 추가로 형성된 것을 특징으로 하는 발광다이오드 패키지.The light emitting diode package, characterized in that irregularities are further formed on the surface of the optical device chip. 제 26 항에 있어서,The method of claim 26, 상기 광소자칩 표면의 요철 상부에는 반사막이 추가로 형성된 것을 특징으로 하는 발광다이오드 패키지.Light emitting diode package, characterized in that the reflective film is further formed on the uneven surface of the optical device chip. 제 28 항에 있어서, 상기 광소자칩 표면의 요철은 상기 서브마운트에 대향하는 면에 형성된 것을 특징으로 하는 발광다이오드 패키지.The light emitting diode package of claim 28, wherein the uneven surface of the optical device chip is formed on a surface of the optical device chip facing the submount.
KR1020050096975A 2005-10-14 2005-10-14 A led package and method for fabricating the same KR100702430B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050096975A KR100702430B1 (en) 2005-10-14 2005-10-14 A led package and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096975A KR100702430B1 (en) 2005-10-14 2005-10-14 A led package and method for fabricating the same

Publications (1)

Publication Number Publication Date
KR100702430B1 true KR100702430B1 (en) 2007-04-03

Family

ID=38160610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096975A KR100702430B1 (en) 2005-10-14 2005-10-14 A led package and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100702430B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101541368B1 (en) 2013-11-08 2015-08-03 포항공과대학교 산학협력단 Flip chip light-emitting device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036129A (en) * 1999-07-16 2001-02-09 Dowa Mining Co Ltd Light emitting diode and manufacture thereof
US6646292B2 (en) * 1999-12-22 2003-11-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting device and method
KR20050045167A (en) * 2003-11-10 2005-05-17 (주)옵토웨이 Light emitting diode device having high luminance characteristics
JP2005277374A (en) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Light emitting element of group iii nitride compound semiconductor and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036129A (en) * 1999-07-16 2001-02-09 Dowa Mining Co Ltd Light emitting diode and manufacture thereof
US6646292B2 (en) * 1999-12-22 2003-11-11 Lumileds Lighting, U.S., Llc Semiconductor light emitting device and method
KR20050045167A (en) * 2003-11-10 2005-05-17 (주)옵토웨이 Light emitting diode device having high luminance characteristics
JP2005277374A (en) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Light emitting element of group iii nitride compound semiconductor and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101541368B1 (en) 2013-11-08 2015-08-03 포항공과대학교 산학협력단 Flip chip light-emitting device

Similar Documents

Publication Publication Date Title
US7067340B1 (en) Flip-chip light emitting diode and fabricating method thereof
TWI819258B (en) Light emitting diode chip
JP5526232B2 (en) Light emitting diode with molded reflective sidewall coating
TWI550910B (en) Semiconductor light emitting device
TWI244221B (en) Micro-reflector containing flip-chip light emitting device
JP5788210B2 (en) Light emitting device, light emitting device package
JP4721166B2 (en) High power light emitting diode and method of manufacturing the same
JP6133040B2 (en) Light emitting device and light emitting device package
TWI397193B (en) Light emitting diode chip element with heat dissipation substrate and method for making the same
US7018859B2 (en) Method of fabricating AlGaInP light-emitting diode and structure thereof
JP6359632B2 (en) Light emitting device package
CN111128987A (en) Light emitting diode
KR102304741B1 (en) Substrate for led with total-internal reflection layer surrounding led
KR20160008610A (en) Led with scattering features in substrate
JP2006253298A (en) Semiconductor light emitting element and device therefor
KR100878326B1 (en) Direct bonded chip scale packaged light emitting diode and fabrication method thereof
JP2011119739A (en) Light-emitting apparatus, and method of manufacturing the same
US8368114B2 (en) Flip chip LED die and array thereof
JP6365592B2 (en) Light emitting device
JP2011066193A (en) Optical device, and method of manufacturing the same
KR101228130B1 (en) Semiconductor light-emitting element, manufacturing method, and light-emiting device
JP2009059969A (en) Semiconductor light-emitting element, light-emitting device, luminaire, display unit, and method for fabricating semiconductor light-emitting element
KR100999699B1 (en) Light emitting device package
KR20130112330A (en) Light emitting device, method for fabricating the same and lighting system
US7884380B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120327

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee