KR100700529B1 - 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법 - Google Patents

전류 확산층을 구비한 발광 다이오드 및 그 제조 방법 Download PDF

Info

Publication number
KR100700529B1
KR100700529B1 KR1020050097745A KR20050097745A KR100700529B1 KR 100700529 B1 KR100700529 B1 KR 100700529B1 KR 1020050097745 A KR1020050097745 A KR 1020050097745A KR 20050097745 A KR20050097745 A KR 20050097745A KR 100700529 B1 KR100700529 B1 KR 100700529B1
Authority
KR
South Korea
Prior art keywords
layer
light emitting
current spreading
contact layer
pattern
Prior art date
Application number
KR1020050097745A
Other languages
English (en)
Inventor
문영부
Original Assignee
엘지전자 주식회사
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사, 엘지이노텍 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050097745A priority Critical patent/KR100700529B1/ko
Application granted granted Critical
Publication of KR100700529B1 publication Critical patent/KR100700529B1/ko

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

본 발명은 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법에 관한 것으로, 종래 일반적인 측면 전류 주입형 발광 다이오드는 인가되는 전압에 의한 전류 흐름이 균일하게 분산되어 소자 전체에 제공되지 않고 특정 영역에만 집중되기 때문에 발광 효율이 낮으며, 이러한 전류의 집중은 역전압이나 정전기 등에 의한 내성을 낮추어 소자의 신뢰성이 낮아지는 문제점이 있었다. 이를 해소하기 위해 별도의 제너 다이오드를 더 연결하는 방식이 있으나, 공정 및 비용이 크게 증가하고 소자의 광량을 저하시키는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 측면 전류 주입형 발광 다이오드에서 균일한 전류 확산을 방해하는 주된 요인인 n-콘택층의 측면 전류 확산 특성을 개선하기 위해 높은 전도도의 물질을 상기 n-콘택층 내부에 형성하도록 함으로써, 측면 전류 확산 특성을 획기적으로 개선하면서 상기 높은 전도도의 물질이 특정 방향으로 광을 집중시키거나 광을 투과시키는 등의 광 효율을 높이는 역할도 할 수 있어 구동 전압을 낮추고 ESD 내성 및 휘도를 높일 수 있는 뛰어난 효과가 있다. 특히 ESD 내성의 증가는 소자의 수명과 신뢰성을 크게 높일 수 있도록 하는 효과가 있다.

Description

전류 확산층을 구비한 발광 다이오드 및 그 제조 방법{LIGHT EMITTING DIODE WITH CURRENT SPREADING LAYER AND MANUFACTURING METHOD THEREOF}
도 1은 종래 발광 다이오드의 구조를 보인 단면도.
도 2a 내지 도 2e는 종래 발광 다이오드 제조 과정을 보인 수순 단면도.
도 3은 본 발명 일 실시예의 구조를 보인 단면도.
도 4는 본 발명 다른 실시예의 구조를 보인 단면도.
도 5는 본 발명 또다른 실시예의 구조를 보인 단면도.
도 6a내지 도 6d는 상기 도 3의 구조를 제조하는 과정을 보인 수순 단면도.
도 7a내지 도 7d는 상기 도 4의 구조를 제조하는 과정을 보인 수순 단면도.
도 8a내지 도 8d는 상기 도 5의 구조를 제조하는 과정을 보인 수순 단면도.
도 9는 본 발명에 적용할 수 있는 전류 확산층의 패턴 예들을 보인 평면도.
다른 실시예들의 나노-로드 형태를 보인 평면도.
*도면의 주요 부분에 대한 부호의 설명*
110: 기판 120: 버퍼층
130: 제 1 n-GaN층 135: 제 1계면층
140, 141: 금속 전류 확산패턴 142: 산화물 전도층
145: 제 2계면층 150: 제 2 n-GaN층
151: 저온 n-GaN층 152: 고온 n-GaN층
153: 제 2 n-GaN층 160: 활성층
170: p-클래딩층 180: p-GaN층
190: p 전극 200: n 전극
본 발명은 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법에 관한 것으로, 특히 Ⅲ-Ⅴ족 질화물 반도체를 이용한 측면 전류 주입형 발광 다이오드에서, 측면 전류 특성이 나쁜 n 콘택층 내부에 전류 확산에 도움을 주는 전류 확산층 패턴을 형성하도록 하여 효율을 높이고 정전기에 대한 내성을 높이도록 한 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법에 관한 것이다.
Ⅲ-Ⅴ족 질화물 반도체는 그 응용 분야에 있어서 청색/녹색 발광 다이오드(LED)를 비롯한 광소자 및 MOSFET, HEMT 등의 고속 스위칭, 고출력 소자인 전자소자에 응용되고 있다. 특히, Ⅲ족 질화물 반도체를 이용한 발광소자는 가시광선에서 자외선까지의 영역에 대응하는 직접 천이형 밴드갭을 갖고, 고효율 광 방출을 실현할 수 있다. 따라서, 상기 반도체는 주로 LED 또는 레이저 다이오드(LD)로 활용되고 있으며 보다 용이한 제조 공정과 보다 높은 광 효율을 얻기 위한 연구가 지속되고 있다.
상기 Ⅲ-Ⅴ족 질화물 반도체 중 대표적으로 질화갈륨(GaN)이 사용되는데 이 는 결정 성장 방식으로 기판상에 성장되며, 도핑되는 물질에 따라 p형 또는 n형으로 활성화되어 PN접합 다이오드로 구성되게 된다. 그러나, 현재까지의 기술로는 상기 질화물 반도체(GaN)가 직접 성장할 수 있을 정도로 격자 구조가 일치하는 단결정 기판을 대량으로 제조할 수 없기 때문에 사파이어(Al2O3) 단결정 또는 탄화 실리콘(SiC) 단결정과 같은 이종 재료로 이루어진 기판이 주로 사용된다.
상기 이종 기판 및 이 기판에서 에피택셜 성장된 Ⅲ-Ⅴ족 질화물 반도체 결정 사이에는, 큰 격자 부정합이 나타난다. 예를 들어, 사파이어(Al2O3)와 질화갈륨(GaN) 사이에는 16%의 격자 부정합이 나타나고, 탄화 실리콘(SiC)과 질화갈륨 사이에는 6%의 격자 부정합이 나타난다. 상기와 같이 큰 격자 부정합이 나타나는 경우, 해당 기판에서 질화물 반도체 결정을 에피택셜 성장시키는 것은 어려우며, 비록 성장시킬 수 있다 하더라도 결성성이 양호하지 않아 활용 가치가 없게 된다. 따라서, MOCVD(metal-organic chemical vapor deposition; 유기-금속 화학 기상 성장)법에 의해 Ⅲ족 질화물 반도체를 사파이어 단결정 또는 SiC 단결정의 기판에서 에피택셜 성장시키는 경우, (Al)GaN으로 이루어진 저온 버퍼 층을 상기 기판에 우선 증착한 다음, 고온에서 Ⅲ족 질화물 반도체 결정을 그 위에 에피택셜 성장시키는 방법을 사용한다.
도 1은 종래 Ⅲ-Ⅴ족 질화물 반도체를 이용한 발광 다이오드의 구조를 보인 단면도로서, 도시한 경우는 전극이 모두 전면 방향에 적용되는 측면 전류 주입 방식 발광 다이오드의 구조이다.
그 구조를 간단히 설명하면, 우선 사파이어 기판(10) 상에 격자 부정합을 해소하기 위해 도핑 없이 저온으로 형성된 GaN 버퍼층(20)이 있고, 그 상부에 n형 불순물을 포함하여 성장시킨 제1 및 제 2 n-GaN층(30, 40)이 위치한다. 그리고, 그 상부에 다양한 구성(단일 활성층, 양자우물 구조, 다중 양자우물 구조 등) 중 하나로 이루어진 활성층(50)이 있으며, 그 상부에 p형 불순물을 포함시켜 성장시킨 p-GaN층(70)이 위치한다. 도시된 경우에는 발광 효율을 높이기 위해 상기 p-GaN층(70)과 활성층(50) 사이에 p-클래드층(60)이 더 형성된 구조이며, 상기 활성층(50)과 n-GaN층(40) 사이에 n-클래드층(미도시)이 더 형성될 수도 있다.
그리고, 상기 제 1 n-GaN층(30) 상부에 n 전극(45)이 위치하고, 상기 p-GaN층(70) 상부에 p 전극(80)이 위치한다. 고른 전류 분포를 위해 상기 p-GaN층(70) 전면에 투명 전극(미도시)을 더 형성하기도 한다. 여기서, 상기 n-GaN층(30)을 n-콘택층, p-GaN층(70)을 p-콘택층이라 통칭할 수 있다.
상기 설명된 구조를 제조하는 과정을 다음의 도 2a 내지 도 2e에 도시된 수순 단면도를 통해 설명하도록 한다.
먼저 도 2a에 도시한 바와 같이 사파이어 기판(10) 상부에 격자 부정합을 해소하기 위해 도핑 없이 저온으로 GaN 버퍼층(20)을 형성하고, 그 상부에 n형 불순물인 Si 등을 포함시켜 n-GaN층(30, 40)을 높은 온도에서 성장시켜 형성한다.
상기 사파이어 기판(10)은 산화막 또는 이와 유사한 것을 그 표면으로부터 제거하기 위해 성장 장치(growing apparatus)에서 1,000 내지 1,200℃의 고온으로 가열된다. 그 다음, 성장 장치의 온도를 대략 400~600℃의 온도로 낮추어, GaN 저 온 버퍼층(20)을 형성한다.
상기 저온 버퍼층(20)은 MOCVD법을 사용하여 성장되는데, 유기 금속 원료 및 질소원을 동시에 공급하여 3,000 내지 10,000의 Ⅴ/Ⅲ 비율로 에피택셜 성장된다. 상기 Ⅴ/Ⅲ 비율이란 MOCVD법에 의해 ⅢㆍⅤ족 화합물 반도체 결정을 성장시킬 경우 반응 장치에서 통과하는 Ⅲ족 원소를 함유하는 분자의 몰 수와 Ⅴ족 원소를 함유하는 분자의 몰 수의 비율을 의미한다.
상기와 같은 저온 버퍼 층을 사용하는 성장법 이외에, 대략 900 내지 1200℃의 높은 성장 온도에서 질화 알루미늄(AlN) 층을 기판에 성장시켜 형성한 다음, 질화 갈륨을 그 위에 성장시키는 방법도 알려져 있으나, 사파이어 기판을 이용하는 경우에는 대부분 저온 버퍼층(20)을 이용하여 질화 갈륨을 에피택셜 성장시키게 된다.
그 다음, 상기 저온 버퍼층(20) 상에 위치한 n형 GaN층(30, 40)을 형성하는 과정은 상기 저온 버퍼층(20)과 유사하게 MOCVD법을 사용하여 성장되지만, 그 성장 공정은 900℃ 이상의 고온에서 실시된다. 이는 질소의 전구체(precursor)로 암모니아(NH3)가 사용되며, 캐리어 가스는 H2가 사용되기 때문인데, 상기 암모니아는 열적으로 매우 안정하기 때문에 900℃ 이상에서도 수%의 암모니아만이 열분해되어 질소 소스로서 GaN 성장에 기여한다. 물론, 그 이하의 온도에서도 성장은 가능하다. 따라서, 열분해 효율을 높이기 위해 고온성장이 불가피하며 결정성이 좋은 GaN 성장을 위해 일반적으로 4,000 내지 10,000의 Ⅴ/Ⅲ 분율을 이용한다. 이때, 성장되는 GaN에 Si과 같은 불순물을 포함시켜 n-GaN층(30, 40)으로 동작하도록 한다.
그리고, 도 2b에 도시한 바와 같이 상기 형성된 n-GaN층(30, 40) 상부에 활성층(50)을 형성하는데, 이는 단일 활성층 구조, 양자 우물 구조, 복수의 양자 우물 구조가 적층된 다중 양자우물 구조로 형성될 수 있다. 양자 우물 구조는 활성층(InGaN층)이 두 개의 전하 구속층((Al)GaN층) 사이에 위치하도록 하여 빛의 파장을 조절하고 양자 효율을 향상시키도록 한 것으로, 최근에는 도시된 바(50)와 같은 다중 양자 우물 구조가 일반적으로 사용되고 있다. 상기 활성층(50) 상하부에 캐리어 구속 효과(carrier confinement)를 증가시키기 위해 n형, p형 초격자층(superlattice)이 삽입되기도 한다.
그리고, 도 2c에 도시한 바와 같이 상기 형성된 활성층(50) 상부에 p-클래딩층(60)을 형성하고, 그 상부에 p-GaN층(70)을 형성한다. 상기 p-클래딩층(60)은 필수적인 것은 아니지만, 상기 활성층(50)과 Mg를 불순물로 하여 p형으로 활성화된 p-GaN층(70) 사이에 추가되어 캐리어 농도를 높이는데 사용된다. 상기 p-클래딩층(60)은 상기 p-GaN층(70)의 Mg가 상기 활성층(50)에 유입되지 않게 보호해야 하므로 두꺼워야 하고, 상기 활성층(50)에서의 전자와 홀의 재결합을 용이하게 할만큼 충분히 얇아야 하며 이것이 활성층(50)으로부터의 포톤 방출을 최대로 하는데 도움을 주게 된다. 따라서, 그 두께는 상기 특성들을 고려하여 적절하게 설정되어야 한다. 일반적으로 AlxGa1 - xN이 주로 사용된다.
상기 p-GaN층(70)은 앞서 설명한 n-GaN층(30, 40)과 같이 유사한 기체 분위 기와 온도에서 성장되며, GaN 성장 중에 Mg를 주입하여 p-GaN이 되도록 한다. 그러나 알려진 바와 같이 질소 전구체로 사용되는 암모니아가 제공하는 수소와 주입된 Mg가 결합하여 Mg-H를 형성하므로 성장 직후의 비활성화 된 p형 GaN 박막은 열처리 과정인 LEEBI(Low Energy Electron Beam Irradiation)나 고온 어닐링(Rapid Temperature Annealing, Furnace Annealing 등) 과정을 통해 활성화시켜 p형 특성을 얻도록 해야 한다.
상기 p-GaN층(70) 형성 후 그 상부에 전류 확산 특성을 개선하기 위한 투명 전극등을 더 형성하기도 한다.
그리고, 도 2d에 도시한 바와 같이 상기 형성된 구조물을 전면 방출형 소자로 사용하기 위해서 전극을 형성하는데, 구조물의 상하부에 각각 전극을 형성하는 수직 구조와, 도시된 바와 같이 구조물의 일부를 제거하여 n-GaN층(30)을 노출시켜 전극을 형성하는 수평 구조(측면 전류 주입 방식)가 대표적이다. 도시된 경우는 수평 구조로서, 상기 n-GaN층(30)이 노출되도록 소자 일부 영역의 p-GaN층(70), p-클래딩층(60), 활성층(50) 및 제 2 n-GaN층(40)을 제거하여 제 1 n-GaN층(30)을 노출시킨다.
그리고, 도 2e에 도시한 바와 같이 상기 제 1 n-GaN층(30)과 p-GaN층(70) 일부에 각각 n 전극(45)과 p 전극(80)을 형성한다.
그러나, 상기 도시한 일반적인 측면형 발광 다이오드 구조는 전류가 상기 p 전극(80)에서 n 전극(45)까지의 최단 거리인 메사 구조물 측면을 따라 주로 흐르기 때문에 발광 효율이 낮으며, 이를 다소간 해소하기 위해 p-콘택인 p-GaN층(70) 상 에 투명 전극을 형성하기도 하지만, 실제로 문제가 되는 부분은 n-콘택인 n-GaN층(30)에서의 전류 확산이므로 이를 해소하기 어렵게 되어 효율 향상은 미비하다.
또한, 이러한 좋지 않은 전류 확산은 신뢰성과 밀접한 영향을 주는 ESD(Electro-Static Discharge)의 내성을 낮추어 소자가 역전압 인가나 정전기 등에 취약하게 된다. 그로인해, 고가의 LED 소자의 경우 이러한 소자 자체의 ESD 특성이 좋지 않으면 별도로 제너 다이오드 등을 패키지에 내장시키는 등의 추가적인 구성이 요구되기도 한다. 하지만, 이러한 제너 다이오드의 추가는 광도 저하, 원가 상승 및 공정수 증가와 같은 문제가 발생하므로 소자 자체의 ESD 내성을 증가시키기 위한 연구가 지속적으로 실시되고 있다.
상기한 바와 같이 종래 일반적인 측면 전류 주입형 발광 다이오드는 인가되는 전압에 의한 전류 흐름이 균일하게 분산되어 소자 전체에 제공되지 않고 특정 영역에만 집중되기 때문에 발광 효율이 낮으며, 이러한 전류의 집중은 역전압이나 정전기 등에 의한 내성을 낮추어 소자의 신뢰성이 낮아지는 문제점이 있었다. 이를 해소하기 위해 별도의 제너 다이오드를 더 연결하는 방식이 있으나, 공정 및 비용이 크게 증가하고 소자의 광량을 저하시키는 문제점이 있었다.
상기와 같은 문제점을 감안한 본 발명은 실제 측면 전류 주입형 발광 다이오드에서 균일한 전류 확산을 방해하는 주된 요인인 n-콘택층의 측면 전류 확산 특성을 개선하기 위해 높은 전도도의 물질을 상기 n-콘택층 내부에 형성하도록 하여 측면 전류 확산 특성을 획기적으로 개선하면서 특정 방향으로 광을 집중시키거나 구 동 전압을 낮추고 ESD 내성을 높일 수 있도록 한 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은 질화물 반도체로 형성된 제 1 n-콘택층과; 상기 제 1 n-콘택층 상부에 위치하거나 혹은 표면에 매립되어 형성된 전류 확산 패턴과; 상기 구조물 상부에 형성된 제 2 n-콘택층과; 상기 제 2n-콘택층 상부에 차례로 형성된 활성층 및 p-콘택층을 포함하는 것을 특징으로 한다.
상기 전류 확산 패턴은 900℃ 이상의 융점을 가진 금속 재질로 이루어진 것을 특징으로 한다.
위에서, 상기 전류 확산 패턴은 W, Cr, Ti 중 하나로 이루어진 것을 특징으로 한다.
상기 전류 확산 패턴은 Ag를 포함하는 반사도가 높은 금속 중 하나로 이루어진 것을 특징으로 한다.
상기 전류 확산 패턴은 금속보다 높은 에너지 밴드갭을 가지며, 금속보다 용융점이 높은 산화물 전도층인 것을 특징으로 한다.
위에서, 상기 산화물 전도층은 ITO, RuOx 중 하나인 것을 특징으로 한다.
위에서, 상기 산화물 전도층으로 이루어진 전류 확산층과 그 하부 혹은 상부에 위치한 n-콘택층 사이에 접촉저항 감소를 위한 계면층이 더 형성된 것을 특징으로 한다.
또한, 본 발명은 상기 제 1 n-콘택층 상부 혹은 표면 내부에 전류 확산층 패턴을 형성하는 단계와; 상기 전류 확산층 패턴을 형성하는 단계에서, 900℃ 이상의 융점을 가진 금속을 성막한 후 패터닝하여 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 전류 확산층 패턴을 형성하는 단계에서, 상기 제 1 n-콘택층의 표면 일부에 복수의 그루브를 형성한 후 Ag 혹은 그와 유사한 반사도 및 전도도를 가지는 금속을 상기 그루부에 선택적으로 매립하는 단계를 포함하는 것을 특징으로 한다.
상기 전류 확산층 패턴을 형성하는 단계에서, 금속보다 높은 에너지 밴드갭을 가지며, 금속보다 용융점이 높은 전도성 산화물을 성막한 후 패터닝하여 상기 전류 확산층 패턴을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 같은 본 발명을 첨부한 도면들을 참조하여 상세히 설명하면 다음과 같다.
도 3 내지 도 5는 본 발명 실시예들의 단면도를 보인 것으로, 측면 전류 주입형 발광 다이오드의 n-콘택층 내부에 측면 방향 전류 확산을 용이하게 할 수 있도록 전류 확산층을 더 형성한 실시예들이다. 다양한 Ⅲ-Ⅴ족 반도체가 사용될 수 있으나 여기서는 질화물 반도체, 특히 질화 갈륨(GaN)을 이용하여 형성한 발광 다이오드들을 예로 들어 그 구성과 제조 방법들을 설명하도록 한다.
먼저, 도 3은 본 발명 일 실시예로서, 기판(110) 상에 형성된 저온 버퍼막(120) 상부에 형성된 n-GaN층(130, 150) 사이에 측면 전류 확산을 위한 금속의 전류 확산 패턴(140)을 더 형성한 구조를 가진다. 그리고, 상기 n-GaN층(150) 상부에 일반적인 LED 구조와 동일하게 확산층(160)과 p-클래딩층(170) 및 p-GaN층(180)이 순차적으로 형성되어 있으며 그 상부에 p전극(190)이 위치하고, 노출된 상기 n-GaN층(130) 상부에 n전극(200)이 위치하고 있다.
일반적인 경우, 이러한 측면 전류 주입형 구조의 LED에 전압이 인가되면 주로 n-GaN층의 낮은 측면 전류 전도성에 의해 소자의 일부가 제거되어 형성된 메사 구조의 측면을 따라 전류가 집중되어 흐르게 되지만, 도시된 경우에서는 상기 n-GaN층(130, 150) 내부에 측면 전류 전도성을 보강하기 위한 전류 확산 패턴(140)이 형성되어 있으므로 이를 통해 전류가 균등하게 소자 전체로 흐르게 된다. 따라서, 이 경우 소자에 인가하는 전압에 대비한 휘도 효율이 높아지고, 역전압이나 정전기에 의한 순간 전압도 소자 전체가 분산하여 해소하기 때문에 ESD 내성도 증가하게 되며, 이러한 ESD 내성의 증가는 소자의 수명과 신뢰성을 크게 개선시킬 수 있는 요인이 된다.
상기 도시된 도 3의 구성은 본 발명의 가장 기본적인 전류 확산 패턴 구조를 보이는 것으로, 그 구성 역시 기존의 측면 전류 주입형 발광 다이오드의 제 1 n-GaN층(130)과 제 2 n-GaN층(150) 사이에 금속 패턴을 더 형성하여 이를 전류 확산 패턴(140)으로 활용한 것이다.
하지만, 상기 전류 확산 패턴(140)으로 임의의 금속을 사용할 수는 없는데, 이는 상기 전류 확산 패턴(140) 상부에 형성되는 n-GaN층(140)이 900℃ 이상의 고온에서 성장되어야 하기 때문으로, 도 3에 도시한 구조에 적용할 수 있는 전류 확산 패턴(140)은 용융점이 900℃ 이상의 금속 재질을 가져야 한다. 이렇게 높은 용 융점을 가지며, 측면 전도도 향상을 위해 높은 전도도를 가지는 물질로는 대표적으로 W, Cr, Ti 등이 있으며, 이들 중 하나를 사용하는 것이 바람직하다.
도 4는 본 발명의 다른 실시예의 단면도로서, 도 3에 도시한 경우와 상기 전류 확산 패턴(140)으로 사용되는 금속의 특성 및 재질이 상이한 것이다. 즉, 도 3에 도시된 방식으로 적용되는 전류 확산 패턴이 비록 공정은 간단하지만 발생되는 광을 흡수할 수 있기 때문에, 도 4에 도시된 구조에서 사용되는 전류 확산 패턴(141)의 재질은 Ag와 같이 반사도가 높으면서 전류 전도도가 높은 금속을 사용한다. 상기 Ag는 반사도가 높아 전류 확산 패턴(141)으로 적용되면 그 상부에 형성된 활성층에서 발생되는 광을 반사시켜 전면 방향의 휘도를 높여줄 수 있는 부가적인 기능도 할 수 있게 된다. 그러나, Ag와 같이 반사도가 높고 전도도 역시 높은 금속은 용융점(961.9℃)이 일반적으로 GaN층을 형성할 경우 사용되는 온도인 1000℃보다 낮기 때문에 직접 제 1 n-GaN층(130) 상에 성막한 후 패터닝하는 방식으로는 적용이 어렵다. 따라서, 도시된 바와 같이 제 1 n-GaN층(130) 표면에 매립하는 방식으로 전류 확산 패턴(141)이 형성된다. 그리고, 그 상부에 형성되는 제 2 n-GaN층(151, 152)은 역시 1000℃ 이상의 고온에서 성장되면 상기 전류 확산 패턴(141)으로 사용된 금속 물질이 유동하거나 기화시킬 수 있으므로 800℃이하의 온도로 형성된 저온 부분(151)과 그 상부에는 일반적인 고온으로 형성된 나머지 부분(152)으로 이루어지게 된다.
도 5는 본 발명의 또다른 실시예의 단면도로서, 도 3 또는 도 4에 도시한 경우와 다르게 후면으로 방출되는 광을 이용하고자 하는 경우, 전류 확산 패턴(142) 에 의한 광 손실을 줄이기 위해 해당 전류 확산 패턴(142)을 광의 흡수율이 낮은 산화물 전도층으로 형성한 경우이다. 상기 산화물 전도층은 금속보다 에너지 밴드갭이 더 크고, 900℃ 이상의 고온에서 견딜 수 있도록 용융점이 높은 ITO나 RuOx를 사용한다. 그러나, 상기 산화물 전도층으로 이루어지는 전류 확산 패턴(142)은 GaN층들과의 오믹(ohmic) 특성이 좋지 않기 때문에 그 하부 및 상부에 각각 계면층(135, 145)이 더 형성되는 것이 바람직하다. 이때, 상기 각 계면층은 InxGa(1-x)N(0≤x<1)의 조성을 가져 일측면의 GaN과 타측면의 산화물 전도층과의 접촉 저항을 줄일 수 있다.
상기한 실시예들과 같이 기본적인 측면 전류 주입형 발광 다이오드 구조에서 n-콘택층의 구조를 다양화하는 것으로 취약한 n-콘택층의 전류 확산 특성을 크게 개선할 수 있게 된다. 상기된 각각의 전류 확산 패턴의 재질 및 특성에 따라 그 구조들 및 제조 방법들이 상이하게 되는데, 이하 상기 각 실시예들의 구체적인 제조 과정 및 특징들을 첨부된 도면들을 통해 설명하도록 한다.
먼저, 도 6a 내지 도 6d는 도 3에 도시된 본 발명 일 실시예의 구조를 제조하는 공정들 중에서 중요한 부분들을 설명하기 위한 수순 단면도들로서, 도시한 바와 같이 제 1 n-GaN층(130) 상에 직접 전류 확산 패턴(140)을 형성하는 방식을 보인 것이다.
도 6a에 도시한 바와 같이 실리콘이나 사파이어와 같은 기판(110) 상에 격자 부정합을 해소하기 위해 도핑 없이 저온(400~600℃)으로 버퍼층(120)을 형성하고, 그 상부에 n형 불순물인 Si 등을 포함시켜 제 1 n-GaN층(130)을 높은 온도(900℃ 이상, 일반적으로 1000℃ 이상)에서 성장시켜 형성한다. 상기 저온 버퍼층(120)이나 제 1 n-GaN층(130)의 제조 방법은 종래와 같이 MOCVD법에 의한 저온/고온 성장 방법을 사용한다. 최근에는 격자 부정합에 의한 버퍼층(120) 형성의 부작용을 해소하기 위해 제한적이지만 직접 GaN을 기판 형태로 제조하여 적용하는 경우도 있으며, 상기 저온 버퍼층(120) 역시 다양한 종류의 재료들이 실험되고 있다. 그러나, 본 발명에서는 이러한 저온 버퍼층(120)의 종류나 상기 기판(100)의 종류는 발명의 특징과는 무관하며, 단지 제 1 n-콘택층(130)을 에피 성장법에 의해 성장시키는 모든 종류의 발광 다이오드 제조 방법에 모두 적용할 수 있다. 상기 제 1 n-GaN층(130)은 1~10㎛의 두께로 형성하는 것이 좋다.
그리고, 도 6b에 도시한 바와 같이 상기 형성된 제 1 n-GaN층(130) 상부에 금속 전류 확산 패턴(140)을 형성하기 위해 금속막을 성막한 후 패터닝한다. 상기 금속 전류 확산 패턴(140)의 두께는 10~10000Å 정도가 되도록 한다. 상기 금속막은 후속되는 제 2 n-GaN층의 성장 온도에 노출되어야 하므로 900℃ 이상의 온도에서도 용융되지 않는 높은 용융점을 가진 금속이어야 하고, 박막 공정을 통한 성막 및 패터닝이 용이해야 하므로 W, Cr, Ti 등의 금속을 이용하며, 스퍼터링 혹은 이-빔 증착 방법을 통해 상기 제 1n-GaN층(130) 상에 해당 금속을 증착한 후 포토 공정을 통해 패터닝함으로써 상기 금속 전류 확산 패턴(140)을 형성할 수 있다.
이때, 상기 형성되는 금속 전류 확산 패턴(140)의 패턴 형태는 대단히 다양할 수 있으나, 후속되는 제 2 n-GaN층의 성장이 상기 패턴(140)이 형성되지 않아 노출되는 제 1 n-GaN층(130)을 기반으로 실시되므로 대략적으로 상기 패턴은 사각형인 경우 각 변이 0.1~10㎛의 길이를 가지도록 정의되고, 원형인 경우 지름이 0.1~10㎛의 길이를 가지도록 정의되며, 다각형인 경우 가장 긴 폭이 상기 동일한 영역의 길이를 가지도록 정의되는 것이 바람직하고, 각각의 패턴들 사이에 노출되는 제 1 n-GaN층(130)의 노출 폭 역시 0.1~10㎛가 되는 것이 바람직하다.
그리고, 도 6c에 도시한 바와 같이 상기 형성된 금속 전류 확산 패턴(140) 및 노출된 제 1 n-GaN층(130) 상부에 제 2 n-GaN층(150)을 성장시킨다. 상기 제 2 n-GaN층(150) 역시 MOCVD법으로 고온(900℃ 이상)에서 상기 제 1 n-GaN층(130) 상에 성장되며, 공정 조건의 조절에 의해 측면으로도 성장하게 되므로 상기 형성된 금속 전류 확산 패턴(140) 상부 영역까지도 제 2 n-GaN층(150)이 형성되게 된다. 구체적으로, 상기 제 2 n-GaN층(150)은 GaN, InxGa(1-x)N(x>0) 또는 AlGa(1-y)N(y<1) 층으로 이루어질 수 있으며, 그 두께는 0.1~10㎛ 정도가 적당하다.
그리고, 도 6d에 도시한 바와 같이 상기 형성된 제 2 n-GaN층(150) 상부에 일반적인 발광 다이오드 제조 방법에 따라 순차적으로 활성층(160), p-클래딩층(170) 및 p-GaN층(180)을 형성한다. 구체적인 각 층들의 구조 및 형성 방법, 그리고 조성들은 종래의 다양한 발광 다이오드 제조 방법과 동일하며, 상기 활성층(160) 형성 공정 이후의 공정들은 본 발명과 직접적인 연관이 없으므로 명료한 설명을 위해 생략하도록 한다.
상기 설명한 본 발명 일 실시예의 전류 확산 패턴(140)은 용융점이 높은 금 속 재료를 이용하여 형성한 것이므로 상기 설명한 제조 과정을 통해 알 수 있듯이 공정이 비교적 간단하다. 그러나, 상기 구조는 전류 확산 특성을 개선하여 종래 보다는 높은 광 효율을 보이기는 하지만, 전류 확산 패턴(140)으로 사용되는 금속이 높은 용융점을 가지는 금속이므로 반사도가 낮아 활성층(160)에서 방출되는 포톤을 일부 흡수할 수 있다.
따라서, 도 4에 도시한 바와 같이 반사도가 높은 금속을 전류 확산 패턴으로 적용하도록 한 구조에서 주의할 부분들과 특징이 되는 부분들을 다음의 도 7a 내지 도 7d에 도시한 수순 단면도를 통해 설명하도록 하나.
먼저, 도 7a에 도시한 구조는 앞서 설명한 도 6a와 동일한 과정을 통해 형성된다. 즉, 저온에서 버퍼막(120)을 형성하고, 그 상부에 고온에서 제 1 n-GaN층(130)을 1~10㎛의 두께로 성장시킨다.
그리고, 도 7b에 도시한 바와 같이 상기 형성된 제 1 n-GaN층(130)의 표면 일부를 식각하여 전류 확산 패턴(141)이 형성될 영역에 그루브(groove) 형태의 홈을 형성하고, 해당 홈에 Ag와 같이 용융점은 낮아도 반사도가 높은 금속을 채워넣고 블래이딩 하는 방식으로 금속 전류 확산 패턴(141)이 제 1 n-GaN층(130)에 매립되도록 한다. 이는 상기 Ag와 같이 용융점이 1000℃ 미만인 금속이 후속하는 제 2 n-GaN층을 고온에서 형성하는 과정에서 녹아 패턴 형태가 바뀌지 않도록 하기 위한 것이다. 따라서, 상기 전류 확산 패턴(141)으로 사용될 수 있는 금속은 비록 용융점은 낮더라도 반사도 및 전도도가 높은 금속이어야 하며, 끓는점이 GaN층 성장 온도보다는 높아야 한다. 이 경우에서도 상기 형성되는 금속 전류 확산 패턴(141)은 대단히 다양할 수 있으나, 후속되는 제 2 n-GaN층의 성장이 상기 패턴(141) 사이로 노출되는 제 1 n-GaN층(130)을 기반으로 실시되므로 대략적으로 상기 패턴은 사각형인 경우 각 변이 0.1~10㎛의 길이를 가지도록 정의되고, 원형인 경우 지름이 0.1~10㎛의 길이를 가지도록 정의되며, 다각형인 경우 가장 긴 폭이 상기 동일한 영역의 길이를 가지도록 정의되는 것이 바람직하고, 각각의 패턴들 사이에 노출되는 제 1 n-GaN층(130)의 노출 폭 역시 0.1~10㎛가 되는 것이 바람직하다.
그리고, 도 7c에 도시한 바와 같이 상기 형성된 금속 전류 확산 패턴(141) 및 노출된 제 1 n-GaN층(130) 상부에 제 2 n-GaN층(151, 152)을 성장시킨다. 이때, 상기 도시된 것 처럼 상기 제 2 n-GaN층(151, 152)은 두개의 층으로 구분되어 형성되는 것이 바람직한데, 하부에 형성되는 제 2 n-GaN층(151)은 800℃ 이하의 저온에서 성장시켜 상기 형성된 저융점 금속 전류 확산 패턴(141)의 기화를 방지하면서 후속되는 고온 공정들로부터 상기 금속 전류 확산 패턴(141)을 보호한다. 그 상부에 형성되는 제 2 n-GaN층(152)은 900℃ 이상의 일반적인 고온 공정으로 성장시켜 형성한다. 상기 제 2 n-GaN층(151) 역시 공정 조건의 조절에 의해 측면으로도 성장하게 되므로 상기 형성된 금속 전류 확산 패턴(141) 상부 영역까지도 제 2 n-GaN층(151)이 형성되게 된다. 구체적으로, 상기 제 2 n-GaN층(151, 152)은 GaN, InxGa(1-x)N(x>0) 또는 AlGa(1-y)N(y<1) 층으로 이루어질 수 있으며, 그 두께는 0.1~10㎛ 정도가 적당하다. 이중에서 저온에서 형성되는 제 2 n-GaN층(151)의 두께는 0.01~10㎛ 범위가 되도록 한다.
물론, 사용되는 금속 재질이 반사도가 높고 기화점이 높다면 상기 제 2 n-GaN층(151)과 같은 저온 보호 GaN층은 생략되고 제 2 n-GaN층(152)과 같은 고온 공정에서 성장된 n-GaN층을 직접 적용할 수도 있다.
그리고, 도 7d에 도시한 바와 같이 상기 형성된 제 2 n-GaN층(151, 152) 상부에 일반적인 발광 다이오드 제조 방법에 따라 순차적으로 활성층(160), p-클래딩층(170) 및 p-GaN층(180)을 형성한다.
상기 설명한 본 발명 다른 실시예의 전류 확산 패턴(141)은 용융점은 다소 낮지만 반사도가 높은 금속 재료를 이용하여 형성한 것이므로 상기 설명한 제조 과정을 통해 알 수 있듯이 공정이 앞서 설명했던 도 3의 구조를 제조 하기 위한 공정들(도 6a내지 도 6d)에 비해 약간 복잡하지만, 전류 확산 패턴(141)이 반사도가 높기 때문에 상기 활성층(160)에서 방출되는 포톤을 흡수하지 않고 전면으로 반사시켜 전면 휘도가 높아지게 된다. 즉, 전류 확산 특성을 개선하여 인가되는 전압에 대한 광 방출량을 높이고, 상기 전류 확산 패턴(141)에 의해 전면으로 광을 집중시키도록 하여 목표 방향의 휘도를 높일 수 있게 된다.
상기 도 3 및 도 4의 경우는 전극이 형성된 전면으로 방출되는 광을 이용하기 위한 구조에는 적합하지만, 사파이어가 형성된 후면으로 방출되는 광을 이용하고자 하는 경우에는 상기 전류 확산 패턴이 광 방출 경로에 위치하고 있으므로 적용이 어렵게 된다. 특히, 최근 적용되는 플립칩 본딩형 발광 다이오드를 구성할 경우, 전극이 형성되지 않은 방향으로 방출되는 광을 이용하여 광 효율을 높이고자 하므로, 이 경우에 적용하기 위해서는 상기 전류 확산 패턴이 광을 흡수, 또는 반 사시키지 않아야 한다. 즉, 투명한 전류 확산 패턴이 요구되는 것이며 이는 본 발명의 또다른 실시예인 도 5의 구조가 필요함을 의미한다.
도 8a 내지 도 8d는 상기 도 5에 도시한 구조를 제조하기 위한 수순 단면도로서, 도시한 바와 같이 광을 흡수하거나 반사하지 않는 투명한 전류 확산 패턴으로 산화물 전도층을 이용하는 경우의 제조 방법을 보인 것이다.
먼저, 도 8a에 도시한 바와 같이 기본적으로 제 1 n-GaN층(130) 까지 성장시키는 방법은 도 6a 및 도 7a에 설명한 바와 같다.
그리고, 도 8b에 도시한 바와 같이 상기 형성된 제 1 n-GaN층(130) 상부에 후속되는 전류 확산 패턴과 상기 제 1 n-GaN층(130) 사이의 오믹 특성을 개선하여 접촉 저항을 줄이기 위해 제 1계면층(135)으로 InxGa(1-x)N(0≤x<1)를 10Å~10㎛ 두께로 형성한다. 이는 필수적인 것은 아니지만 소자의 특성을 유지하기 위해 적용하는 것이 바람직하다.
그리고, 도 8c에 도시한 바와 같이 상기 제 1계면층(135) 상부에 스퍼터링 혹은 이-빔 증착법으로 전도성 산화물을 증착하고 이를 패터닝하여 전류 확산 패턴(142)을 형성하며, 그 상부에 다시 후속하는 n-GaN층과의 접촉저항을 줄이기 위해 제 2계면층(145)으로 InxGa(1-x)N(0≤x<1)를 10Å~10㎛ 두께로 형성한 후 그 상부에 제 2 n-GaN층(153)을 성장시켜 형성한다. 역시, 상기 제 2계면층(145)이 필수적이지는 않으나 적용하는 것이 소자 특성을 유지하는데 바람직하다. 상기 제 2 n-GaN층(153)은 상기 전도성 산화물로 이루어진 전류 확산 패턴(142)의 용융을 방지하기 위해 600~1200℃ 범위로 성장 온도가 조절될 수 있으며 GaN, InxGa(1-x)N, AlyGa(1-y)N(0<x, y<1)층을 0.1~10㎛ 정도 성장시켜 형성한다.
상기 전류 확산 패턴(142)으로 사용되는 전도성 산화물은 광을 흡수하지 않고 투과시켜야 하므로 에너지 밴드갭이 금속에 비해 커야 하며 금속보다 용융점이 높아야 한다. 일반적으로 전도성 산화물은 일반적인 금속보다 용융점이 높기 때문에 제 2 n-GaN층(153)을 높은 온도에서 성장시킬 수 있다. 이러한 전도성 산화물로 적당한 소재로 ITO, RuOx등이 적용될 수 있으며, 그 높이는 10~10000Å 두께가 되도록 형성한다. 이 경우에서도 상기 형성되는 산화물 전류 확산 패턴(142)은 대단히 다양할 수 있으나, 후속되는 제 2 n-GaN층(153) 혹은 제 2 계면층(145)의 성장이 상기 패턴(142) 사이로 노출되는 제 1 n-GaN층(130) 혹은 제 1 계면층(135)을 기반으로 실시되므로 대략적으로 상기 패턴은 사각형인 경우 각 변이 0.1~10㎛의 길이를 가지도록 정의되고, 원형인 경우 지름이 0.1~10㎛의 길이를 가지도록 정의되며, 다각형인 경우 가장 긴 폭이 상기 동일한 영역의 길이를 가지도록 정의되는 것이 바람직하고, 각각의 패턴들 사이에 노출되는 제 1 n-GaN층(130) 혹은 제 1 계면층(135)의 노출 폭 역시 0.1~10㎛가 되는 것이 바람직하다.
그리고, 도 8d에 도시한 바와 같이 상기 형성된 제 2 n-GaN층(153) 상부에 일반적인 발광 다이오드 제조 방법에 따라 순차적으로 활성층(160), p-클래딩층(170) 및 p-GaN층(180)을 형성한다.
상기 전술했던 3가지 실시예들 외에 더 다양한 제조 공정들 및 구조들이 적 용될 수 있으나, 본 발명은 측면 전류 주입형 발광 다이오드 구조 중에서 측면 전류 확산 특성이 좋지 않은 n-콘택층 내부에 측면 전류 확산에 도움이 되는 전류 확산 패턴을 더 포함시키는 구조 및 이를 제조하기 위한 공정들을 모두 포괄한다는 것에 주의한다.
상기 전류 확산 패턴들은 다양한 패턴 형태들을 가질 수 있는데, 그 중의 일부를 도 9에 도시하였다. 상기 실시예는 도 3의 구조에 적용될 수 있는 패턴들을 보인 것으로 도 4내지 도 5의 구조에도 동일하게 적용될 수 있다.
도 9a는 스트라이프 형태를 가진 전류 확산 패턴(140)이 제 1 n-GaN층(130) 상에 형성된 경우를 보인 것으로, 상기 스트라이프 패턴의 폭은 0.1~10㎛이며, 상기 스트라이프 패턴들 사이에 노출되는 제 1 n-GaN층(130)의 폭 역시 0.1~10㎛가 되는 것이 바람직하다.
도 9b는 사각형 전류 확산 패턴을 보인 것이고, 도 9c는 다각형 전류 확산 패턴을 보인 것이며, 도 9d는 원형 전류 확산 패턴을 보인 것이다. 이 경우에도 상기와 같이 각 패턴의 폭은 0.1~10㎛이며, 상기 패턴들 사이에 노출되는 제 1 n-GaN층(130)의 폭 역시 0.1~10㎛가 되는 것이 바람직하다.
따라서, 전류 확산 패턴들의 다양한 구조들은 본 발명에 포괄되는 개념으로 해석될 수 있으므로 구체적인 전류 확산 패턴들의 구조 및 형상으로 인해 본 발명이 제한되지는 않는다는데 주의한다.
상기한 바와 같이 본 발명 발광 다이오드 및 그 제조 방법은 측면 전류 주입 형 발광 다이오드에서 균일한 전류 확산을 방해하는 주된 요인인 n-콘택층의 측면 전류 확산 특성을 개선하기 위해 높은 전도도의 물질을 상기 n-콘택층 내부에 형성하도록 함으로써, 측면 전류 확산 특성을 획기적으로 개선하면서 상기 높은 전도도의 물질이 특정 방향으로 광을 집중시키거나 광을 투과시키는 등의 광 효율을 높이는 역할도 할 수 있어 구동 전압을 낮추고 ESD 내성 및 휘도를 높일 수 있는 뛰어난 효과가 있다. 특히 ESD 내성의 증가는 소자의 수명과 신뢰성을 크게 높일 수 있도록 하는 효과가 있다.

Claims (34)

  1. 질화물 반도체로 형성된 제 1 n-콘택층과;
    상기 제 1 n-콘택층 상부에 형성되거나 혹은 표면에 매립되어 형성된 전류 확산 패턴과;
    상기 구조물 상부에 형성된 제 2 n-콘택층과;
    상기 제 2n-콘택층 상부에 차례로 형성된 활성층 및 p-콘택층을 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  2. 제 1항에 있어서, 상기 제 1 n-콘택층 및 제 2 n-콘택층은 실리콘이 불순물로 함유된 GaN이며, 상기 p-콘택층은 마그네슘이 불순물로 함유된 GaN인 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  3. 제 1항에 있어서, 상기 제 1 n-콘택층은 1~10㎛ 두께인 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  4. 제 1항에 있어서, 상기 전류 확산 패턴은 900℃ 이상의 융점을 가진 금속 재질로 이루어진 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  5. 제 4항에 있어서, 상기 전류 확산 패턴은 W, Cr, Ti 중 하나로 이루어진 것 을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  6. 제 1항에 있어서, 상기 전류 확산 패턴은 Ag를 포함하는 반사도가 높은 금속 중 하나로 이루어진 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  7. 제 6항에 있어서, 상기 제 2 n-콘택층은 800℃이하의 저온에서 성장된 부분과 800℃이상의 고온에서 성장된 부분으로 이루어진 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  8. 제 7항에 있어서, 상기 제 2 n-콘택층의 두께는 0.1~10㎛의 두께를 가지며, 상기 저온에서 성장된 부분은 0.01~10㎛의 두께를 가지는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  9. 제 1항에 있어서, 상기 전류 확산 패턴은 금속보다 높은 에너지 밴드갭을 가지며, 금속보다 용융점이 높은 산화물 전도층인 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  10. 제 9항에 있어서, 상기 산화물 전도층은 ITO, RuOx 중 하나인 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  11. 제 9항에 있어서, 상기 산화물 전도층으로 이루어진 전류 확산층과 그 하부 혹은 상부에 위치한 n-콘택층 사이에 접촉저항 감소를 위한 계면층이 더 형성된 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  12. 제 11항에 있어서, 상기 계면층은 InxGa(1-x)N(0≤x<1)를 10Å~10㎛ 두께로 형성한 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  13. 제 1항에 있어서, 상기 전류 확산 패턴은 10~10000Å의 두께로 형성하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  14. 제 1항에 있어서, 상기 전류 확산 패턴은 상부에서 볼 경우 스트라이프, 원형 또는 다각형 형태를 가지는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  15. 제 1항에 있어서, 상기 전류 확산 패턴은 그 폭이 0.1~10㎛이며, 상기 전류 확산 패턴들 간 이격 영역의 폭은 0.1~10㎛인 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  16. 제 1항에 있어서, 상기 제 2 n-콘택층은 GaN, InxGa(1-x)N(x>0) 또는 AlGa(1-y)N(y<1) 층으로 이루어진 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  17. 제 1항에 있어서, 상기 제 2 n-콘택층은 0.1~10㎛의 두께를 가지는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드.
  18. 버퍼층이 형성된 기판이나 동종 격자 구조를 가지는 기판 상에 제 1 n-콘택층을 성장시키는 단계와;
    상기 제 1 n-콘택층 상부 혹은 표면 내부에 전류 확산층 패턴을 형성하는 단계와;
    상기 구조물 상부에 제 2 n-콘택층을 성장시키는 단계와;
    상기 제 2 n-콘택층 상부에 차례로 활성층과 p-콘택층을 형성하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  19. 제 18항에 있어서, 상기 제 1 n-콘택층, 제 2 n-콘택층은 MOVCD법으로 GaN계열 질화물 반도체를 성장시키면서 Si을 불순물로 포함시켜 형성하고, 상기 p-콘택층은 MOCVD법으로 GaN 계열 질화물 반도체를 성장시키면서 Mg를 불순물로 포함시켜 형성하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  20. 제 18항에 있어서, 상기 제 1 n-콘택층은 1~10㎛ 두께로 성장시키는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  21. 제 18항에 있어서, 상기 전류 확산층 패턴을 형성하는 단계에서, 900℃ 이상의 융점을 가진 금속을 성막한 후 패터닝하여 형성하는 단계를 더 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  22. 제 21항에 있어서, 상기 전류 확산층 패턴은 W, Cr, Ti 중 하나를 이용하여 형성하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  23. 제 18항에 있어서, 상기 전류 확산층 패턴을 형성하는 단계에서, 상기 제 1 n-콘택층의 표면 일부에 복수의 그루브를 형성한 후 Ag 혹은 그와 유사한 반사도 및 전도도를 가지는 금속을 상기 그루부에 선택적으로 매립하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  24. 제 23항에 있어서, 상기 전류 확산층 패턴을 형성하는 금속은 800℃ 이하에서 기화되지 않는 금속인 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  25. 제 23항에 있어서, 상기 제 2 n-콘택층을 형성하는 단계는, 노출된 제 1 n-콘택층 상부에 800℃이하의 저온으로 제 2 n-콘택층의 일부를 성장시키고, 그 상부에 800℃ 이상의 고온으로 제 2 n-콘택층의 나머지 부분을 성장시키는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  26. 제 25항에 있어서, 상기 제 2 n-콘택층의 두께는 0.1~10㎛의 두께로 형성하며, 상기 저온으로 일부 형성되는 부분의 두께는 0.01~10㎛이 되도록 하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  27. 제 18항에 있어서, 상기 전류 확산층 패턴을 형성하는 단계에서, 금속보다 높은 에너지 밴드갭을 가지며, 금속보다 용융점이 높은 전도성 산화물을 성막한 후 패터닝하여 상기 전류 확산층 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  28. 제 27항에 있어서, 상기 전도성 산화물을 성막하는 단계는 ITO, RuOx 중 하나를 스퍼터링 혹은 이-빔 증착법을 이용하여 형성하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  29. 제 27항에 있어서, 상기 전류 확산층 패턴을 형성하는 단계에서, 상기 전류 확산층 패턴을 형성하기 이전 혹은 이후에 접촉저항 감소를 위한 계면층을 더 형성하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  30. 제 29항에 있어서, InxGa(1-x)N(0≤x<1)를 10Å~10㎛ 두께로 형성하여 상기 계면층으로 성막하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  31. 제 18항에 있어서, 상기 전류 확산 패턴을 형성하는 단계에서, 상기 전류 확산 패턴은 10~10000Å의 두께로 증착하여 형성하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  32. 제 18항에 있어서, 상기 전류 확산 패턴을 형성하는 단계에서, 상기 전류 확산 패턴은 상부에서 볼 경우 스트라이프, 원형 또는 다각형 형태를 가지도록 패터닝하는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  33. 제 18항에 있어서, 상기 전류 확산 패턴을 형성하는 단계에서, 상기 전류 확 산 패턴은 그 폭이 0.1~10㎛이며, 상기 전류 확산 패턴들 간 이격 영역의 폭은 0.1~10㎛가 되도록 형성하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
  34. 제 18항에 있어서, 상기 제 2 n-콘택층을 성장시키는 단계에서, 상기 제 2 n-콘택층은 MOCVD법을 이용하여 GaN, InxGa(1-x)N(x>0) 또는 AlGa(1-y)N(y<1)을 0.1~10㎛ 두께로 600~1200℃의 온도로 성장시키는 단계를 포함하는 것을 특징으로 하는 전류 확산층을 구비한 발광 다이오드 제조 방법.
KR1020050097745A 2005-10-17 2005-10-17 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법 KR100700529B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050097745A KR100700529B1 (ko) 2005-10-17 2005-10-17 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050097745A KR100700529B1 (ko) 2005-10-17 2005-10-17 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100700529B1 true KR100700529B1 (ko) 2007-03-28

Family

ID=41564889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050097745A KR100700529B1 (ko) 2005-10-17 2005-10-17 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100700529B1 (ko)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008082244A1 (en) * 2006-12-30 2008-07-10 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device
WO2009031858A3 (en) * 2007-09-06 2009-05-14 Lg Innotek Co Ltd Semiconductor light emitting device and method of fabricating the same
KR20110074808A (ko) * 2009-12-26 2011-07-04 엘지디스플레이 주식회사 발광 다이오드 및 이를 이용한 발광 소자와 백 라이트 유닛
KR101140140B1 (ko) 2010-01-22 2012-05-02 영남대학교 산학협력단 발광 다이오드 및 그 제조방법
WO2012089003A1 (zh) * 2010-12-31 2012-07-05 厦门市三安光电科技有限公司 具有复合式双电流扩展层的氮化物发光二极管
KR101189474B1 (ko) 2011-09-08 2012-10-15 전북대학교산학협력단 전류확산전극을 갖는 발광다이오드 및 그 제조방법
KR101427076B1 (ko) * 2008-07-22 2014-08-07 삼성전자주식회사 반도체 발광소자
WO2017090903A1 (ko) * 2015-11-27 2017-06-01 주식회사 썬다이오드코리아 매립된 p형 컨택층을 포함하는 발광다이오드

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6781160B1 (en) 2003-06-24 2004-08-24 United Epitaxy Company, Ltd. Semiconductor light emitting device and method for manufacturing the same
US6841808B2 (en) 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
JP2005093682A (ja) 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法
KR20050070854A (ko) * 2003-12-31 2005-07-07 엘지전자 주식회사 반도체 ｌｅｄ 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841808B2 (en) 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
US6781160B1 (en) 2003-06-24 2004-08-24 United Epitaxy Company, Ltd. Semiconductor light emitting device and method for manufacturing the same
JP2005093682A (ja) 2003-09-17 2005-04-07 Toyoda Gosei Co Ltd ＧａＮ系半導体発光素子及びその製造方法
KR20050070854A (ko) * 2003-12-31 2005-07-07 엘지전자 주식회사 반도체 ｌｅｄ 소자

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008082244A1 (en) * 2006-12-30 2008-07-10 Epivalley Co., Ltd. Iii-nitride semiconductor light emitting device
WO2009031858A3 (en) * 2007-09-06 2009-05-14 Lg Innotek Co Ltd Semiconductor light emitting device and method of fabricating the same
US8299493B2 (en) 2007-09-06 2012-10-30 Lg Innotek Co., Ltd. Semiconductor light emitting device and method of fabricating the same
KR101427076B1 (ko) * 2008-07-22 2014-08-07 삼성전자주식회사 반도체 발광소자
KR20110074808A (ko) * 2009-12-26 2011-07-04 엘지디스플레이 주식회사 발광 다이오드 및 이를 이용한 발광 소자와 백 라이트 유닛
KR101603244B1 (ko) * 2009-12-26 2016-03-14 엘지디스플레이 주식회사 발광 다이오드 및 이를 이용한 발광 소자와 백 라이트 유닛
KR101140140B1 (ko) 2010-01-22 2012-05-02 영남대학교 산학협력단 발광 다이오드 및 그 제조방법
WO2012089003A1 (zh) * 2010-12-31 2012-07-05 厦门市三安光电科技有限公司 具有复合式双电流扩展层的氮化物发光二极管
KR101189474B1 (ko) 2011-09-08 2012-10-15 전북대학교산학협력단 전류확산전극을 갖는 발광다이오드 및 그 제조방법
WO2017090903A1 (ko) * 2015-11-27 2017-06-01 주식회사 썬다이오드코리아 매립된 p형 컨택층을 포함하는 발광다이오드

Similar Documents

Publication Publication Date Title
JP5167127B2 (ja) オプトエレクトロニクス半導体チップ
KR101007136B1 (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
US6881602B2 (en) Gallium nitride-based semiconductor light emitting device and method
US8581295B2 (en) Semiconductor light-emitting diode
KR101646664B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
US8823049B2 (en) Light-emitting diode with current-spreading region
KR100700529B1 (ko) 전류 확산층을 구비한 발광 다이오드 및 그 제조 방법
WO2012091311A2 (en) High efficiency light emitting diode
KR20110062128A (ko) 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
KR101294518B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
KR20110044021A (ko) 발광소자 및 그 제조방법
KR20130042784A (ko) 질화물 반도체 발광소자
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
KR20090076163A (ko) 질화물 반도체 발광소자 제조방법 및 이에 의해 제조된질화물 반도체 발광소자
KR102237149B1 (ko) 발광소자 및 조명시스템
KR101068863B1 (ko) 수직구조 반도체 발광소자 및 그 제조방법
JP3724213B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR102237123B1 (ko) 발광소자 및 조명시스템
KR20130103070A (ko) 반도체 발광소자
JP2000174341A (ja) 窒化ガリウム系化合物半導体発光素子
JP3777869B2 (ja) 窒化ガリウム系化合物半導体発光素子
JP4055794B2 (ja) 窒化ガリウム系化合物半導体発光素子
KR101144523B1 (ko) 반도체 발광소자 및 그 제조방법
JP2000174338A (ja) 窒化ガリウム系化合物半導体発光素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151216

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee