KR100691801B1 - System for testing cmos camera module having buffer - Google Patents

System for testing cmos camera module having buffer Download PDF

Info

Publication number
KR100691801B1
KR100691801B1 KR1020050013668A KR20050013668A KR100691801B1 KR 100691801 B1 KR100691801 B1 KR 100691801B1 KR 1020050013668 A KR1020050013668 A KR 1020050013668A KR 20050013668 A KR20050013668 A KR 20050013668A KR 100691801 B1 KR100691801 B1 KR 100691801B1
Authority
KR
South Korea
Prior art keywords
camera module
cmos camera
circuit
under test
low voltage
Prior art date
Application number
KR1020050013668A
Other languages
Korean (ko)
Other versions
KR20060092633A (en
Inventor
차동구
Original Assignee
차동구
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 차동구 filed Critical 차동구
Priority to KR1020050013668A priority Critical patent/KR100691801B1/en
Publication of KR20060092633A publication Critical patent/KR20060092633A/en
Application granted granted Critical
Publication of KR100691801B1 publication Critical patent/KR100691801B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2825—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere in household appliances or professional audio/video equipment
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01M—TESTING STATIC OR DYNAMIC BALANCE OF MACHINES OR STRUCTURES; TESTING OF STRUCTURES OR APPARATUS, NOT OTHERWISE PROVIDED FOR
    • G01M11/00—Testing of optical apparatus; Testing structures by optical methods not otherwise provided for
    • G01M11/02—Testing optical properties
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 씨모스 카메라모듈 시험검사 시스템에 관한 것으로, 더욱 상세하게는 저전압 티티엘 회로를 사용하여 노이즈를 줄이고, 영상 데이터 신호라인에 라인의 연결상태 및 라인의 환경을 측정하는 라인상태 측정회로를 연결하여 라인의 문제점을 즉시 확인할 수 있도록 구현한 씨모스 카메라모듈 시험검사 시스템에 관한 것이다. The present invention relates to a CMOS camera module test inspection system, and more particularly, to reduce noise by using a low-voltage TiTel circuit, and to connect a line state measuring circuit for measuring a line connection state and a line environment to an image data signal line. The present invention relates to a CMOS camera module test inspection system implemented to immediately identify a line problem.

본 발명은 시험을 받을 카메라가 장착되는 피시험장치; 및 상기 피시험장치에서 얻어진 영상 데이터를 전송받아 분석하는 컴퓨터장치로 구성되며, 상기 피시험장치는 영상이미지를 얻기 위한 씨모스 카메라모듈; 상기 씨모스 카메라모듈로부터 출력되는 영상 데이터 신호를 버퍼링하는 저전압티티엘 회로(LVTTL); 상기 저전압티티엘 회로를 통과한 영상 데이터 신호를 상기 컴퓨터장치로 전송하기 위한 인터페이스인 저전압 차동신호기(LVDS);를 포함하는 씨모스 카메라모듈 시험검사 시스템을 개시한다.The present invention is a device under test equipped with a camera to be tested; And a computer device for receiving and analyzing the image data obtained from the apparatus under test, wherein the apparatus under test includes a CMOS camera module for obtaining an image image; A low voltage TI circuit (LVTTL) for buffering an image data signal output from the CMOS camera module; Disclosed is a CMOS camera module test inspection system including a low voltage differential signal (LVDS), which is an interface for transmitting an image data signal passing through the low voltage TI circuit to the computer device.

씨모스 카메라모듈, 저전압티티엘(LVTTL), 차동신호기(LVDS)  CMOS camera module, LVTTL, LVDS

Description

버퍼링 회로를 갖는 씨모스 카메라모듈 시험검사 시스템{SYSTEM FOR TESTING CMOS CAMERA MODULE HAVING BUFFER} CMOS camera module test inspection system with buffering circuit {SYSTEM FOR TESTING CMOS CAMERA MODULE HAVING BUFFER}

도 1은 일반적인 씨모스 카메라모듈 시험검사 시스템의 외관 구성을 보여주는 도면. 1 is a view showing the appearance configuration of a general CMOS camera module test inspection system.

도 2는 도 1의 씨모스 카메라모듈 시험검사 시스템의 내부 구성을 보여주는 블록도.Figure 2 is a block diagram showing the internal configuration of the CMOS camera module test inspection system of FIG.

도 3은 도 1의 씨모스 카메라모듈 시험검사 시스템의 측면도.3 is a side view of the CMOS camera module test inspection system of FIG.

도 4는 도 1의 씨모스 카메라모듈 시험검사 시스템의 검사차트를 보여주는 도면.4 is a view showing an inspection chart of the CMOS camera module test inspection system of FIG.

도 5는 본 발명의 실시예에 따른 씨모스 카메라모듈 시험검사 시스템의 외관을 보여주는 도면.5 is a view showing the appearance of the CMOS camera module test inspection system according to an embodiment of the present invention.

도 6은 본 발명의 실시예에 따른 씨모스 카메라모듈 시험검사 시스템의 내부 구성을 보여주는 블록도.Figure 6 is a block diagram showing the internal configuration of the CMOS camera module test inspection system according to an embodiment of the present invention.

도 7은 도 5의 씨모스 카메라모듈 시험검사 시스템의 피시험장치의 측면도.7 is a side view of the device under test of the CMOS camera module test inspection system of FIG.

도 8은 도 6의 저전압티티엘회로를 보여주는 도면.FIG. 8 is a view showing the low voltage TI circuit of FIG. 6. FIG.

도 9는 도 6의 라인상태 측정회로의 외관을 보여주는 도면이다.9 is a view illustrating an appearance of the line state measuring circuit of FIG. 6.

본 발명에 따른 도면들에서 실질적으로 동일한 구성과 기능을 가진 구성요소 들에 대하여는 동일한 참조부호를 사용한다.In the drawings according to the present invention, the same reference numerals are used for components having substantially the same configuration and function.

*도면의 주요부분에 대한 부호의 설명** Explanation of symbols for main parts of drawings *

10, 100 : 피시험장치 11, 110 : 씨모스 카메라모듈10, 100: device under test 11, 110: CMOS camera module

120 : 라인상태 측정회로 130 : 저전압 티티엘 회로120: line state measurement circuit 130: low voltage TI circuit

14, 140 : 저전압 차동신호기 200 : 컴퓨터장치14, 140: low voltage differential signal 200: computer device

본 발명은 씨모스 카메라모듈 시험검사 시스템에 관한 것으로, 더욱 상세하게는 저전압 티티엘 회로를 사용하여 노이즈를 줄이고, 영상 데이터 신호라인에 라인의 연결상태 및 라인의 환경을 측정하는 라인상태 측정회로를 연결하여 라인의 문제점을 즉시 확인할 수 있도록 구현한 씨모스 카메라모듈 시험검사 시스템에 관한 것이다. The present invention relates to a CMOS camera module test inspection system, and more particularly, to reduce noise by using a low-voltage TiTel circuit, and to connect a line state measuring circuit for measuring a line connection state and a line environment to an image data signal line. The present invention relates to a CMOS camera module test inspection system implemented to immediately identify a line problem.

도 1은 일반적인 씨모스 카메라모듈 시험검사 시스템의 외관 구성을 보여주는 도면이고, 도 2는 도 1의 씨모스 카메라모듈 시험검사 시스템의 내부 구성을 보여주는 블록도이고, 도 3은 도 1의 씨모스 카메라모듈 시험검사 시스템의 측면도이고, 도 4는 도 1의 씨모스 카메라모듈 시험검사 시스템의 검사차트를 보여주는 도면이다.1 is a view showing the external configuration of a general CMOS camera module test inspection system, Figure 2 is a block diagram showing the internal configuration of the CMOS camera module test inspection system of Figure 1, Figure 3 is a CMOS camera of Figure 1 4 is a side view of the module test inspection system, and FIG. 4 is a view illustrating an inspection chart of the CMOS camera module test inspection system of FIG. 1.

도면들을 참조하면, 종래의 씨모스 카메라모듈 시험검사 시스템은 피시험장치(10) 하부의 카메라모듈 소켓(19)에 카메라모듈을 장착하고 상기 피시험장치의 상부에는 색상 및 렌즈 성능 검사차트(18)를 장착하여 장착된 카메라로 상기 검사차트에 대한 영상을 획득하도록 하고, 획득된 영상을 컴퓨터 장치(20)로 전송하여 상기 컴퓨터장치에서 전송된 영상을 분석함으로써 상기 카메라모듈의 성능을 평가할 수 있도록 한다.Referring to the drawings, the conventional CMOS camera module test inspection system is equipped with a camera module in the camera module socket 19 under the device under test 10, and the color and lens performance test chart 18 on the top of the device under test. ) To acquire the image of the inspection chart with the mounted camera, and transmit the acquired image to the computer device 20 to analyze the image transmitted from the computer device to evaluate the performance of the camera module. do.

특히, 도 4를 참조하면, 종래의 씨모스 카메라모듈 시험검사 시스템은 색상 및 렌즈 성능 검사차트가 상기 피시험장치의 상부 또는 측면에 장착되어 있는데, 이처럼 색상 및 렌즈 성능 검사차트가 피시험장치의 상부 또는 측면에 장착되면 시스템 설치환경 및 작업성이 떨어진다.In particular, referring to Figure 4, the conventional CMOS camera module test test system is a color and lens performance test chart is mounted on the upper or side of the device under test, as described above the color and lens performance test chart of the device under test When mounted on the top or side, the system installation environment and workability is reduced.

또한, 종래의 씨모스 카메라모듈 시험검사 시스템은 도 2에서 볼 수 있는 바와 같이 씨모스 카메라모듈(11)에서 획득된 영상데이터가 저전압차동신호기(14)를 통하여 컴퓨터장치(20)로 전송될 때 영상데이터의 신호가 저전압 신호이므로 노이즈에 취약하고 전송거리가 멀 경우 신호 왜곡이 발생하는 등 양질의 신호전송이 어렵다는 문제점이 있었다.In addition, the conventional CMOS camera module test inspection system, when the image data obtained from the CMOS camera module 11 is transmitted to the computer device 20 through the low voltage differential signal 14 as shown in FIG. Since the signal of the image data is a low voltage signal, there is a problem that it is difficult to transmit high quality signals such as signal distortion when the signal is vulnerable to noise and the transmission distance is long.

또한, 종래의 씨모스 카메라모듈 시험검사 시스템은 카메라모듈(11)과 저전압 차동신호기(14) 간의 신호라인의 연결상태를 확인할 수 있는 회로가 구비되어 있지 않아 라인에 문제가 발생한 경우에도 사람이 발견하기 전에는 이를 즉시 확인할 수 없다는 문제점이 있다.In addition, the conventional CMOS camera module test inspection system is not equipped with a circuit for checking the connection state of the signal line between the camera module 11 and the low voltage differential signal 14, even if a problem occurs in the line is found The problem is that you can't see it right away.

본 발명은 상기의 문제점을 해결하기 위하여 창안된 것으로, 본 발명의 목 적은 저전압 티티엘 회로를 버퍼로 사용하여 노이즈에 의해 영상 데이터 신호가 왜곡되는 것을 방지하고 라인상태 측정회로를 이용하여 신호라인의 단선/단락 및 누설전류를 측정할 수 있는 씨모스 카메라모듈 시험검사 시스템을 제공하는데 있다. The present invention was devised to solve the above problems, and the object of the present invention is to prevent the distortion of the image data signal by noise by using a low voltage TI circuit as a buffer and to disconnect the signal line by using the line state measurement circuit. To provide CMOS camera module test and inspection system that can measure short and leakage current.

또한, 본 발명의 목적은 색상 및 렌즈 성능 검사차트를 피시험장치의 하부에 장착함으로써 시스템 설치 환경 및 작업 환경 개선과 카메라 렌즈의In addition, an object of the present invention is to improve the system installation environment and working environment by mounting the color and lens performance test chart in the lower part of the device under test and

초점 조정을 모터로 하는 자동화가 가능한 씨모스 카메라모듈 시험검사 시스템을 제공하는데 있다.  To provide an automated CMOS camera module test and inspection system using a focus adjustment motor.

상기의 목적을 달성하기 위한 본 발명의 구성은 시험을 받을 카메라가 장착되는 피시험장치; 및 상기 피시험장치에서 얻어진 영상 데이터를 전송받아 분석하는 컴퓨터장치로 구성되며, 상기 피시험장치는 영상이미지를 얻기 위한 씨모스 카메라모듈; 상기 씨모스 카메라모듈로부터 출력되는 영상 데이터 신호를 버퍼링하는 저전압티티엘 회로(LVTTL); 상기 저전압티티엘 회로를 통과한 영상 데이터 신호를 상기 컴퓨터장치로 전송하기 위한 인터페이스인 저전압 차동신호기(LVDS);를 포함하는 것을 특징으로 한다. The configuration of the present invention for achieving the above object is a device under test equipped with a camera to be tested; And a computer device for receiving and analyzing the image data obtained from the apparatus under test, wherein the apparatus under test includes a CMOS camera module for obtaining an image image; A low voltage TI circuit (LVTTL) for buffering an image data signal output from the CMOS camera module; And a low voltage differential signal (LVDS), which is an interface for transmitting the image data signal passing through the low voltage TI circuit to the computer device.

바람직한 실시예에 있어서, 상기 피시험장치는 상기 씨모스 카메라모듈과 상기 저전압티티엘 회로 사이의 신호라인의 연결상태를 측정하는 라인상태 측정회로를 더 포함한다.In a preferred embodiment, the apparatus under test further includes a line state measuring circuit for measuring a connection state of a signal line between the CMOS camera module and the low voltage TI circuit.

바람직한 실시예에 있어서, 상기 라인상태 측정회로는 전압 또는 전류를 인 가하여 상기 씨모스 카메라모듈의 전원핀, 접지핀 및 신호핀들이 잘 접촉되어 있는지를 검증하는 피엠유(PMU: Precision Measurement Unit) 회로를 이용한다.In a preferred embodiment, the line state measurement circuit is a PMU circuit for verifying that the power pin, ground pin and signal pins of the CMOS camera module are in good contact by applying voltage or current. Use

본 발명의 실시예에 따른 카메라 시험검사 시스템의 다른 구성은 시험을 받을 카메라가 장착되는 피시험장치와 상기 피시험장치에서 얻어진 영상 데이터를 전송받아 분석하는 컴퓨터장치로 구성되는 카메라 시험검사 시스템에 있어서, 상기 피시험장치는: 상기 피시험장치 내부의 상부면에 설치되는 카메라 소켓; 상기 카메라 소켓에 장착되어 영상이미지를 얻기 위한 씨모스 카메라모듈; 상기 씨모스 카메라모듈로부터 출력되는 영상 데이터 신호를 버퍼링하는 저전압티티엘 회로(LVTTL); 상기 저전압티티엘 회로를 통과한 영상 데이터 신호를 상기 컴퓨터장치로 전송하기 위한 인터페이스인 저전압 차동신호기(LVDS); 상기 피시험장치 내부의 하부면에 설치되는 색상 및 렌즈 성능 검사 차트;를 포함하는 것을 특징으로 한다.Another configuration of a camera test inspection system according to an embodiment of the present invention is a camera test inspection system comprising a device under test equipped with a camera to be tested and a computer device for receiving and analyzing image data obtained from the device under test. The apparatus under test includes: a camera socket installed on an upper surface of the apparatus under test; A CMOS camera module mounted on the camera socket to obtain a video image; A low voltage TI circuit (LVTTL) for buffering an image data signal output from the CMOS camera module; A low voltage differential signal (LVDS), which is an interface for transmitting the image data signal passing through the low voltage TI circuit to the computer device; And a color and lens performance test chart installed on a lower surface of the inside of the apparatus under test.

이하 첨부한 도면을 참조하여 본 발명의 실시예에 따른 씨모스 카메라모듈 시험검사 시스템을 상세히 설명한다.With reference to the accompanying drawings will be described in detail the CMOS camera module test inspection system according to an embodiment of the present invention.

도 5는 본 발명의 실시예에 따른 씨모스 카메라모듈 시험검사 시스템의 외관을 보여주는 도면이고, 도 6은 본 발명의 실시예에 따른 씨모스 카메라모듈 시험검사 시스템의 내부 구성을 보여주는 블록도이며, 도 7은 도 6의 씨모스 카메라모듈 시험검사 시스템의 피시험장치의 측면도이다.5 is a view showing the appearance of the CMOS camera module test inspection system according to an embodiment of the present invention, Figure 6 is a block diagram showing the internal configuration of the CMOS camera module test inspection system according to an embodiment of the present invention, 7 is a side view of the apparatus under test of the CMOS camera module test inspection system of FIG. 6.

도 5를 참조하면, 본 발명의 실시예에 따른 씨모스 카메라모듈 시험검사 시스템은 시험을 받을 카메라가 장착되는 피시험장치(100)와 상기 피시험장치에서 얻 어진 영상 데이터를 전송받아 분석하는 컴퓨터장치(200)로 구성된다.Referring to FIG. 5, the CMOS camera module test inspection system according to an exemplary embodiment of the present invention is a computer for receiving and analyzing image data obtained from a device under test 100 and a device under test. Device 200.

상기 피시험장치(100)는 씨모스 카메라모듈을 실제로 장착하여 동작시킨 후 그 성능을 시험할 수 있도록 구현된 장치로서 씨모스 카메라모듈을 동작시켜 획득한 아날로그 형태의 영상 데이터를 디지털 형태의 데이터로 변환하여 상기 컴퓨터장치로 전송해준다.The device under test 100 is a device that is configured to actually operate the CMOS camera module and then test its performance. Analog data obtained by operating the CMOS camera module is converted into digital data. It converts and transmits it to the computer device.

상기 피시험장치(100)는 씨모스 카메라모듈(110), 라인상태 측정회로(120), 저전압티티엘 회로(LVTTL, 130) 및 저전압 차동신호기(LVDS, 140)를 포함하여 구성된다.The device under test 100 includes a CMOS camera module 110, a line state measurement circuit 120, a low voltage TTI circuit 130 and a low voltage differential signal LVDS 140.

상기 씨모스 카메라모듈(110)은 아날로그 형태의 영상데이터를 획득하고 이를 디지털 형태의 영상데이터로 변환하여 출력한다.The CMOS camera module 110 obtains analog image data and converts the image data into digital image data.

상기 저전압티티엘 회로(LVTTL: Low Voltage Transistor-Transistor Logic circuit, 130)는 상기 씨모스 카메라모듈(110)로부터 출력되는 영상 데이터 신호를 버퍼링(Buffering)하기 위한 것이다.The low voltage TTL circuit (LVTTL) 130 is for buffering an image data signal output from the CMOS camera module 110.

도 8은 저전압티티엘회로를 보여주는 도면이다. 저전압티티엘회로는 다양한 방법으로 회로구현이 가능하며, 본발명의 실시예에서는 MAX9124칩을 이용한 저전압티티엘회로를 사용하였으며, 도 8에서는 카메라출력이 8라인인 경우 즉, 카메라로부터 8비트(bit)의 신호가 동시에 전송되는 경우에 사용할 수 있도록 8비트(D0~D7)의 신호를 버퍼링 할 수 있는 저전압 티티엘회로를 보여주고 있다.8 shows a low voltage TI circuit. The low voltage TTI circuit can be implemented in various ways. In the embodiment of the present invention, the low voltage TTI circuit using the MAX9124 chip is used. In FIG. 8, when the camera output is 8 lines, that is, 8 bits from the camera It shows a low voltage TI circuit that can buffer 8-bit (D0 ~ D7) signals for use when signals are transmitted simultaneously.

상기 저전압 차동신호기(LVDS : Low Voltage Differential Signal, 140)는 상기 저전압티티엘 회로(130)를 통과한 영상 데이터 신호를 상기 컴퓨터장치(200) 로 전송하기 위한 인터페이스이다.The low voltage differential signal (LVDS) 140 is an interface for transmitting the image data signal that has passed through the low voltage TI circuit 130 to the computer device 200.

상기 씨모스 카메라모듈(110)과 상기 저전압티티엘 회로(130) 사이의 신호라인에는 라인상태 측정회로(120)가 연결된다.A line state measuring circuit 120 is connected to the signal line between the CMOS camera module 110 and the low voltage TI circuit 130.

상기 라인상태 측정회로(120)는 상기 씨모스 카메라모듈(110)과 상기 저전압티티엘 회로(130) 사이의 신호라인의 연결상태, 즉 신호라인의 단선/단락(Open/Short) 여부를 측정하고 또한 신호라인의 누설전류(Leakage Current)를 측정한다.The line state measuring circuit 120 measures the connection state of the signal line between the CMOS camera module 110 and the low voltage TI circuit 130, that is, whether the signal line is open / short. Measure leakage current of signal line.

상기 라인상태 측정회로(120)는 전압 또는 전류를 인가하여 상기 씨모스 카메라모듈(110)의 전원핀, 접지핀 및 신호핀들이 잘 접촉되어 있는지를 검증하는 피엠유(PMU: Precision Measurement Unit) 회로를 사용한다.The line state measuring circuit 120 applies a voltage or a current to verify that the power pin, ground pin, and signal pins of the CMOS camera module 110 are in good contact with each other. Use

상기 피엠유회로는 크게 포싱부(Forcing Unit), 측정부(Measuring Unit) 및 리미트부(Limit Component)로 구성되며, 도 9에서는 상기 피엠유회로의 외관구성을 보여준다.The MP circuit includes a forcing unit, a measuring unit, and a limit component, and FIG. 9 shows an external configuration of the MP circuit.

상기와 같이 구성된 본 발명의 실시예에 따른 씨모스 카메라모듈 시험검사 시스템에서는 상기 씨모스 카메라모듈(110)에서 획득된 영상데이터가 저전압티티엘 회로(130)에 입력되어 버퍼링(buffering)된 후 저전압 차동신호기(140)를 통하여 상기 컴퓨터장치(200)로 전송되므로 노이즈에 의한 신호왜곡을 방지할 수 있어 양질의 신호전송이 가능하다.In the CMOS camera module test inspection system according to the embodiment of the present invention configured as described above, the image data obtained from the CMOS camera module 110 is inputted to the low voltage TI circuit 130 and buffered, and then the low voltage differential Since the signal is transmitted to the computer device 200 through the signal unit 140, signal distortion caused by noise can be prevented, thereby enabling high quality signal transmission.

또한, 도 6 및 7을 참조하면, 본 발명의 실시예에 따른 씨모스 카메라모듈 시험검사 시스템은 피시험장치(100)에 장착되는 씨모스 카메라모듈(110)과 카메라 소켓(190)이 장착되는 위치가 종래와 같이 피시험장치 내부의 하부나 측면부가 아닌 피시험장치 내부의 상부면이다.6 and 7, the CMOS camera module test inspection system according to the embodiment of the present invention is equipped with the CMOS camera module 110 and the camera socket 190 mounted on the device under test 100. The position is the upper surface inside the device under test, not the lower part or the side portion inside the device under test as in the prior art.

즉, 카메라소켓(190)과 씨모스 카메라모듈(110)이 피시험장치의 상부에 장착되고 색상 및 렌즈 성능 검사차트(180)가 피시험장치의 하부에 장착된다. 이처럼 검사차트(180)를 피시험장치의 하부에 장착하는 이유는 시스템 작업자가 검사차트(180)를 육안으로 확인하고자 할 때 상기 피시험장치의 하부에 검사차트(180)가 놓이는 것이 작업자에게 자세의 편안함을 주는 등 시스템 작업환경을 개선하거나 도 5에서 볼 수 있는 바와 같이 피시험장치를 별도의 책상에 올려놓지 않아도 되어 시스템 설치 환경을 개선할 수 있기 때문이다.That is, the camera socket 190 and the CMOS camera module 110 are mounted on the top of the device under test, and the color and lens performance test chart 180 is mounted on the bottom of the device under test. The reason why the test chart 180 is mounted on the lower part of the apparatus under test is that when the system worker wants to visually check the test chart 180, the test chart 180 is placed on the lower part of the apparatus under test. This is because the system installation environment may be improved by improving the system working environment, such as providing comfort, or not placing the device under test on a separate desk as shown in FIG. 5.

이상에서, 본 발명의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.In the above, the configuration and operation of the present invention has been shown in accordance with the above description and drawings, but this is merely described, for example, and various changes and modifications are possible without departing from the spirit and scope of the present invention. .

상술한 바와 같이 본 발명에 의하면, 저전압티티엘 회로(LVTTL)를 버퍼로 사용함으로써 영상 데이터 신호의 전송시 발생하는 노이즈를 줄이고, 카메라 출력 영상 데이터 신호라인에 라인의 연결 상태 및 라인의 환경을 측정하는 라인상태 측정회로를 연결함으로써 라인에서 발생하는 단선/단락 또는 누설전류 발생 등의 문제점을 즉시 확인할 수 있다는 장점이 있다. As described above, according to the present invention, the low voltage TIEL circuit LVTTL is used as a buffer to reduce noise generated when the image data signal is transmitted, and to measure the connection state of the line to the camera output image data signal line and the environment of the line. By connecting the line state measurement circuit, it is possible to immediately identify problems such as disconnection / short circuit or leakage current occurring in the line.

또한, 본 발명에 의하면 색상 및 렌즈 성능 검사차트를 피시험장치의 하부에 장착함으로써 밀폐된 검사 환경내에서 광학의 누출 방지와 씨모스 카메라 모듈 렌즈의 초점을 스텝핑 모터로 자동 제어가 가능하고 피측정물(씨모스 카메라 모듈)의 로딩(LOADING)이 쉬운 장점이 있다.In addition, according to the present invention, by mounting the color and lens performance test chart in the lower part of the device under test, it is possible to prevent the leakage of optics and to automatically control the focus of the CMOS camera module lens with a stepping motor in a closed test environment The loading of water (the CMOS camera module) is easy.

Claims (6)

삭제delete 삭제delete 삭제delete 시험을 받을 카메라가 장착되는 피시험장치와 상기 피시험장치에서 얻어진 영상 데이터를 전송받아 분석하는 컴퓨터장치로 구성되는 카메라 시험검사 시스템에 있어서, In the camera test inspection system comprising a device under test equipped with a camera to be tested and a computer device for receiving and analyzing the image data obtained from the device under test, 상기 피시험장치는:The device under test is: 상기 피시험장치 내부의 상부면에 설치되는 카메라 소켓;A camera socket installed on an upper surface of the device under test; 상기 카메라 소켓에 장착되어 영상이미지를 얻기 위한 씨모스 카메라모듈;A CMOS camera module mounted on the camera socket to obtain a video image; 상기 씨모스 카메라모듈로부터 출력되는 영상 데이터 신호를 버퍼링하는 저전압티티엘 회로(LVTTL);A low voltage TI circuit (LVTTL) for buffering an image data signal output from the CMOS camera module; 상기 저전압티티엘 회로를 통과한 영상 데이터 신호를 상기 컴퓨터장치로 전송하기 위한 인터페이스인 저전압 차동신호기(LVDS);A low voltage differential signal (LVDS), which is an interface for transmitting the image data signal passing through the low voltage TI circuit to the computer device; 상기 피시험장치 내부의 하부면에 설치되는 색상 및 렌즈 성능 검사 차트;를 포함하는 것을 특징으로 하는 버퍼링 회로를 갖는 씨모스 카메라모듈 시험검사 시스템.The CMOS camera module test inspection system having a buffering circuit comprising a; color and lens performance test chart installed on the lower surface of the device under test. 제 4항에 있어서, The method of claim 4, wherein 상기 피시험장치는 상기 씨모스 카메라모듈과 상기 저전압티티엘 회로 사이의 신호라인의 연결상태를 측정하는 라인상태 측정회로를 더 포함하는 것을 특징으로 하는 버퍼링 회로를 갖는 씨모스 카메라모듈 시험검사 시스템.And the apparatus under test further comprises a line state measuring circuit for measuring a connection state of a signal line between the CMOS camera module and the low voltage TI circuit. 제 5항에 있어서, The method of claim 5, 상기 라인상태 측정회로는 전압 또는 전류를 인가하여 상기 씨모스 카메라모듈의 전원핀, 접지핀 및 신호핀들이 잘 접촉되어 있는지를 검증하는 피엠유(PMU: Precision Measurement Unit) 회로인 것을 특징으로 하는 버퍼링 회로를 갖는 씨모스 카메라모듈 시험검사 시스템.The line state measuring circuit is a PMU (Precision Measurement Unit) circuit for verifying whether the power pin, ground pin, and signal pin of the CMOS camera module are in good contact by applying a voltage or current. CMOS camera module test inspection system having a circuit.
KR1020050013668A 2005-02-18 2005-02-18 System for testing cmos camera module having buffer KR100691801B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050013668A KR100691801B1 (en) 2005-02-18 2005-02-18 System for testing cmos camera module having buffer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050013668A KR100691801B1 (en) 2005-02-18 2005-02-18 System for testing cmos camera module having buffer

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR20-2005-0004441U Division KR200383398Y1 (en) 2005-02-18 2005-02-18 System for testing cmos camera module having buffer

Publications (2)

Publication Number Publication Date
KR20060092633A KR20060092633A (en) 2006-08-23
KR100691801B1 true KR100691801B1 (en) 2007-03-12

Family

ID=37593991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050013668A KR100691801B1 (en) 2005-02-18 2005-02-18 System for testing cmos camera module having buffer

Country Status (1)

Country Link
KR (1) KR100691801B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100902636B1 (en) * 2008-08-14 2009-06-15 크라제비전(주) Test apparatus for infrared rays camera module
CN104458206A (en) * 2014-12-08 2015-03-25 天津大学 Labview-based image sensor testing system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000152130A (en) 1998-11-07 2000-05-30 Samsung Electronics Co Ltd Flat plate display system and its image signal interface device and method
KR20000077366A (en) * 1999-05-21 2000-12-26 시모야마 도시로 Cmos image sensor unit with serial transmitting function
KR20000076683A (en) * 1999-05-19 2000-12-26 윤종용 High speed input buffer circuit for low voltage interface
KR20030010234A (en) * 2001-07-26 2003-02-05 권오경 Differential signal receiver circuitry

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000152130A (en) 1998-11-07 2000-05-30 Samsung Electronics Co Ltd Flat plate display system and its image signal interface device and method
KR20000076683A (en) * 1999-05-19 2000-12-26 윤종용 High speed input buffer circuit for low voltage interface
KR20000077366A (en) * 1999-05-21 2000-12-26 시모야마 도시로 Cmos image sensor unit with serial transmitting function
KR20030010234A (en) * 2001-07-26 2003-02-05 권오경 Differential signal receiver circuitry

Also Published As

Publication number Publication date
KR20060092633A (en) 2006-08-23

Similar Documents

Publication Publication Date Title
JP2008524594A (en) Bi-directional buffer to interface with test system channel
US7757139B2 (en) Boundary scan method, system and device
US20050258856A1 (en) High-speed interface circuit test module, module under high-speed interface circuit test, and high-speed interface circuit test method
TW200723287A (en) Testing apparatus and testing method
KR20170024650A (en) Test socket for camera module
KR100691801B1 (en) System for testing cmos camera module having buffer
KR20140021913A (en) Camera module test socket
TWI452314B (en) Control system and method of video graphics array signal test
KR200383398Y1 (en) System for testing cmos camera module having buffer
US20150168485A1 (en) Circuit board testing system
US7984346B2 (en) Integrated apparatus for testing image devices
CN115712055A (en) Method, system and medium for accelerating production line automatic test of PCB
CN113938191B (en) Method and device for parameter testing of optical module
TWI445985B (en) Chip and priented circuit board having receiver testing function
TW200514485A (en) Adapter method and apparatus for interfacing a tester with a device under test
US6490037B1 (en) Method and apparatus for verifying a color of an LED in a printed circuit board
CN111792478A (en) Elevator fault diagnosis device
TWI498577B (en) Differential signal testing system and method thereof
CN107040307B (en) Test probe for intelligent inspection
JP5116381B2 (en) Test circuit
CN215415648U (en) BOSA RXIN signal jitter testing arrangement
KR20220000783U (en) Automated testing machine
KR20220136733A (en) Apparatus for Inspecting Components
KR101003783B1 (en) Method of Testing Navigation Digital Input Device for Integration Navigation System
KR200334228Y1 (en) Lcd module power sequence tester equipment

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100223

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee