KR100690952B1 - Improvements in or relating to phasing receivers - Google Patents
Improvements in or relating to phasing receivers Download PDFInfo
- Publication number
- KR100690952B1 KR100690952B1 KR1019997004597A KR19997004597A KR100690952B1 KR 100690952 B1 KR100690952 B1 KR 100690952B1 KR 1019997004597 A KR1019997004597 A KR 1019997004597A KR 19997004597 A KR19997004597 A KR 19997004597A KR 100690952 B1 KR100690952 B1 KR 100690952B1
- Authority
- KR
- South Korea
- Prior art keywords
- input
- coupled
- mixer
- phase
- amplitude
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Superheterodyne Receivers (AREA)
Abstract
위상 수신기는 입력 신호를 직교 관련된 낮은 IF 주파수 신호들(I, Q)을 주파수 변환하는 혼합 수단(16,18,20,22)을 구비한다. 낮은 IF 신호들은 저대역과 인접 채널 리젝션 필터로서 작용하는 다상 필터(24)에 인가된다. 입력 신호들의 위상 및/또는 진폭을 미세 조정하는 수단(도 3 내지 도 5, 도시 안됨)은 다상 필터(24)의 입력단의 부정합들에 의해 생기는 이미지 리젝션을 개선하기 위해 제공된다. The phase receiver comprises mixing means 16, 18, 20, 22 for frequency converting the low IF frequency signals I, Q associated with the orthogonal input signal. The low IF signals are applied to a polyphase filter 24 which acts as a low band and adjacent channel rejection filter. Means for fine-tuning the phase and / or amplitude of the input signals (FIGS. 3 to 5, not shown) are provided to improve image rejection caused by mismatches in the input stage of the polyphase filter 24.
위상 수신기, 부정합, 혼합 수단, 리젝션, 집적회로Phase Receiver, Mismatch, Mixing Means, Rejection, Integrated Circuits
Description
본 발명은 위상 수신기들에 관한 것이며, 특히 집적회로로 구현될 수 있는, 다상(polyphase) 또는 시퀀스-비대칭 수신기들에 관한 것이며, 이에 한정되는 것은 아니다. The present invention relates to phase receivers, and in particular, but not limited to polyphase or sequence-asymmetric receivers, which may be implemented in an integrated circuit.
집적 수신기로서 이용되는 대중적 형태의 구조는, 입력 신호가 직교 혼합기들을 이용하여 제로-IF(zero-IF)로 주파수 다운 변환되며(downconverted), 원하는 신호들이 혼합의 결과물들로부터 저역 통과 필터들을 이용하여 선택되고, 복조된 출력을 제공하도록 더 처리되는, 제로-IF 구조이다.A popular type of structure used as an integrated receiver is that the input signal is downconverted to zero-IF using quadrature mixers, and the desired signals can be converted using low pass filters from the results of the mixing. Is a zero-IF structure that is selected and further processed to provide demodulated output.
제로-IF 수신기에 수반되는 대부분의 제한들은, DC 또는 그 주변의 IF 주파수들로 다운 변환되는 원하는 신호들의 성분들이 회로 본래의 결함의 결과로 인해 동일한 주파수 범위 내에 나타나는 원하지 않는 신호들의 성분들과 구별되지 않을 수 있다는 사실에 직, 간접으로 기인한다. Most of the limitations involved with a zero-IF receiver are distinguished from those of unwanted signals where the components of the desired signals down-converted to DC or near IF frequencies appear within the same frequency range as a result of circuit inherent defects. Directly or indirectly due to the fact that it may not.
제로-IF 구조내의 상술한 제한들은 낮은 IF 슈퍼헤테로다인 수신기내에서 실질적으로 제거될 수 있으나, 이것은 실제적인 전단 필터들(front end filters)에 의해 제거될 수 없는 이미지 리스펀스(image response)를 겪는다.The above limitations in the zero-IF structure can be substantially eliminated in a low IF superheterodyne receiver, but this suffers from an image response that cannot be removed by practical front end filters.
위상 수신기라고 명명된 다른 수신기 구조는 이미지 리젝트 혼합기의 원리에 기초한 낮은 IF 수신기이다. 상술한 영상 혼합기내에서는, 이미지 리스펀스 필터링에 의하기 보다는 상쇄에 의해 제거되나, 이미지 리젝션(image rejection)의 레벨은 충분히 집적화된 형태에서도 거의 동일한 성분들 사이에서 얻어질 수 있는 정합의 정도에 의해 엄격하게 제한된다. 위상 수신기의 특정예는 종래의 IF 필터들, IF 위상 시프터들 및 IF 신호 결합기가 단일의 다상 IF 필터로 대체된 다상 또는 시퀀스 비대칭 수신기이다. 이것은 얻을 수 있는 이미지 리젝션의 레벨을 실질적으로 증가시킨다. 이미지 리젝션의 증가된 레벨에도 불구하고, 여전히 이미지 리젝션의 레벨을 더욱 개선할 필요가 있다.Another receiver structure, called the phase receiver, is a low IF receiver based on the principle of an image reject mixer. In the image mixer described above, cancellation is eliminated rather than by image response filtering, but the level of image rejection is strict by the degree of matching that can be obtained between nearly identical components even in a fully integrated form. Are limited. Specific examples of phase receivers are polyphase or sequence asymmetric receivers in which conventional IF filters, IF phase shifters and IF signal combiners have been replaced by a single polyphase IF filter. This substantially increases the level of image rejection that can be obtained. Despite the increased level of image rejection, there is still a need to further improve the level of image rejection.
본 발명의 목적은 위상 수신기의 이미지 리젝션 성능을 개선시키는 것이다. It is an object of the present invention to improve the image rejection performance of a phase receiver.
본 발명의 한 양태에 따르면, 입력 신호들의 위상 및/또는 진폭을 미세 조정함으로써 이미지 리젝션의 부족(lack)이 개선되는 다상 또는 시퀀스 비대칭 자이레이터 필터(gyrator filter)를 구비한 위상 수신기가 제공되어 있다. According to one aspect of the present invention, there is provided a phase receiver with a polyphase or sequence asymmetric gyrator filter in which the lack of image rejection is improved by finely adjusting the phase and / or amplitude of the input signals. have.
본 발명의 제 2 양태에 따르면, 입력, 직교 관련된 낮은 IF 주파수들을 제공하는 제 1 및 제 2 신호 혼합 수단, 상기 제 1 및 제 2 신호 혼합 수단의 출력들에 결합된 입력들을 갖는 다상 필터 및 상기 다상 필터의 출력들에 결합된 신호 복조 수단, 및 상기 다상 필터의 입력들에 인가된 신호들의 위상 및/또는 진폭의 미세 조정을 수행하여 최적에 못 미치는 이미지 리젝션을 보상하는 수단을 포함하는 위상 수신기가 제공되어 있다. According to a second aspect of the invention there is provided a first and second signal mixing means for providing inputs, orthogonally related low IF frequencies, a polyphase filter having inputs coupled to the outputs of the first and second signal mixing means and Signal demodulation means coupled to the outputs of the polyphase filter, and means for performing fine adjustment of the phase and / or amplitude of the signals applied to the inputs of the polyphase filter to compensate for suboptimal image rejection. A receiver is provided.
본 발명에 의해, 다상 IF 필터에 공급되는 IF 신호 쌍의 진폭 및/또는 위상의 미세 조정이 획득될 이미지 리젝션의 레벨을, 전형적으로 적어도 10dB정도 더 개선시킬 수가 있다. By the present invention, fine adjustment of the amplitude and / or phase of the IF signal pair supplied to the polyphase IF filter can further improve the level of image rejection to be obtained, typically by at least 10 dB.
도 1은 다상 수신기를 도시한 개략 블록도.1 is a schematic block diagram illustrating a polyphase receiver;
도 2는 전류 공급된 다상 또는 시퀀스 비대칭 자이레이터 필터를 도시한 단순 회로도.2 is a simplified circuit diagram illustrating a current supplied polyphase or sequence asymmetric gyrator filter.
도 3A, 3B는 진폭이 조정될 수 있는 구조를 도시한 도면.3A and 3B show a structure in which amplitude can be adjusted.
도 4A, 4B는 진폭이 조정될 수 있는 다른 구조를 도시한 도면.4A and 4B show another structure in which the amplitude can be adjusted.
도 5는 위상이 조정될 수 있는 구조를 도시한 도면.5 shows a structure in which the phase can be adjusted.
도 6 내지 도 13은 도 2에 도시된 저항(R3), 커패시턴스(C6) 및 교차 결합 자이레이터(JC17)내의 에러로 인한 이미지 리젝션의 부족을 도시한 그래프.6-13 are graphs showing the lack of image rejection due to errors in resistor R3, capacitance C6 and cross coupled gyrator JC17 shown in FIG.
삭제delete
본 발명은 첨부 도면들을 참조하여 실시예를 들어 기술된다.
도면에서는, 동일한 참조 번호들이 대응하는 부분들을 나타내는데 이용되었다.
본 발명을 수행하기 위한 모드들
The invention is described by way of example with reference to the accompanying drawings.
In the drawings, like reference numerals have been used to indicate corresponding parts.
Modes for Carrying Out the Invention
도 1을 참조하면, 도시된 다상 수신기는 국부 발진기 주파수가 안테나(10)에 의해 수신된 입력 신호의 공칭 반송 주파수로부터 예를 들면, 채널 대역폭의 반만큼 오프셋되는 낮은 IF 수신기를 구비한다.Referring to FIG. 1, the illustrated polyphase receiver has a low IF receiver in which the local oscillator frequency is offset, for example, by half of the channel bandwidth from the nominal carrier frequency of the input signal received by the
박스(100)안에 있는 소자들을 무시하면, 안테나(10)는 RF 증폭기(12)에 의해 신호 스플리터 접합(14)에 결합된다. 제 1 및 제 2 혼합기들(16, 18) 각각은 접합(14)에 결합된 제 1 입력을 가진다. 국부 발진기(20)는 제 1 혼합기(16)의 제 2 입력에 결합되고, 90도 위상 시프터(22)에 의해 제 2 혼합기(18)의 제 2 입력에 결합된다. 제 1 혼합기(16)의 출력에 존재하는 혼합의 동상 결과물들(I)은 전류 공급된 다상 필터(24, polyphase filter)의 제 1 입력(26)에 인가된다. 제 2 혼합기의 출력에 존재하는 혼합의 직교 위상 결과물들(Q)은 필터(24)의 제 2 입력(28)에 인가된다. Disregarding the elements in
다상 필터(24)는 이미지 리젝션 필터와 채널 선택 필터로서 기능한다. 필터(24)의 출력들(30, 32)은 출력 단자(36)를 갖는 복조기(34)에 결합된다. The
박스(100)내의 소자들을 참조하면, RF 증폭기(12)로부터 나온 신호는 국부 발진기(104)로부터 나온 출력이 인가되는 혼합기(102)를 구비하는 슈퍼헤테로다인 주파수 다운 변환단에 인가된다. 대역 통과 필터(106)는 IF 증폭기(108)에서 증폭되고, 접합(14)에 공급되는 IF 신호를 선택한다. 그러므로, 직교 주파수 다운 변환단은 슈퍼헤테로다인단이 존재하지 않는 경우에 RF 신호 대신에 IF 신호에 대해 작동한다. 설명의 편의를 위해 슈퍼헤테로다인단이 존재하지 않는다고 가정한다.Referring to the elements in
다상 필터(24)는 전류가 공급되는 것으로 도시되었지만, 응용에 따라 전압이 공급될 수도 있다. Although
도 2는 5차 다상 필터(24)의 실시예를 도시하고 있다. 필터는 2 세트의 단들을 구비하며, 각 세트내의 대응하는 단들은 동일하다. 설명의 편의를 위해, 단들 중 단지 한 세트만이 기술될 것이며, 기술되지 않은 세트내의 대응하는 성분들은 중괄호로 표시될 것이다. 필터의 제 1단은 신호 레일들(38, 40)사이에서 병렬로 결합되는 소스 저항(R1[R3]), 커패시터(C1[C6]) 및 트랜스컨덕터(JC1[JC9])를 구비한다. 트랜스컨덕터들(JC26 및 JC17)로 구성된 교차 결합 자이레이터는 신호 레일들(38, 40)에 결합된다. 입력들을 나타내는 전류 소스(J1[J2])는 신호 레일들(38, 40)에 결합된다. 전류 소스들(J1, J2)은 도 1에서 각각 입력들(26, 28)에 대응한다.2 illustrates an embodiment of a fifth
제 2, 제 3 및 제 4단들은 동일한 구조이며, 집합적으로 설명될 것이다. 트랜스컨덕터(JC2[JC10], JC4[JC12], JC6[JC14])는 신호 레일들(42, 44) 사이에서 커패시턴스(C2[C7], C3[C8], C4[C9]) 및 다른 트랜스컨덕터(JC3[JC11], JC5[JC13], JC7[JC15])와 병렬로 접속된다. 교차 결합 자이레이터들(JC19[JC18], JC21[JC20] 및 JC23[JC22])은 각 단들의 신호 레일들(42,44)에 결합된다. 제 5단의 필터는 신호 라인들(46, 48)사이에서 병렬로 접속되는 트랜스컨덕터(JC8[JC16]), 커패시턴스(C5[C10]) 및 저항기(R2[R4])를 구비한다. 교차 결합 자이레이터(JC25[JC24])는 신호 레일들(46, 48)에 결합된다. 출력들(30, 32)은 제 5단들로부터 도출된다. The second, third and fourth stages are of the same structure and will be described collectively. Transconductors JC2 [JC10], JC4 [JC12], JC6 [JC14] provide capacitance (C2 [C7], C3 [C8], C4 [C9]) and other transconductors between
다상 필터(24)의 응답은 낮은 IF 주파수, 예를 들면, 25kHz의 채널 간격의 경우에 12.5kHz에 중심을 두게 된다. 성분 값들은 다수의 공지된 기술들에 의해 결정될 수 있으며, 1967년 6월 존 와일리와 손즈 출판사에서 출판하고, Anatol I. Zverev에 의해 쓰여진 "Handbook of Filter Synthesis"를 참조할 수 있다. 일단 저항기들(R2, R2, R3 및 R4)의 값들과 트랜스컨덕터들(JC1 내지 JC16)의 트랜스컨덕턴스들이 설정되면, 용량들(C1 내지 C5[C6 - C10])은 필터 응답의 형태와 필터 대역폭을 결정한다. 1977년 6월 16일 네덜란드 니그메겐 카톨릭 대학의 PhD 논문 92 - 103 쪽에 기술되고, J. O. Voorman에 의해 쓰여진 "The Gyrator as a Monolithic Circuit in Electronic Systems"에서 발표된 바와 같이 필터의 중심 주파수, 이 예에서는 12.5kHz가 교차 결합 자이레이터들(JC17 내지 JC26)에 의해 결정된다. The response of the
삭제delete
다상 필터는 보통 집적 회로로 제조되며, 소자들이 완전히 동일하다면, 응답은 설계된 바와 같이 완전할 것이다. 그러나, 소자들의 제한된 정합 성능 때문에, 다상 필터에 의한 이미지 리젝션은 완전하지 못할 것이다.Polyphase filters are usually made of integrated circuits, and if the elements are exactly the same, the response will be as designed. However, due to the limited matching performance of the devices, image rejection by the polyphase filter will not be complete.
본 발명은, 부정합 (mismatches)이 제거되지 않을 경우, 부정합들에 의해 발생되는 주파수에 따르는 에러들을 보정하기 위하여 구동 신호들의 진폭 및/또는 위상을 사전에 왜곡시킴으로써 소자 값들 내의 부정합들을 감소시키는데 주력하고 있다. The present invention focuses on reducing mismatches in device values by pre-distorting the amplitude and / or phase of the drive signals to correct errors due to the frequency caused by the mismatches when mismatches are not eliminated. have.
이러한 부정합들의 효과를 검사해보면, 초기단들, 특히 제 1 단에서 소자들 사이의 부정합들이 이미지 리젝션 저하의 원인이 된다는 것을 알게 된다. 그러나, 이러한 소자들은 초기단들에 존재하므로, 그들이 발생시키는 에러들은 필터의 대역폭에 걸쳐 신속하게 변화되지 않는다. RF 신호 경로, 국부 발진기 신호 경로 또는 낮은 IF 경로 내에 삽입된 기본적으로 일정한 위상 및/또는 진폭 보정에 의해 이러한 에러들을 실질적으로 보정하는 것이 가능하다고 입증되었다. 슈퍼헤테로다인단이 존재한다면, 보정은 더 높은 IF 경로, 국부 발진기 신호 경로 또는 낮은 IF 경로 내에서 수행될 것이다. Examining the effects of these mismatches reveals that mismatches between elements in the early stages, particularly in the first stage, cause degradation of image rejection. However, since these devices are in the early stages, the errors they produce do not change rapidly over the bandwidth of the filter. It has been demonstrated that it is possible to substantially correct these errors by essentially constant phase and / or amplitude correction embedded in the RF signal path, local oscillator signal path or low IF path. If there is a superheterodyne stage, the correction will be performed within the higher IF path, local oscillator signal path or lower IF path.
도 2를 참조하면, 부정합들은 (a) 소스 저항기들(R1 및 R3), (b) 제 1 커패시터들(C1 및 C6), (c)제 1 교차 결합 자이레이터(JC17)의 순방향 및 역방향 경로들의 진폭 정합, 및 (d)제 1 교차 결합 자이레이터(JC17)의 순방향 및 역방향 경로들의 위상 정합 사이에서 발생되는 것으로 여겨진다. 상기 (a)에 의한 부정합은 IF 입력 신호들의 위상을 미세 조정함으로써 감소될 수 있다. 상기 (b)에 의한 부정합은 IF 신호들의 진폭을 미세 조정함으로써 감소될 수 있다. 상기 (c)에 의한 부정합은 IF 입력 신호들의 진폭을 미세 조정함으로써 감소될 수 있고, 마지막으로 상기(d)에 의한 부정합은 IF 입력 신호들의 위상을 미세 조정함으로써 감소될 수 있다. Referring to FIG. 2, the mismatches include (a) the source resistors R1 and R3, (b) the first capacitors C1 and C6, and (c) the forward and reverse paths of the first cross coupled gyrator JC17. Of amplitude matching, and (d) phase matching of the forward and reverse paths of the first cross-coupled gyrator JC17. Mismatch by (a) can be reduced by fine tuning the phase of the IF input signals. Mismatch by (b) can be reduced by fine tuning the amplitude of the IF signals. The mismatch by (c) can be reduced by fine tuning the amplitude of the IF input signals, and finally the mismatch by (d) can be reduced by fine tuning the phase of the IF input signals.
도 1을 참조하면, IF 입력 신호들의 진폭 및/또는 위상의 조정은 제 1 및 제 2 혼합기들(16,18)에 이르는 RF 신호 경로 내에서, 예를 들면, 접합부(14)에서 수행될 수 있다. 또한 위상 조정은 국부 발진기(20)의 출력 경로 내에서 수행될 수 있으나, 혼합기들(16, 18)이 국부 발진기(20)에 의해 보통, 의도적으로 과구동(overdriven)되기 때문에, 진폭 조정은 가능하다고 여겨지지 않는다. 진폭 조정들은 혼합기들(16, 18)의 출력들과 필터 입력들(26, 28)사이의 각각 낮은 IF 신호 경로들 내에서 수행될 수 있다. 이론적으로는 위상 조정들이 이러한 후자의 신호 경로들 내에서 가능하지만, 실제로는 그것이 불가능하다.Referring to FIG. 1, the adjustment of the amplitude and / or phase of the IF input signals may be performed within the RF signal path leading to the first and
도 3A 및 3B는 아날로그 방식으로 진폭을 조정하는 방법을 도시하고 있다. 도 3A는 신호 경로들 중 하나의 입력에 걸쳐 직렬로 접속된 저항기들(R1, R2), 및 출력에 접속되는 이들 저항들의 접합(50)을 구비한 고정된 전위계를 도시하고 있다. 도 3B는 고정된 저항기(R3)와 직렬로 접속된 저항 전위계(VR1)를 구비하는 가변 전위계를 도시하고 있다. 전위계(VR1)의 와이퍼(wiper)로부터 출력이 얻어진다. 전위계(VR1)와 저항기(R3)의 값들은 충분한 조정 범위를 도입하기 위해 통계적으로 결정될 수 있다. 전위계(VR1)는 중앙 위치에 있을 때, ㅊ저항기들(R1, R2)의 값들이 VR1 및 R3과 동일한 감쇠를 얻도록 선택된다. 전위계(VR1)는 각 개별적인 수신기 내의 진폭 에러를 조정하여, 이미지 리젝션을 최대화하도록 한다. 3A and 3B illustrate a method of adjusting the amplitude in an analog manner. 3A shows a fixed electrometer with resistors R1 and R2 connected in series across the input of one of the signal paths, and a
도 4A 및 4B에 도시된 진폭 조정 구조는 전위계(VR1)와 고정된 저항기(R3)의 조합 대신에 이용되는 디지털 제어 방식의 전위계(VR2)가 이용된다는 점에서 도 3A 및 3B에 도시된 것과 다르다. 이미지 리젝션을 최대화하기 위한 디지털 값은 이미지 리젝션을 측정하고 감쇠를 조정함으로써 결정된다. The amplitude adjustment structure shown in FIGS. 4A and 4B differs from that shown in FIGS. 3A and 3B in that a digitally controlled electrometer VR2 is used instead of the combination of the electrometer VR1 and the fixed resistor R3. . The digital value for maximizing image rejection is determined by measuring the image rejection and adjusting the attenuation.
도 5는 위상을 조정하는 구조를 도시하고 있다. 신호 경로들 중 한 경로에서는, 조정 가능한 공칭 45도 진상 네트워크(nominal 45 degree phase lead network)(PA1)가 제공되며, 신호 경로들 중 다른 경로들에서는, 조정 가능한 공칭 45도 지상 회로(nominal 45 degree phase lag circuit)(PA2)가 제공된다. 회로들(PA1, PA2)은 각각 버랙터 다이오드(varactor diode)(VAD) 및 고정된 저항기(R4)를 구비한다. 위상 조정은 각각의 버랙터 다이오드들(VAD)의 용량 값을 변경함으로써 수행된다. 아날로그 신호를 공급하는 디지털 대 아날로그 변환기(DAC)에 저장된 디지털 값이 제어기(52)에서 인가되는 이러한 위상 조정은 디지털 방식으로 수행될 수 있다. 제어기(52)는 제어 전압들(VCI, VCQ)을 생성하여 동일한 방향으로 바리캡 값들(varicap values)을 전자적으로 조정한다. 도 5는 90도의 공칭 상대 위상차를 도시하고 있지만, 이것은 수신기내의 각 위상 부정합에 따라 더 작거나 또는 더 큰 위상 차이를 제공하기 위해 변경될 수 있다. 5 shows a structure for adjusting phase. In one of the signal paths an adjustable nominal 45 degree phase lead network (PA1) is provided, while in other of the signal paths an adjustable nominal 45 degree ground circuit (nominal 45 degree) is provided. phase lag circuit PA2 is provided. The circuits PA1 and PA2 each have a varactor diode VAD and a fixed resistor R4. Phase adjustment is performed by changing the capacitance value of each varactor diodes (VAD). This phase adjustment in which the digital value stored in the digital-to-analog converter (DAC) that supplies the analog signal is applied at the
실제로는, 용량들(C1, C6)사이의 부정합들은 진폭의 조정에 의해 보정될 수 있다. 반면에 소스 저항기들 사이의 부정합들은 위상 조정에 의해 보정될 수 있다. 다른 말로 표현하자면, 진폭 및 위상 조정들은 기본적으로 직교 방식으로 수행하며, 이 방식은 각 조정이 다른 조정과는 실질적으로 무관하게 수행되도록 한다. In practice, mismatches between the capacities C1 and C6 can be corrected by adjusting the amplitude. On the other hand, mismatches between the source resistors can be corrected by phase adjustment. In other words, amplitude and phase adjustments are basically performed in an orthogonal fashion, which allows each adjustment to be performed substantially independently of the other adjustments.
도 6 내지 도 13은 상술한 조정들을 수행함으로써 얻을 수 있는 부정합 및 개선 효과들을 도시한 그래프들이다. 모든 그래프들은 저항기(R2) 양단의 출력(dBA)에 대한 주파수(Hz)의 도면이다. 그들은 모두 80kHz의 -3dB 대역폭과 300kHz의 주파수 이동을 도시하고 있다. 6 to 13 are graphs showing mismatching and improvement effects obtained by performing the above-described adjustments. All graphs are plots of frequency (Hz) versus output (dBA) across resistor (R2). They all show -3dB bandwidth of 80kHz and frequency shift of 300kHz.
도 6 내지 도 13에서는 그래프들이 약 0 주파수 주위에서 접히며(folded), 양의 주파수 부분(P)과 음의 주파수 부분(N)을 포함한다. 임의의 불완전성은 음의 주파수 부분의 특성에 도시되어 있다. In Figures 6 to 13 the graphs are folded around about zero frequency and include a positive frequency portion P and a negative frequency portion N. In FIG. Any imperfections are shown in the nature of the negative frequency portion.
도 6을 예로 들면, 저항(R3)의 부정합의 효과들은 저항(R3)의 값이 5% 씩 최대 25%까지 증가함에 따른 진폭 증가의 피크(peak)로서 도시된다.Taking FIG. 6 as an example, the effects of mismatch of resistor R3 are shown as the peak of amplitude increase as the value of resistor R3 increases by 5% up to 25%.
도 7에서, 실선은 저항(R3)의 5% 에러에 의한 피크를 도시하고 있으며, 점선은 입력 위상의 미세 조정에 의해 얻어지는 개선 효과를 나타내고 있다. 점선의 함몰부(dip)는 에러들이 주파수에 의존한다는 사실에 기인한다.In FIG. 7, the solid line shows the peak due to the 5% error of the resistor R3, and the dotted line shows the improvement effect obtained by fine adjustment of the input phase. The dotted dip is due to the fact that the errors are frequency dependent.
도 8은 도 2에 도시된 용량(C6)의 값을 5%씩 25%까지 증가시킴으로써 야기되는 이미지 리젝션의 부족을 도시한 그래프이다. FIG. 8 is a graph showing the lack of image rejection caused by increasing the value of the capacity C6 shown in FIG. 2 by 25% by 5%.
도 9는 도 2에 도시된 용량(C6)의 5% 에러 의해 야기되는 이미지 리젝션의 부족(실선)을 입력 진폭의 미세 조정에 의해 개선하는 것(점선들)을 도시한 그래프이다. FIG. 9 is a graph illustrating the improvement (dashed lines) of the lack of image rejection (solid line) caused by a 5% error of the capacitance C6 shown in FIG. 2 by fine adjustment of the input amplitude.
도 10은 도 2에 도시된 교차 결합 자이레이터(JC17)의 진폭 값을 5%씩 25%까지 증가시킴으로써 야기되는 이미지 리젝션의 부족을 도시한 그래프이다. FIG. 10 is a graph showing the lack of image rejection caused by increasing the amplitude value of the cross coupled gyrator JC17 shown in FIG. 2 by 25% by 5%.
도 11은 도 2에 도시된 교차 결합 자이레이터(JC17)의 5% 에러 의해 야기되는 이미지 리젝션의 부족(실선)을 입력 진폭의 미세 조정에 의해 개선하는 것(점선들)을 도시한 그래프이다. FIG. 11 is a graph showing improvement (dotted lines) of the lack of image rejection (solid line) caused by a 5% error of the cross-coupled gyrator JC17 shown in FIG. 2 by fine adjustment of the input amplitude. .
도 12는 도 2에 도시된 교차 결합 자이레이터(JC17)의 5도 진상/지상에 의해 야기된 이미지 리젝션의 부족을 도시한 그래프이다.FIG. 12 is a graph showing the lack of image rejection caused by the 5 degree phase / ground of the cross coupled gyrator JC17 shown in FIG. 2.
마지막으로, 도 2에 도시된 교차 결합 자이레이터(JC17)의 위상의 5도 에러에 의해 발생된 이미지 리젝션의 부족(실선)을 도 13은 입력 위상의 미세 조정에 의해 개선하는 것(점선)을 도시한 그래프이다.Finally, the lack of image rejection (solid line) caused by the 5 degree error of the phase of the cross coupled gyrator JC17 shown in FIG. 2 is improved by fine adjustment of the input phase (dotted line). Is a graph.
이러한 보기들에서 이용된 부정합의 실제 정도는 보통 실제로 예측될 수 있는 것보다 더 크지만, 이러한 부정합들은 일반적으로 결과로서 생기는 이미지 리젝션의 부족면에서 고찰해 볼 때 가장 중요한 것이다. 그것들은 단지 결과로서 생기는 이미지 리젝션의 부족을 제거하는데 이용되었다. The actual degree of mismatch used in these examples is usually greater than can actually be predicted, but these mismatches are generally the most important when considered in terms of the resulting lack of image rejection. They are only used to eliminate the resulting lack of image rejection.
당업자라면 본 발명을 통해 개시된 것에 다른 수정들이 가능하다는 것을 확실히 알 것이다. 이러한 수정들은 위상 수신기들과 소자 부분들의 설계, 제조 및 이용에 있어서 이미 알려지고, 본 명세서에 이미 기술된 특징들(features) 대신에 또는 그들에 부가되어 이용될 수 있는 다른 특징들을 포함할 수 있다. Those skilled in the art will appreciate that other modifications are possible to what is disclosed through the present invention. Such modifications may include other features that are already known in the design, manufacture, and use of phase receivers and device portions, and that may be used in place of or in addition to the features already described herein. .
원격 통신 제품 내에서 이용되기 위해 집적 회로로 제조된 위상 수신기들이 있다. There are phase receivers made of integrated circuits for use in telecommunications products.
Claims (9)
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9720285.7 | 1997-09-25 | ||
GBGB9720285.7A GB9720285D0 (en) | 1997-09-25 | 1997-09-25 | Improvements in or relating to phasing receivers |
GBGB9725492.4A GB9725492D0 (en) | 1997-09-25 | 1997-12-03 | Improvements in or relating to phasing receivers |
GB9725492.4 | 1997-12-03 | ||
PCT/IB1998/001271 WO1999016179A2 (en) | 1997-09-25 | 1998-08-19 | Improvements in or relating to phasing receivers |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000069119A KR20000069119A (en) | 2000-11-25 |
KR100690952B1 true KR100690952B1 (en) | 2007-03-08 |
Family
ID=10819554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019997004597A KR100690952B1 (en) | 1997-09-25 | 1998-08-19 | Improvements in or relating to phasing receivers |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR100690952B1 (en) |
GB (2) | GB9720285D0 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008067090A (en) * | 2006-09-07 | 2008-03-21 | Samsung Electronics Co Ltd | Frequency converter |
KR101692242B1 (en) * | 2014-12-16 | 2017-01-04 | (주)에프씨아이 | Apparatus for Transmitting and Receiving Signal in Radio Frequency System |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0305604A1 (en) * | 1987-09-03 | 1989-03-08 | Koninklijke Philips Electronics N.V. | Receiver comprising parallel signal paths |
EP0797292A1 (en) * | 1996-03-19 | 1997-09-24 | Koninklijke Philips Electronics N.V. | Integrated receiver |
-
1997
- 1997-09-25 GB GBGB9720285.7A patent/GB9720285D0/en not_active Ceased
- 1997-12-03 GB GBGB9725492.4A patent/GB9725492D0/en not_active Ceased
-
1998
- 1998-08-19 KR KR1019997004597A patent/KR100690952B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0305604A1 (en) * | 1987-09-03 | 1989-03-08 | Koninklijke Philips Electronics N.V. | Receiver comprising parallel signal paths |
EP0797292A1 (en) * | 1996-03-19 | 1997-09-24 | Koninklijke Philips Electronics N.V. | Integrated receiver |
Also Published As
Publication number | Publication date |
---|---|
GB9725492D0 (en) | 1998-02-04 |
GB9720285D0 (en) | 1997-11-26 |
KR20000069119A (en) | 2000-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6278870B1 (en) | Phasing receivers | |
US6057723A (en) | Phase shifter | |
US6400416B1 (en) | Single-chip digital cable TV/cable modem tuner IC | |
KR100314798B1 (en) | Integrated image reject mixer | |
US7620379B2 (en) | Radio frequency tuner | |
JP3139765B2 (en) | Tunable resonant amplifier | |
US20040235445A1 (en) | Integrated tracking filters for direct conversion and low-IF single conversion broadband filters | |
EP1914882A1 (en) | Cancelling distortion | |
JP2007533273A5 (en) | ||
US6518859B1 (en) | Frequency controlled filter for the UHF band | |
US8422977B2 (en) | Programmable filter | |
GB2208340A (en) | Oscillator or phase shift network employing gyrator | |
EP1199796A1 (en) | Frequency Converter | |
EP1236285B1 (en) | Receiver circuit | |
EP2337289A1 (en) | RF receiver | |
KR100690952B1 (en) | Improvements in or relating to phasing receivers | |
US7233368B2 (en) | Down-converter | |
JP3600075B2 (en) | Television tuner | |
JPH0537406A (en) | Tuner circuit | |
KR20030043725A (en) | Tuner comprising a selective filter | |
JPS6276914A (en) | Input filter circuit | |
KR20010021467A (en) | Phase shifter, and demodulator employing it | |
Jamin et al. | On-chip auto-calibrated RF tracking filter for cable silicon tuner |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120217 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |