KR100690634B1 - 표면 전도형 전자방출 소자 및 그 제조 방법 - Google Patents

Abstract

본 발명은 표면 전도형 전자방출 소자 및 그 제조 방법에 관한 것으로, 종래의 표면 전도형 전자방출 소자는 하판 전극 사이에 도전막을 형성한 후 통전 포밍을 실시하여 전극 사이의 도전막에 포밍갭을 형성하므로, 임의의 위치에 임의의 구조로 포밍갭이 형성되어 디스플레이 패널을 구현하기 어려울 정도로 소자간 특성 편차가 심한 치명적인 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 쉐도우 마스크를 이용하여 기판 상에 형성된 전극 사이에 도전막을 형성하면서 쉐도우 효과를 통해 형성되는 도전막의 두께를 달리하여 포밍갭이 형성될 영역의 두께가 얇아지도록 하고, 그 외의 영역은 두꺼워지도록 함으로써, 포밍갭이 형성될 영역을 도전막 증착시 두께 조절을 통해 정의하고 통전 포밍을 통해 해당 영역에서 포밍갭이 형성되도록 하여 포밍갭 위치의 정밀도를 높이고 소자간 특성 편차를 크게 줄일 수 있도록 하는 효과가 있으며, 이러한 소자를 디스플레이 패널에 적용하는 경우 표시 영상의 품질과 수율을 극적으로 향상시킬 수 있는 뛰어난 효과가 있다.

Description

표면 전도형 전자방출 소자 및 그 제조 방법{SURFACE CONDUCTION ELECTRON EMITTING DEVICE AND MANUFACTURING METHOD THEREOF}

도 1은 종래 전계방출 소자의 일반적인 구조를 보이는 평면도 및 단면도.

도 2는 종래 표면 전도형 전계방출 소자의 기본 동작 원리를 보이는 단면도.

도 3은 본 발명의 동작 원리를 설명하는 개념도.

도 4는 본 발명 일 실시예의 도전막 형성 과정을 보인 단면도.

도 5는 본 발명 일 실시예의 도전막에 포밍갭을 형성하는 과정을 보인 단면도.

*도면의 주요 부분에 대한 부호의 설명*

101: 기판 102: 전극

103: 도전막 104: 활성층

201: 상판 기판 202: 형광체

203: 애노드 전극 301: 기판

302: 쉐도우 마스크 304: 개구부

305: 고증착부 306: 저증착부

401: 전극 402: 기판

403: 도전막 404: 저증착부

405: 쉐도우 마스크 501: 포밍갭

502: 통전 전원

본 발명은 표면 전도형 전자방출 소자 및 그 제조 방법에 관한 것으로, 특히 통전 포밍공정에서 불규칙하게 형성되는 포밍갭을 지정한 위치 및 영역 내에서만 형성되도록 포밍갭이 형성되기 쉬운 물리적 구조를 가지도록 도전막을 형성한 표면 전도형 전자방출 소자 및 그 제조 방법에 관한 것이다.

정보통신 기술의 급속한 발달과 다양화되는 정보의 시각화 요구에 따라 전자 디스플레이의 수요는 더욱 증가하고, 요구되는 디스플레이 모습 또한 다양해 지고 있다. 그 예로 휴대형 정보기기와 같이 이동성이 강조되는 환경에서는 무게, 부피 및 소비전력이 작은 디스플레이가 요구되며, 대중을 위한 정보 전달매체로 사용되는 경우에는 시야각이 넓은 대화면의 디스플레이 특성이 요구된다. 또한, 이와 같은 요구를 만족시켜 나가기 위해 전자 디스플레이는 대형화, 저가격화, 고성능화, 고정세화, 박형화, 경량화 등의 조건이 필수적이어서, 이러한 요구사항을 만족시키기 위해서는 기존의 CRT를 대체할 수 있는 가볍고 얇은 평판 디스플레이 장치의 개발이 절실히 필요하게 되었다. 이러한 다양한 표시 소자의 요구에 따라 최근에는 전계방출(field emission)을 이용한 소자가 디스플레이 분야에 적용되면서, 크기 및 전력 소모를 감소시키면서도 높은 해상도를 제공할 수 있는 박막 디스플레이의 개발이 활발해지고 있다.

상기 전계방출 소자는 현재 개발 혹은 양산중인 평판 디스플레이들(LCD와 PDP, VFD등)의 단점을 모두 극복한 차세대 정보 통신용 평판 디스플레이로 주목을 받고 있다. 전계방출 소자 디스플레이는 전극 구조가 간단하고, CRT와 같은 원리로 고속동작이 가능하며, 무한대의 칼라, 무한대의 그레이 스케일, 높은 휘도, 높은 비디오(video rate) 속도 등 디스플레이가 가져야 할 장점들을 고루 갖추고 있다.

기존의 전계방출 소자의 구성 방식으로는 실리콘이나 몰리브덴 팁형상을 이용하는 고전적인 스핀트(Spindt) 방식으로부터 두 금속 사이에 절연층을 끼운 MIM(Metal-Insulator-Metal)방식, 절연체 대신 나노실리콘을 이용한 BSD(Ballistic ),그리고 에미터로서 탄소 나노튜브를 사용하는 CNT-FED가 있다.

최근에는 이와는 다른 방식의 전자 방출 방식으로서 표면전도형 전자방출(Surface Conduction electron Emission : SCE)방식이 알려지고 있으며, 이를 이용한 표면전도형 전자방출 디스플레이, 일명 SED(Surface Conduction Electron Emission Display)가 개발되어 시연되기도 하였다.

상기 SCE 방식은 원래 1965년 엠.아이.엘리슨(M.I. Elison)에 의해 SnO₂박막에서 발견된 것으로(Radio Eng. Electron Phys.1965), 기판상의 작은 영역으로 형성된 박막의 표면에 대해 평행하게 전류를 흘림으로써 전자 방출이 일어나는 현상을 이용한 것이다. 이 현상은 이후 Au박막(G. Ditter, Thin Solid Films’ Vol.9, p.317,1972), In₂O₃/SnO₂ 박막(M. Hartwell, IEEE Trans. ED Conf, p.519, 1975), 혹은 탄소 박막(Hisashi Araki, Vol.26, No.1, p.22, 1983)등 여러 물질에서 관찰되었다.

도 1은 전형적인 SCE소자의 구조를 보인 평면도 및 단면도로서, 기판(101)상에 일정한 간격을 두고 금속(Pt, Ag) 혹은 투명전극(ITO)으로 패턴된 전극(102)을 각각 캐소드 및 게이트 전극으로 형성하고, 두 전극(102) 사이에는 Au등의 금속이나 PdO등의 산화물로 구성된 도전막(103)을 형성한다.

상기 도전막(103)에 통전 포밍(electronic forming)이라고 하는 통전 공정을 실시하여 전자방출영역(포밍갭(forming gap))을 형성한다. 통전 포밍 공정은 상기 두 전극(102)에 일정한 직류 전압 펄스를 인가하여, 상기 전극(102)보다 더 큰 저항을 가진 도전막(103)에 전류를 흐르게 함으로써, 상기 저항이 큰 도전막(103)이 국부적으로 파괴, 변형 혹은 변질됨으로써 전기적으로 고저항의 상태를 만드는 것이다. 구조적으로 보면 도전막상에 매우 좁은(~수십나노) 크랙(crack)이 형성되며, 이를 전기적으로는 보면 고저항(~1MΩ) 영역이 만들어지는 것이다.

SCE소자의 두 전극(102) 양단에 펄스형의 전압을 인가면, 캐소드 전극(음극)에서 게이트 전극(양극)쪽으로 전류가 흐르게 된다. 표면전도전자 방출현상은 이렇게 두 전극상의 도전막에 전류가 흐르게 되면서 전자가 방출되는 현상을 의미하는데 이 때 방출되는 방출전류(Ie)는 도전막을 따라 직접 흐르는 전도전류(If)에 비하여 매우 작다. 소자의 효율이란 전도전류에 대한 방출전류의 비로 정해지며, 따라서 좋은 효율을 갖기 위해서는 방출전류를 높이고 전도전류를 최소화하여야 한다. 전도전류를 최소화하기 위해서는 도전막상의 저항을 높여야 하며, 방출전류를 높이기 위해서는 도전막상에 높은 전기장이 걸리도록 날카로운 형상을 구성하여야 한다. 이러한 이유로 통전 포밍을 행하게 되면 도전막상에 일정한 간격의 갭이 형성되어, 부분적으로 매우 높은 저항을 가진 틈(fissure)이 형성되어 전도 전류를 최소화할 수 있고, 또한 틈의 모서리 부분에 전기장이 집중됨에 따라 모서리부분에서 전자가 쉽게 방출될 수 있어 방출전류를 높일 수 있다. 이러한 이유로 인하여 포밍 공정은 소자 제작의 필수적인 부분이며 SCE소자의 특성을 좌우하는 핵심적인 공정이라 할 수 있다.

상기 설명한 바와 같이 포밍공정은 도전막이 형성된 기판 상의 양 전극에 펄스 전압을 인가하여 주울열에 의하여 도전막의 변형을 발생시키는 방법을 사용하고 있기 때문에 도전막에서 특별히 저항이 높은 부분에 집중적으로 크랙이 발생하기 때문에, 포밍 위치를 정의하기가 쉽지 않고 또한 균일한 포밍 형태를 만들기도 어렵다. 포밍 위치가 달라지면 방출되는 전자빔의 위치가 변하게 되고 또한 불규칙한 포밍 형태가 만들어질 경우 전자 방출 특성에 변화가 생기기 쉬워, 디스플레이에 응용할 경우 균일성(uniformity)에 악화되게 된다.

상기와 같은 포밍 공정이 완료된 후에는 활성화(Activation) 단계를 통해 형성된 포밍갭의 모서리 부근에 카본이나 반도체 물질등의 전자방출이 잘 되는 물질을 결합시킨 활성화부(104)를 형성해 소자의 방출특성을 향상시킨다. 이는 유기물 기체 분위기하에서 통전과정과 유사한 방법으로 펄스 전압을 인가하여 갭사이에서 기체의 분해가 발생하도록 함으로써 갭 인근에 카본 필름을 입히는 과정을 취한다. 이 활성화 단계를 거치면서 방출 전자의 수가 급격히 증가하게 되어 전자 방출원 소자로 기능하게 된다.

도 2는 SCE소자를 이용한 디스플레이(SED)의 기본적인 구조를 나타낸 것으로, 상기 설명한 소자가 배치된 하판과 방출된 전자에 의해 가시광을 발생시키는 상판으로 이루어져 있다.

상기 상판은 유리나 석영등의 기판(201)위에 RGB형광체 패턴(202)이 형성되고, 그 상부에 애노드(혹은 금속백(metal back)이라 하기도 함) 전극(203)이 배치된다. 상기 두 기판은 별도의 스페이서(spacer)로 이격되어 지탱되며 내부는 고진공을 유지하여 전자빔이 기체 등에 의해 충돌되는 것을 막는다. 하판의 두 전극에 전압이 인가되면 한 쪽 전극(cathode)으로부터 도전막(103)의 갭상 모서리(104)에서 전자 터널링(tunneling) 현상에 의하여 전자가 방출되어 다른 쪽 전극(gate)으로 향하게 되며, 이 현상은 전기장에 의한 전자 방출(Field emission)현상으로 알려져 있다. SCE에서는 이러한 일반적인 터널링 현상에 부가적으로 갭 사이의 작은 입자들에 의한 충돌 (scattering)등이 결합되어 나타난다고 알려져 있으며, 이 터널링과 충돌을 반복한 전자들 중의 일부가 게이트 전극상의 다중충돌 (multi scattering) 현상을 거쳐, 매우 높은 상판의 애노드 전극(203)의 전계에 이끌려 상판으로 가속되어 형광체와 충돌하여 전자 발광(Electro-Luminescence)현상에 의해 가시광을 발출하게 된다.

따라서, 상기 종래의 SCE 및 이를 이용한 디스플레이의 가장 시급하고 치명적인 문제점은 낮은 균일성이며, 이렇게 개별 소자들의 특성 편차를 발생시키는 원인은 불규칙한 포밍갭의 형성이 된다. 즉, 다수의 SCE소자의 도전막을 균일한 형태 와 위치에서 포밍할 수 있는 공정의 개선이 절대적으로 요구된다.

상기한 바와 같이 종래의 표면 전도형 전자방출 소자는 하판 전극 사이에 도전막을 형성한 후 통전 포밍을 실시하여 전극 사이의 도전막에 포밍갭을 형성하므로, 임의의 위치에 임의의 구조로 포밍갭이 형성되어 디스플레이 패널을 구현하기 어려울 정도로 소자간 특성 편차가 심한 치명적인 문제점이 있었다.

상기와 같은 문제점을 감안한 본 발명은 쉐도우 마스크를 이용하여 기판 상에 형성된 전극 사이에 도전막을 형성하면서 쉐도우 효과를 통해 형성되는 도전막의 두께를 달리하여 포밍갭이 형성될 영역의 두께가 얇아지도록 하고, 그 외의 영역은 두꺼워지도록 하는 것으로, 통전 포밍에 의해 얇게 구성된 도전막 부분에 포밍갭이 형성되도록 함으로써, 모든 소자의 포밍갭을 원하는 위치와 형태로 형성하여 소자간 편차를 줄이도록 한 표면 전도형 전자방출 소자 및 그 제조 방법을 제공하는데 그 목적이 있다.

상기와 같은 목적을 달성하기위한 본 발명은, 한쌍의 전극이 형성된 기판과; 상기 전극들 사이에 배치되며 다른 영역에 비해 높이가 낮은 일부 영역을 가진 도전막과; 상기 도전막의 높이가 낮은 영역에 형성된 포밍갭을 포함하는 것을 특징으로 한다.

또한, 본 발명은 기판 상에 한쌍의 전극을 형성하는 단계와; 상기 기판 상부에 쉐도우 마스크를 적용한 후 도전성 물질을 상기 전극들 사이에 증착하면서 쉐도 우 효과를 이용하여 높이가 상이하면서 상기 전극들을 전기적으로 연결하는 도전막을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 전극에 고전압을 인가하여 상기 도전막의 높이가 낮은 영역에 포밍갭을 형성하는 단계를 포함하는 것을 특징으로 한다.

상기 높이가 상이한 도전막을 형성하는 단계는 쉐도우 마스크의 형태 혹은 기판과의 정렬 위치를 조절하여 성막되는 도전막에서 포밍갭이 형성될 영역의 두께가 가장 낮도록 하는 단계를 포함하는 것을 특징으로 한다.

상기와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

도 3은 본 발명의 동작 원리를 설명하기 위한 개념도로서, 쉐도우 마스크(302)에 의한 쉐도우 효과를 보이는 증착 공정 단면도이다. 도시한 바와 같이, 일부 영역에 개구부(304)가 형성된 쉐도우 마스크(302)를 이용하여 이격된 기판(301) 상에 소정의 물질(303)을 증발시켜 진공 증착하면, 증발된 물질의 경로가 대부분 직선상으로 이동하여 개구부(304)에 대응하는 기판(301) 상에는 증착 물질이 높게 쌓이게 된다. 그러나 증발된 물질이 평균 자유행로에 따라 이동하게 되므로 모든 물질이 직선상으로 이동하는 것은 아니며, 증발되는 소스(303)의 위치와 쉐도우 마스크(302) 및 기판(301)의 기하학적 위치 등에 따라 증발된 물질이 개구부(304)에 인접한 기판(301) 영역까지 침투하면서 증착되게 된다.

따라서, 증착 물질이 높게 쌓이는 고증착부(305)와 증착 물질이 낮게 쌓이는 저증착부(306)를 가지는 곡선 분포 형태로 증착 물질이 증착된다. 이렇게 높이가 낮은 영역들로 연결되면서 융기된 영역을 가지는 증착 결과물은 패턴의 경계면을 확실하게 할 필요가 있는 일반적인 증착에 있어 피해야할 것이지만, 이러한 증착 물질의 번짐을 의미하는 쉐도우 효과를 인위적으로 이용하면 원하는 위치가 원하는 높이로 형성된 증착층을 얻을 수 있게 된다.

도 4는 본 발명 일 실시예의 도전막 형성 방법 및 이를 통해 형성되는 도전막의 구조를 보인 것으로, 쉐도우 마스크(405) 및 진공증착 방식을 이용하여 기판(402)상에 형성된 한쌍의 전극(401)들 사이에 높이가 상이한 도전막(403)이 형성된 것이다.

즉, 각 전극들(401)과 각각 대향되는 부분에 개구부를 형성한 쉐도우 마스크(405)를 이용하여 전극(401)이 형성된 기판(402)에 진공증착을 실시하면, 상기 개구부를 통해 대부분의 증착물질이 전극(401) 상부 및 측면에 증착된다. 그리고, 이와 동시에 상기 쉐도우 마스크(405)와 기판과의 간격, 증착물질(소스)의 기하학적 위치관계에 따라 개구부에 인접한 마스크의 막힌 부분에 대응하는 기판 상에도 증착물질이 침투하여 증착되므로 도시된 바와 같이 저증착부(404)를 가지는 두께 분포를 가지게 된다. 앞서 설명했던 이러한 쉐도우 효과에 의해서 상기 쉐도우 마스크(405)의 두께, 쉐도우 마스크(405)와 기판(402) 사이의 거리(H), 소스의 위치, 쉐도우 마스크(405)의 개구부 형상 및 정렬등을 조절하는 것으로 원하는 위치가 원하는 두께로 증착되는 도전막(403) 구조를 형성할 수 있으므로, 포밍갭이 형성될 부분을 미리 설정하여 해당 영역의 도전막(403) 두께가 가장 얇도록 도전막(403)을 형성한다. 이를 위해 쉐도우 마스크(405)는 한쌍의 전극(401)이 형성된 부분에 각 각 대응하는 한쌍의 개구부를 가지며, 상기 한쌍의 개구부 사이의 막혀있는 쉐도우 마스크 영역의 중심 부분이 전극들 사이의 중간에 위치하도록 정렬해야 한다. 이를 통해 형성되는 낮은 증착 영역은 상기 전극(401)들 사이의 중심에서 상기 전극들(401)과 평행하도록 형성되는 것이 바람직하다. 그리고, 포밍갭이 형성될 부분의 두께가 추후 인가하는 통전 포밍 전압에 의해 크랙이 발생할 수 있을 정도가 된다면 그 외의 부분에 대한 두께는 큰 제약이 없다.

도 5는 상기 도 4에 도시한 바와 같이 형성한 도전막(403)에 포밍 전압을 인가하는 통전 포밍 과정을 보인 것으로, 상기 인가되는 전압에 의해 도전막(403)의 가장 얇은 부분(즉, 저항이 가장 높은 부분)에 크랙(501)이 형성된다. 상기 크랙(501)이 포밍갭이 되며, 상기 도전막(403)의 가장 얇은 부분을 중심으로 일정하게 형성되므로 모든 소자들이 동일한 포밍갭 형상을 가질 수 있게 된다. 이를 통해 포밍 위치의 정밀도를 높이고 소자의 특성을 균일화하여 해당 소자를 디스플레이 패널에 적용할 경우, 품질과 수율을 크게 높일 수 있게 된다.

또한, 상기 쉐도우 효과를 극적으로 이용할 경우, 통전 포밍 없이 포밍갭을 쉐도우 효과만으로 달성할 수도 있는데, 정밀한 공정 조건의 조정을 통해 통전 포밍 공정 없이 도전막이 전극들을 중심으로 형성되면서 일정 영역에서 서로 이격되도록 하고, 해당 인접 이격 영역은 활성화 공정을 통해 전자 방출이 잘 되는 물질을 코팅하여 전자방출원으로 사용할 수도 있다. 그러나, 공정조건이 정밀해야 하므로 수율이 낮아질 수 있고, 포밍갭의 모서리 부분에서 전자 방출이 활발하므로 모서리 부분을 형성하기 힘든 상기 방식으로는 전자방출 효율이 낮아질 수 있어, 앞 서 설명한 통전 포밍 공정을 이용하는 것이 바람직하다.

상기한 바와 같이 본 발명 표면 전도형 전자방출 소자 및 그 제조 방법은 쉐도우 마스크를 이용하여 기판 상에 형성된 전극 사이에 도전막을 형성하면서 쉐도우 효과를 통해 형성되는 도전막의 두께를 달리하여 포밍갭이 형성될 영역의 두께가 얇아지도록 하고, 그 외의 영역은 두꺼워지도록 함으로써, 포밍갭이 형성될 영역을 도전막 증착시 두께 조절을 통해 정의하고 통전 포밍을 통해 해당 영역에서 포밍갭이 형성되도록 하여 포밍갭 위치의 정밀도를 높이고 소자간 특성 편차를 크게 줄일 수 있도록 하는 효과가 있으며, 이러한 소자를 디스플레이 패널에 적용하는 경우 표시 영상의 품질과 수율을 극적으로 향상시킬 수 있는 뛰어난 효과가 있다.

Claims (7)

1. 제1 전극 및 제2 전극이 형성된 기판과;

   상기 제1 전극, 상기 제2 전극 및 상기 제1 전극과 상기 제2 전극 사이에 노출된 기판상에 증착되고, 상기 제1 전극과 상기 제2 전극 사이의 중심 영역에는 상기 제1 및 제2 전극의 두께보다 얇게 증착되고, 상기 중심 영역을 제외한 영역에는 상기 제1 및 제2 전극의 두께보다 두껍게 증착되는 도전막과;

   상기 제1 전극과 상기 제2 전극의 중심 영역에 형성되고, 상기 중심 영역에 증착된 상기 도전막이 전압에 의해 갈라짐으로써 형성되는 포밍갭을 포함하는 것을 특징으로 하는 표면 전도형 전자방출 소자.
2. 삭제
3. 기판 상에 한쌍의 전극을 형성하는 단계와;

   상기 기판 상부에 쉐도우 마스크를 적용한 후 도전성 물질을 상기 전극들 사이에 증착하면서 쉐도우 효과를 이용하여 높이가 상이하면서 상기 전극들을 전기적으로 연결하는 도전막을 형성하는 단계를 포함하는 것을 특징으로 하는 표면 전도형 전자방출 소자 제조 방법.
4. 제 3항에 있어서, 상기 전극에 고전압을 인가하여 상기 도전막의 높이가 낮은 영역에 포밍갭을 형성하는 단계를 포함하는 것을 특징으로 하는 표면 전도형 전자방출 소자 제조 방법.
5. 제 3항에 있어서, 상기 높이가 상이한 도전막을 형성하는 단계는 쉐도우 마스크의 형태 혹은 기판과의 정렬 위치를 조절하여 성막되는 도전막에서 포밍갭이 형성될 영역의 두께가 가장 낮도록 하는 단계를 포함하는 것을 특징으로 하는 표면 전도형 전자방출 소자 제조 방법.
6. 제 5항에 있어서, 쉐도우 마스크는 한쌍의 전극이 형성된 부분에 각각 대응되는 한쌍 개구부를 구비하며, 상기 한쌍의 개구부 사이의 막혀있는 쉐도우 마스크 영역의 중심이 전극들 사이의 중간에 위치하도록 정렬하는 단계를 포함하는 것을 특징으로 하는 표면 전도형 전자방출 소자 제조 방법.
7. 제 3항에 있어서, 상기 높이가 상이한 도전막은 전극들 사이의 일부 영역에서 서로 연결되지 않도록 하여 통전 포밍공정 없이 포밍갭을 형성하는 단계를 포함하는 것을 특징으로 하는 표면 전도형 전자방출 소자 제조 방법.

Images