KR100690012B1 - Fabrication method of shadow mask for manufacturing nano structure and fabrication method of nano structure using the same - Google Patents

Fabrication method of shadow mask for manufacturing nano structure and fabrication method of nano structure using the same Download PDF

Info

Publication number
KR100690012B1
KR100690012B1 KR1020050003459A KR20050003459A KR100690012B1 KR 100690012 B1 KR100690012 B1 KR 100690012B1 KR 1020050003459 A KR1020050003459 A KR 1020050003459A KR 20050003459 A KR20050003459 A KR 20050003459A KR 100690012 B1 KR100690012 B1 KR 100690012B1
Authority
KR
South Korea
Prior art keywords
silicon
silicon substrate
nitride film
silicon nitride
oxide film
Prior art date
Application number
KR1020050003459A
Other languages
Korean (ko)
Other versions
KR20060082740A (en
Inventor
김용철
이승섭
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020050003459A priority Critical patent/KR100690012B1/en
Publication of KR20060082740A publication Critical patent/KR20060082740A/en
Application granted granted Critical
Publication of KR100690012B1 publication Critical patent/KR100690012B1/en

Links

Images

Classifications

    • AHUMAN NECESSITIES
    • A41WEARING APPAREL
    • A41DOUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
    • A41D19/00Gloves
    • A41D19/015Protective gloves
    • A41D19/01505Protective gloves resistant to mechanical aggressions, e.g. cutting. piercing
    • AHUMAN NECESSITIES
    • A41WEARING APPAREL
    • A41DOUTERWEAR; PROTECTIVE GARMENTS; ACCESSORIES
    • A41D19/00Gloves
    • A41D19/015Protective gloves
    • A41D19/0157Protective gloves with luminous or reflective means
    • CCHEMISTRY; METALLURGY
    • C09DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09DCOATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D5/00Coating compositions, e.g. paints, varnishes or lacquers, characterised by their physical nature or the effects produced; Filling pastes
    • C09D5/22Luminous paints

Abstract

본 발명은 나노 구조물 가공용 쉐도우 마스크 제조 방법 및 그에 따라 제조된 나노 구조물 가공용 쉐도우 마스크를 통하여 나노 구조물을 제조하는 방법을 개시한다. 본 발명에 따른 나노 구조물 가공용 쉐도우 마스크 제조 방법은 실리콘 기판을 열산화하여 상부면과 하부면에 실리콘 산화막을 형성시키는 단계와, 실리콘 산화막에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계와, 실리콘 기판의 상부면에 형성된 실리콘 산화막과 실리콘 질화막을 구조물 형상에 따라 식각하는 단계와, 실리콘 기판의 하부면에 형성된 실리콘 산화막과 실리콘 질화막을 식각하여 실리콘막 함몰부를 형성시키는 단계와, 실리콘막 함몰부를 통하여 노출된 실리콘 기판의 부분을 습식에칭하는 단계와, 실리콘 기판의 외부로 노출된 면에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계로 구성된다. 이에 따라, 본 발명은 형상에 제한이 없이 마이크로미터 단위로 식각된 마스크에 실리콘 질화물을 저압화학 기상증착함에 의하여 나노단위 크기의 마스크를 제조할 수 있을 뿐만 아니라, 나노구조물 제조시마다 감광제를 별도로 사용하지 않은 상태에서 증착에 의하여 나노구조물을 제조할 수 있다.The present invention discloses a method for producing a shadow mask for processing nanostructures and a method for producing a nanostructure through a shadow mask for processing nanostructures prepared accordingly. The method for manufacturing a shadow mask for processing nanostructures according to the present invention comprises the steps of: thermally oxidizing a silicon substrate to form a silicon oxide film on the upper and lower surfaces, and a low pressure chemical vapor deposition of a silicon nitride film having a low internal stress on the silicon oxide film; Etching the silicon oxide film and the silicon nitride film formed on the upper surface of the silicon substrate according to the shape of the structure; forming a silicon film depression by etching the silicon oxide film and the silicon nitride film formed on the lower surface of the silicon substrate; Wet etching a portion of the exposed silicon substrate and low pressure chemical vapor deposition of a silicon nitride film having a low internal stress on the surface exposed to the outside of the silicon substrate. Accordingly, the present invention is not only limited to the shape but also to the nano-sized mask by the low-pressure chemical vapor deposition of silicon nitride on the mask etched in micrometers unit, the photoresist is not used separately for each nanostructure fabrication. Nanostructures can be prepared by deposition in the absence of conditions.

나노, 쉐도우 마스크, 저압화학 기상증착, 실리콘 질화막, 증착Nano, Shadow Mask, Low Pressure Chemical Vapor Deposition, Silicon Nitride, Deposition

Description

나노 구조물 가공용 쉐도우 마스크 제조 방법 및 그 마스크를 이용한 나노 구조물 제조 방법{FABRICATION METHOD OF SHADOW MASK FOR MANUFACTURING NANO STRUCTURE AND FABRICATION METHOD OF NANO STRUCTURE USING THE SAME}TECHNICAL FIELD Shadow mask manufacturing method for nanostructure processing and nanostructure manufacturing method using the mask TECHNICAL FIELD

도 1은 본 발명에 따른 나노 구조물 가공용 쉐도우 마스크 제조 방법의 흐름도이다. 1 is a flowchart of a method of manufacturing a shadow mask for processing a nanostructure according to the present invention.

도 2는 본 발명에 따라 쉐도우 마스크 제조용으로 준비된 실리콘 기판을 도시한 단면도이다.Figure 2 is a cross-sectional view showing a silicon substrate prepared for shadow mask production according to the present invention.

도 3은 본 발명에 따라 실리콘 기판의 상부면을 식각하는 공정을 도시한 사시도이다.3 is a perspective view illustrating a process of etching an upper surface of a silicon substrate according to the present invention.

도 4는 본 발명에 따라 실리콘막 함몰부를 형성시키는 공정의 사시도이다.4 is a perspective view of a process for forming a silicon film depression in accordance with the present invention.

도 5는 실리콘 기판이 에천트에 함침되는 공정을 도시한 사시도이다.5 is a perspective view illustrating a process in which a silicon substrate is impregnated with an etchant.

도 6a는 이방성 화학에칭된 실리콘 기판을 도시한 사시도이고, 도 6b는 도 6a의 A-A선의 단면도이다. FIG. 6A is a perspective view illustrating an anisotropic chemically etched silicon substrate, and FIG. 6B is a cross-sectional view taken along line A-A of FIG. 6A.

도 7은 본 발명에 따라 제조된 나노 쉐도우 마스크의 단면도이다.7 is a cross-sectional view of a nanoshadow mask made in accordance with the present invention.

도 8은 본 발명에 따라 제조된 나노 쉐도우 마스크에 나노구조물 제조용 기판이 정렬된 상태를 나타내는 단면도이다. 8 is a cross-sectional view showing a state in which a substrate for preparing nanostructures is aligned to a nanoshadow mask prepared according to the present invention.

도 9는 본 발명에 따라 제조된 나도 쉐도우 마스크를 사용하여 제조된 나노 구조물의 사시도이다.9 is a perspective view of a nanostructure prepared using a shadow mask made in accordance with the present invention.

♣도면의 주요부분에 관한 부호의 설명 ♣♣ Explanation of symbols for main parts of drawing ♣

1: 실리콘 기판 2: 실리콘 산화막1: silicon substrate 2: silicon oxide film

4: 실리콘 질화막 6: 미세격자홈4: silicon nitride film 6: fine lattice groove

8: 실리콘막 함몰부 9: 경사면홈8: Silicon film depression 9: Inclined groove

10: 나노 쉐도우 마스크 12: 나노구조물 제조용 홈10: nano shadow mask 12: groove for manufacturing nanostructure

14: 실리콘 질화막 20: 자외선 광원14 silicon nitride film 20 ultraviolet light source

22: 마스크 24: 격자배열 패턴22: mask 24: grid array pattern

30: 자외선 광원 32: 마스크30: ultraviolet light source 32: mask

34: 함몰부 패턴 40: 습식에칭 용기34: depression pattern 40: wet etching vessel

42: 에천트 50: 나노구조물 제조용 기판42: etchant 50: substrate for the production of nanostructures

52: 나노구조물52: nanostructures

S10: 실리콘 산화막을 형성S10: form silicon oxide film

S20: 실리콘 질화막을 저압화학 기상증착S20: Low pressure chemical vapor deposition of silicon nitride film

S30: 실리콘 기판 상부면을 구조물 형상에 따라 식각S30: Etch the upper surface of the silicon substrate according to the structure shape

S40: 실리콘 기판 하부면을 식각하여 실리콘막 함몰부 형성S40: Etching the lower surface of the silicon substrate to form a silicon film depression

S50: 실리콘막 함몰부를 통해 노출된 실리콘 기판을 습식에칭S50: wet etching the exposed silicon substrate through the silicon film depression

S60: 실리콘 기판의 외부면에 실리콘 질화막을 저압화학 기상증착S60: Low pressure chemical vapor deposition of a silicon nitride film on the outer surface of the silicon substrate

본 발명은 나노 구조물 가공용 쉐도우 마스크 제조 방법 및 그에 따라 제조된 나노 구조물 가공용 쉐도우 마스크를 통하여 나노 구조물을 제조하는 방법에 관한 것으로서, 특히 미세구조물 제조용 마스크상에 형성된 마이크로미터 단위의 형상의 패턴에 내부응력이 작은 실리콘 질화막을 증착함으로써 나노미터 단위의 형상의 패턴의 마스크를 제조하여 나노 구조물을 제조하는 방법에 관한 것이다.The present invention relates to a method for manufacturing a shadow mask for processing nanostructures and a method for manufacturing a nanostructure through a shadow mask for processing nanostructures, and in particular, an internal stress in a pattern of a micrometer shape formed on a mask for manufacturing a microstructure. By depositing this small silicon nitride film, the present invention relates to a method of manufacturing a nanostructure by manufacturing a mask having a pattern in the form of nanometers.

종래의 나노 구조물을 제조하기 위한 기술로는 이-빔(E-beam) 리쏘그래피(Lithography) 방법이 있다. 이-빔 리쏘그래피 방법은 감광제 위에 이-빔을 직접 조사하여 나노 크기의 형상을 직접 제조한다. 이를 위하여, 이-빔 리쏘그래피 방법은 나노미터 단위의 광원 크기를 갖는 이-빔 장치를 사용한다. 이-빔 리쏘그래피 방법은 감광제에 마스크를 통하여 광원을 노광하는 것이 아니라 형상에 맞게 직접 이-빔을 노광하기 때문에, 구조물을 제조할 때마다 이-빔을 노광시켜야 한다.Techniques for manufacturing conventional nanostructures include an E-beam lithography method. The two-beam lithography method directly produces a nano-sized shape by directly irradiating the e-beam onto the photoresist. To this end, the two-beam lithography method uses a two-beam device having a light source size in nanometers. Since the e-beam lithography method exposes the e-beam directly to the shape, rather than exposing the light source to the photosensitive agent through a mask, the e-beam must be exposed every time the structure is fabricated.

종래의 나노 구조물을 제조하기 위한 기술인 자기조립 단층막은 분자가 자발적으로 고체표면에 반응하여 안정한 단층막을 형성하여 얻어지는 박막이며 특정한 분자에 대하여 아주 높은 규칙성을 보이게 된다. 자기조립 단층막은 표면에 대해 반응하는 리간드를 포함하는 용액에 기저를 담그거나 반응 종으로 이루어진 증기에 기저를 노출시켜 기판의 표면에 생성하는 단층이다. A self-assembled monolayer film, which is a technique for manufacturing a conventional nanostructure, is a thin film obtained by forming a stable monolayer film by reacting spontaneously with a solid surface, and shows very high regularity for a specific molecule. Self-assembled monolayer films are monolayers formed on the surface of a substrate by dipping the base in a solution containing a ligand that reacts to the surface or exposing the base to vapors of reactive species.

자기조립 단층막을 형성시키기 위하여, 마스터를 제조한 이후에 예비 폴리머를 마스터에 주입한 후, 열이나 빛으로 경화시킨다. 이와 같은 방식으로 완성된 스탬프에 Hexadecanethiol을 수용한 알코올 용액을 격심하여 기판의 표면을 덮고 있 는 금에 접촉시켜 잉크의 화학변화에 의하여 자기조립 단층막을 형성시킨다. In order to form a self-assembled monolayer film, after preparing the master, prepolymer is injected into the master and cured with heat or light. In this way, the alcohol solution containing Hexadecanethiol is intensely contacted with the gold covering the surface of the substrate to form a self-assembled monolayer film by chemical change of ink.

종래의 나노 크기 구조물을 제조하기 위한 이-빔 리쏘그래피 방법은 감광제에 마스크를 통하여 전사하는 방식이 아니라 직접 형상을 전사하는 방식이기 때문에 구조물을 제조할 때마다 고가의 이-빔을 사용해야 한다는 점에서 비용이 많이 소요되는 문제점을 갖는다. 종래의 나노 크기 구조물을 제조하기 위하여 자기조립 단층막을 형성시킨 방법은 프린팅하는 형상에 제한이 많은 문제점을 갖는다.Since the conventional two-beam lithography method for manufacturing nanoscale structures is a method of transferring a shape directly to a photosensitive agent, rather than a mask, it is necessary to use an expensive e-beam every time a structure is manufactured. It has a costly problem. The method of forming a self-assembled monolayer film in order to manufacture a conventional nano-size structure has a lot of problems in the printing shape.

따라서, 본 발명은 상기와 같은 문제점들을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 이-빔을 통하여 가공하는 기술과 같이 고가의 장비가 들지 않도록 저압화학 기상증착 방식으로 나노 구조물을 제조하는 나노 구조물 가공용 쉐도우 마스크 제조 방법을 제공하는 것에 있다.Accordingly, the present invention has been made to solve the above problems, an object of the present invention is to produce a nanostructure in a low pressure chemical vapor deposition method so as not to expensive equipment, such as processing technology through the e-beam It is providing the shadow mask manufacturing method for a structure processing.

본 발명의 다른 목적은 형상의 제한이 없이 다양한 형상의 구조물을 제조하기 위한 나노 구조물 가공용 쉐도우 마스크 제조 방법을 제공하는 것에 있다.Another object of the present invention is to provide a method for producing a shadow mask for processing nanostructures for producing a structure of various shapes without limiting the shape.

본 발명의 상술한 목적, 장점들 및 신규한 특징들은 첨부한 도면들을 참조하여 설명되는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이나, 첨부한 도면들은 본 발명을 명확하게 기술하고자 하는 것으로서 본 발명의 보호범위가 도면에 나타난 구성에 국한되지는 않는다.The above objects, advantages, and novel features of the present invention will become more apparent from the following detailed description and preferred embodiments described with reference to the accompanying drawings, but the accompanying drawings are intended to clearly describe the present invention. The protection scope of the present invention is not limited to the configuration shown in the drawings.

이와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징으로서, 본 발명에 따른 나노 구조물 가공용 쉐도우 마스크 제조 방법은 실리콘 기판을 열산화하여 상부면과 하부면에 실리콘 산화막을 형성시키는 단계와, 실리콘 산화막에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계와, 실리콘 기판의 상부면에 형성된 실리콘 산화막과 실리콘 질화막을 구조물 형상에 따라 식각하는 단계와, 실리콘 기판의 하부면에 형성된 실리콘 산화막과 실리콘 질화막을 식각하여 실리콘막 함몰부를 형성시키는 단계와, 실리콘막 함몰부를 통하여 노출된 실리콘 기판의 부분을 습식에칭하는 단계와, 실리콘 기판의 외부로 노출된 면에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계로 구성된다.As a feature of the present invention for achieving the object of the present invention, a method for manufacturing a shadow mask for processing a nanostructure according to the present invention comprises the steps of thermally oxidizing a silicon substrate to form a silicon oxide film on the upper and lower surfaces, silicon oxide film Low pressure chemical vapor deposition of a silicon nitride film having a low internal stress, etching the silicon oxide film and the silicon nitride film formed on the upper surface of the silicon substrate according to the structure shape, and the silicon oxide film and silicon nitride film formed on the lower surface of the silicon substrate. Etching to form a silicon film depression, wet etching a portion of the silicon substrate exposed through the silicon film depression, and low pressure chemical vapor deposition of a silicon nitride film having a low internal stress on the surface exposed to the outside of the silicon substrate. It consists of steps.

또한, 본 발명의 다른 특징으로서, 본 발명에 따른 나노 구조물 제조 방법은 실리콘 기판을 열산화하여 상부면과 하부면에 실리콘 산화막을 형성시키는 단계와, 실리콘 산화막에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계와, 실리콘 기판의 상부면에 형성된 실리콘 산화막과 실리콘 질화막을 구조물 형상에 따라 식각하는 단계와, 실리콘 기판의 하부면에 형성된 실리콘 산화막과 실리콘 질화막을 식각하여 실리콘막 함몰부를 형성시키는 단계와, 실리콘막 함몰부를 통하여 노출된 실리콘 기판의 부분을 습식에칭하는 단계와, 실리콘 기판의 외부면에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계를 포함하는 나노 구조물 가공용 쉐도우 마스크를 제조하는 공정과, 나노 구조물 가공용 세도우 마스크를 가공용 기판에 정렬시켜 구조물 제조용 재료를 기판상에 증착시키는 공정으로 구성된다.In addition, as another feature of the present invention, the method for manufacturing a nanostructure according to the present invention comprises the steps of thermally oxidizing a silicon substrate to form a silicon oxide film on the upper and lower surfaces, and low-pressure chemical Vapor deposition, etching the silicon oxide film and the silicon nitride film formed on the upper surface of the silicon substrate according to the shape of the structure, and etching the silicon oxide film and the silicon nitride film formed on the lower surface of the silicon substrate to form a silicon film depression. And wet etching a portion of the silicon substrate exposed through the silicon film recess, and low pressure chemical vapor deposition of the silicon nitride film having a low internal stress on the outer surface of the silicon substrate. Substrate for processing process and shadow mask for nano structure processing And depositing a material for manufacturing a structure on a substrate.

이하에서는, 본 발명에 따른 나노 구조물 가공용 쉐도우 마스크 제조 방법 및 그 마스크를 이용한 나노 구조물 제조 방법의 실시예에 관하여 첨부된 도면을 참조하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings, an embodiment of a method for manufacturing a shadow mask for processing nanostructures and a method for manufacturing a nanostructure using the mask according to the present invention will be described in detail.

도 1은 본 발명에 따른 나노 구조물 가공용 쉐도우 마스크 제조 방법의 흐름도이고, 도 2는 본 발명에 따라 쉐도우 마스크 제조용으로 준비된 실리콘 기판을 도시한 단면도이다. 본 발명에 따라 나노 구조물 가공용 쉐도우 마스크를 제조하기 위하여, 먼저 실리콘 기판(1)을 열산화하여 상부면과 하부면에 실리콘 산화막(2)을 형성시킨다(S10).1 is a flowchart of a method for manufacturing a shadow mask for processing a nanostructure according to the present invention, and FIG. 2 is a cross-sectional view illustrating a silicon substrate prepared for manufacturing a shadow mask according to the present invention. In order to manufacture a shadow mask for processing a nanostructure according to the present invention, first, the silicon substrate 1 is thermally oxidized to form a silicon oxide film 2 on the upper and lower surfaces (S10).

실리콘 기판(1)은 500㎛ 내외의 두께를 갖고 결정방향이 실리콘 결정방향의 정의에서 실리콘 기판에 수직인 방향인 <100>이며, 저항이 5∼10Ω㎝인 실리콘으로 구성된다. 실리콘 기판(1)의 표면 손상 정도에 따라서 기판(1) 표면의 산화율이 영향을 받을 수 있기 때문에, 바람직하게 실리콘 기판(1)은 산화이전에 알씨에이(RCA) 세척이 된다. The silicon substrate 1 has a thickness of about 500 μm, the crystal direction is <100> in the direction perpendicular to the silicon substrate in the definition of the silicon crystal direction, and is composed of silicon having a resistance of 5 to 10? Cm. Since the oxidation rate of the surface of the substrate 1 may be affected by the degree of surface damage of the silicon substrate 1, the silicon substrate 1 is preferably cleaned with RCA before oxidation.

RCA 세척 단계에서 실리콘 기판(1)은 60∼100℃ 정도로 열이 가해지는 NH4OH+H2O2+H2O, HCl+H2O2+H2O, 및 희석화된 HF 용액 등을 통과하면서 세척된다. 실리콘 기판(1)은 이러한 용액들에 세척되는 공정 사이사이에 순수한 물에 세척될 수 있다. 이는 실리콘 기판(1)이 NH4OH+H2O2+H2O, HCl+H2 O2+H2O 용액들을 통과하면서 재오염(Recontamination)될 수 있기 때문이다. 이와 같은 RCA 세척 단계에서 실리콘 기판(1)상에 형성된 금속잔류물, 유기물 등이 제거된다.In the RCA washing step, the silicon substrate 1 is subjected to NH 4 OH + H 2 O 2 + H 2 O, HCl + H 2 O 2 + H 2 O, and diluted HF solution, which are heated to about 60 to 100 ° C. It is washed while passing. The silicon substrate 1 can be washed in pure water between processes which are washed in such solutions. This is because the silicon substrate 1 can be recontaminated while passing through NH 4 OH + H 2 O 2 + H 2 O, HCl + H 2 O 2 + H 2 O solutions. In this RCA cleaning step, metal residues and organic substances formed on the silicon substrate 1 are removed.

연속적으로, 실리콘 기판(1)은 900℃∼1250℃의 온도 범위내에서 산소를 포함하는 기체에 노출되어 실리콘 표면이 산화되도록 하는 건식 산화 또는 동일한 온 도 범위내에서 수분에 노출시켜 실리콘 표면이 산화되도록 하는 습식 산화의 방식으로 산화된다. 실리콘 산화막(2)은 열산화 시간에 따라서 그 두께가 조절되며 본 발명에 따라 1000Å 내외의 두께를 갖도록 실리콘 기판(1)상에서 성장된다.Subsequently, the silicon substrate 1 is exposed to a gas containing oxygen within a temperature range of 900 ° C to 1250 ° C so as to oxidize the silicon surface or exposed to moisture within the same temperature range to oxidize the silicon surface. It is oxidized in the manner of wet oxidation. The thickness of the silicon oxide film 2 is controlled according to the thermal oxidation time and is grown on the silicon substrate 1 so as to have a thickness of about 1000 mW according to the present invention.

실리콘 기판(1)이 열산화되어 실리콘 산화막(2)이 형성된 후, 실리콘 산화막(2)상에는 내부응력이 낮은 실리콘 질화막(4)이 저압화학 기상증착(LPCVD; Low Pressure Chemical Vapor Deposition)된다(S20). 실리콘 질화막(4)을 증착시키기 위한 증착용기에는 SiH2Cl2 및 NH3가 보유되고, 내부가 수십 mTorr∼수십 Torr 사이의 압력으로 유지된다. 또한, 증착용기 내부의 온도는 800℃∼1000℃ 내외로 유지된다. After the silicon substrate 1 is thermally oxidized to form the silicon oxide film 2, the silicon nitride film 4 having low internal stress is subjected to low pressure chemical vapor deposition (LPCVD) on the silicon oxide film 2 (S20). ). SiH 2 Cl 2 and NH 3 are retained in the deposition vessel for depositing the silicon nitride film 4, and the inside is maintained at a pressure between several tens of mTorr and several tens of Torr. In addition, the temperature inside the deposition vessel is maintained at about 800 to 1000 ℃.

이러한 온도, 압력 조건에서 실리콘 질화막(4)의 증착율은 20∼100Å/min으로 유지된다. 따라서, 실리콘 기판(1)에 실리콘 질화막(4)을 증착시키는 시간을 조절함에 의하여 실리콘 질화막(4)이 형성되는 두께를 조절할 수 있다. 본 발명에 따라, 실리콘 질화막(4)은 2000Å 내외의 두께로 증착된다. 저압화학 기상증착의 방식으로 증착된 실리콘 질화막(4)은 매우 낮은 증착율로 표면에 차례로 증착되기 때문에 매우 낮은 내부 응력값을 갖는다. 구체적으로, 실리콘 질화막(4)의 압축응력과 인장응력은 50MPa∼300MPa의 범위내에서 형성된다. 이는 실리콘 질화막(4)의 증착율이 수천 Å/min일 경우 압축응력과 인장응력이 1000MPa 이상의 값을 갖는 경우에 비하여 상대적으로 작은 내부응력값을 갖는다.Under such temperature and pressure conditions, the deposition rate of the silicon nitride film 4 is maintained at 20 to 100 mW / min. Therefore, by controlling the time for depositing the silicon nitride film 4 on the silicon substrate 1, the thickness of the silicon nitride film 4 can be adjusted. According to the present invention, the silicon nitride film 4 is deposited to a thickness of about 2000 mu s. The silicon nitride film 4 deposited by the low pressure chemical vapor deposition method has a very low internal stress value because it is sequentially deposited on the surface at a very low deposition rate. Specifically, the compressive stress and tensile stress of the silicon nitride film 4 are formed within the range of 50 MPa to 300 MPa. It has a relatively small internal stress value when the deposition rate of the silicon nitride film 4 is several thousand mW / min, compared with the case where the compressive stress and the tensile stress have a value of 1000 MPa or more.

다음으로, 실리콘 기판(1)의 상부면에 제조하고자 하는 구조물의 형상에 따라서 실리콘 산화막(2)과 실리콘 질화막(4)을 식각한다(S30). 도 3은 본 발명에 따 라 실리콘 기판의 상부면을 식각하는 공정을 도시한 사시도이다. 도 3에 도시된 바와 같이, 실리콘 기판(1)의 상부면에 형성된 실리콘 산화막(2)과 실리콘 질화막(4)은 복수의 배열을 갖도록 식각된다. Next, the silicon oxide film 2 and the silicon nitride film 4 are etched according to the shape of the structure to be manufactured on the upper surface of the silicon substrate 1 (S30). 3 is a perspective view illustrating a process of etching an upper surface of a silicon substrate according to the present invention. As shown in FIG. 3, the silicon oxide film 2 and the silicon nitride film 4 formed on the upper surface of the silicon substrate 1 are etched to have a plurality of arrangements.

실리콘 기판(1)의 상부면을 식각하기 위하여, 격자배열 패턴(24)이 형성된 마스크(22)는 실리콘 기판(1)에 정렬된다. 자외선 광원(20)은 실리콘 기판(1)과 마스크(22)를 정렬된 후 노광된다. 실리콘 기판(1)에 형성되는 격자배열 패턴(24)의 폭(W)은 수 마이크로미터 단위로 형성된다. In order to etch the top surface of the silicon substrate 1, the mask 22 on which the lattice array pattern 24 is formed is aligned with the silicon substrate 1. The ultraviolet light source 20 is exposed after aligning the silicon substrate 1 and the mask 22. The width W of the lattice array pattern 24 formed on the silicon substrate 1 is formed in units of several micrometers.

노광 후 노광된 면을 현상하면, 실리콘 기판(1)의 상부면에 형성된 실리콘 산화막(2)과 실리콘 질화막(4)에 미세격자홈(6)이 형성된다. 건식식각에 의하여 미세격자홈(6)은 마이크로미터 단위로 형성된다. 도 3에서는 본 발명의 실시예에 따라 미세격자홈(6)을 형성하는 공정을 나타내었으나, 일자형의 구조물이 연속적으로 형성되는 배열을 제조하도록 마스크의 격자배열 패턴이 구비될 수 있으며, 그외의 다양한 배열형의 패턴이 구비될 수 있다.When the exposed surface is developed after exposure, the fine lattice grooves 6 are formed in the silicon oxide film 2 and the silicon nitride film 4 formed on the upper surface of the silicon substrate 1. The microlattice groove 6 is formed in micrometer units by dry etching. 3 illustrates a process of forming the microlattice groove 6 according to the embodiment of the present invention, the grid array pattern of the mask may be provided to produce an arrangement in which the straight structure is formed continuously, and other various An array pattern may be provided.

실리콘 기판(1)의 상부면에 구조물에 대응되는 미세격자홈을 형성시킨 후에, 실리콘 기판(1)의 하부면에 형성된 실리콘 산화막(2)과 실리콘 질화막(4)을 식각하여 실리콘막 함몰부(8)를 형성시킨다(S40). 도 4는 본 발명에 따라 실리콘막 함몰부를 형성시키는 공정의 사시도이다. 도 4에 도시된 바와 같이, 실리콘막 함몰부(8)를 형성시키기 위하여 실리콘 기판(1)은 함몰부 패턴(34)이 형성된 마스크(32)에 정렬된다.After forming the fine lattice groove corresponding to the structure on the upper surface of the silicon substrate 1, the silicon oxide film 2 and the silicon nitride film 4 formed on the lower surface of the silicon substrate 1 are etched to form a silicon film recessed portion ( 8) to form (S40). 4 is a perspective view of a process for forming a silicon film depression in accordance with the present invention. As shown in FIG. 4, the silicon substrate 1 is aligned with the mask 32 on which the recess pattern 34 is formed so as to form the silicon film recess 8.

자외선 광원(30)은 함몰부 패턴(34)이 형성되어 있는 마스크(32)상에 노광된 다. 함몰부 패턴(34)에 노광 후 노광부위를 현상 및 건식식각한다. 건식식각 공정에서 실리콘 기판(1)의 하부면에 형성된 실리콘 산화막(2)과 실리콘 질화막(4)은 제거된다. 이에 따라, 실리콘 기판(1)의 하부면에는 실리콘 산화막(2) 및 실리콘 질화막(4)이 제거된 실리콘막 함몰부(8)가 형성된다.The ultraviolet light source 30 is exposed on the mask 32 in which the depression pattern 34 is formed. After the exposure to the recess pattern 34, the exposed portion is developed and dry-etched. In the dry etching process, the silicon oxide film 2 and the silicon nitride film 4 formed on the lower surface of the silicon substrate 1 are removed. Accordingly, the silicon film recessed portion 8 from which the silicon oxide film 2 and the silicon nitride film 4 are removed is formed on the lower surface of the silicon substrate 1.

다음으로, 실리콘 기판(1)은 에천트(42)가 보유된 습식에칭 용기(40)에 함침되어 이방성 습식에칭된다(S50). 도 5는 실리콘 기판이 에천트에 함침되는 공정을 도시한 사시도이다. 도 5에서는 두꺼운 사면체 형태의 기판이 에천트에 함침된 형태를 도시하였으나, 이는 설명의 편의를 위한 것으로서 실제로 실리콘 기판(1)은 500㎛의 얇은 두께를 갖는다.Next, the silicon substrate 1 is impregnated in the wet etching container 40 in which the etchant 42 is held, and is anisotropic wet etching (S50). 5 is a perspective view illustrating a process in which a silicon substrate is impregnated with an etchant. In FIG. 5, the thick tetrahedral substrate is impregnated with the etchant. However, this is for convenience of description. In fact, the silicon substrate 1 has a thin thickness of 500 μm.

습식에칭 용기(40)에 보유된 에천트(42)는 20% 내외의 질량비의 수산화 테트라메틸 암모늄(TMAH, TetraMethyl Ammonium Hydroxide)가 함유된 에칭액으로 구성되고, 온도가 90℃ 내외로 유지된다. 실리콘 기판(1)은 TMAH 에칭액 내에 보유되어 이방성 화학에칭된다. 이 경우, 실리콘 기판(1)의 실리콘 재질은 실리콘의 방향성이 <100>방향이고 TMAH 에칭액이 사용됨에 의하여 수평면에 대하여 54.74°의 일정한 각도를 갖도록 화학에칭된다. The etchant 42 held in the wet etching vessel 40 is composed of an etchant containing tetramethyl ammonium hydroxide (TMAH, TetraMethyl Ammonium Hydroxide) in a mass ratio of about 20%, and the temperature is maintained at about 90 ° C. The silicon substrate 1 is held in a TMAH etchant and is anisotropic chemically etched. In this case, the silicon material of the silicon substrate 1 is chemically etched to have a constant angle of 54.74 ° with respect to the horizontal plane by the direction of silicon <100> and the TMAH etchant.

도 6a는 이방성 화학에칭된 실리콘 기판을 도시한 사시도이고, 도 6b는 도 6a의 A-A선의 단면도이다. 도 7은 본 발명에 따라 제조된 나노 쉐도우 마스크의 단면도이다. 도 6a 및 도 6b에 도시된 바와 같이, 실리콘 기판(1)에는 일정한 각도를 갖는 경사면홈(9)이 형성된다. 경사면홈(9)은 사다리꼴 기둥형으로 형성된다. 이에 따라, 미세격자홈(6)은 실리콘 기판(1)의 상부면을 관통하도록 형성되고 미세격자 홈(6)이 형성된 면의 하부에 형성된 실리콘 기판(1)이 제거됨에 의하여 상부에서 투시할 경우 구멍이 상하로 관통되도록 제조된다.FIG. 6A is a perspective view illustrating an anisotropic chemically etched silicon substrate, and FIG. 6B is a cross-sectional view taken along line A-A of FIG. 6A. 7 is a cross-sectional view of a nanoshadow mask made in accordance with the present invention. As shown in FIGS. 6A and 6B, the inclined surface grooves 9 having a predetermined angle are formed in the silicon substrate 1. The inclined surface groove 9 is formed in a trapezoidal columnar shape. Accordingly, when the microlattice groove 6 is formed to penetrate the upper surface of the silicon substrate 1 and is viewed from above by removing the silicon substrate 1 formed under the surface where the microlattice groove 6 is formed. The hole is made to penetrate up and down.

도 6a 및 도 6b에 도시된 미세격자홈(6)은 일반적인 건식에칭에 의하여 형성되기 때문에 마이크로미터 단위의 규격을 갖도록 제조된다. 상술한 공정에 의하여 제조된 실리콘 기판(1)을 미세구조물을 제조하기 위한 마스크로 사용할 경우, 제조되는 미세구조물의 규격 또한 마이크로미터 단위의 규격을 갖는 구조물로서 제조된다. 6A and 6B, the microlattice groove 6 shown in Figs. 6A and 6B is manufactured by general dry etching, and is manufactured to have a standard of micrometer unit. When the silicon substrate 1 manufactured by the above-described process is used as a mask for producing a microstructure, the size of the microstructure to be manufactured is also manufactured as a structure having a size in micrometers.

실리콘 기판을 습식에칭한 후, 실리콘 기판(1)의 외부로 노출된 면에 실리콘 질화막이 저압화학 기상증착된다(S60). 실리콘 질화막(14)을 증착시키기 위한 증착용기에는 SiH2Cl2 및 NH3가 보유되고, 내부가 수십mTorr∼수십Torr 사이의 압력으로 유지된다. 또한, 증착용기 내부의 온도는 800℃∼1000℃ 내외로 유지된다. 이러한 화학조건하에서 SiH2Cl2 및 NH3가 반응을 일으켜 실리콘 질화막(14)이 실리콘 기판(1)의 전체 표면에 증착된다.After wet etching the silicon substrate, the silicon nitride film is low-pressure chemical vapor deposition on the surface exposed to the outside of the silicon substrate 1 (S60). SiH 2 Cl 2 and NH 3 are retained in the deposition vessel for depositing the silicon nitride film 14, and the inside is maintained at a pressure between several tens of mTorr and several tens of Torr. In addition, the temperature inside the deposition vessel is maintained at about 800 to 1000 ℃. Under these chemical conditions, SiH 2 Cl 2 and NH 3 react to deposit the silicon nitride film 14 on the entire surface of the silicon substrate 1.

상술한 온도, 압력 조건에서 실리콘 질화막(14)의 증착율은 20∼100Å/min으로 유지되어 실리콘 질화막(14)의 내부응력이 증착율이 높은 경우에 비하여 상대적으로 작은 값을 갖는다. 실리콘 질화막(4)의 증착율이 20Å/min 이하일 경우에는 증착시간이 너무 오래 걸리는 문제점이 있고, 실리콘 질화막(4)의 증착율이 100Å/min 이상일 경우에는 실리콘 질화막(4)의 내부응력이 커지는 문제점이 있다.The deposition rate of the silicon nitride film 14 is maintained at 20 to 100 kW / min under the above-described temperature and pressure conditions, so that the internal stress of the silicon nitride film 14 has a relatively small value as compared with the case where the deposition rate is high. If the deposition rate of the silicon nitride film 4 is less than 20 kW / min, the deposition time may be too long. If the deposition rate of the silicon nitride film 4 is 100 kW / min or more, the internal stress of the silicon nitride film 4 may increase. have.

다만, 도 7에 도시된 바와 같이, 실리콘 질화막(14)은 미세격자홈(6) 벽면에 균일하게 증착되는 것이 아니라, 미세격자홈(6) 내부의 중앙부 벽면에 비하여 미세격자홈(6) 표면부에 보다 더 두껍게 증착된다. 따라서, 미세격자홈(6) 근처에서의 실리콘 질화막(14) 증착율을 계산하여 증착시간을 조절하면 나노미터 단위의 나노구조물 제조용 홈(12)이 형성된 나노 쉐도우 마스크(10)가 완성된다. 구체적으로, 실리콘 질화막(14)의 압축응력과 인장응력은 50MPa∼300MPa의 범위내에서 형성된다. 이는 실리콘 질화막(14)의 증착율이 수천 Å/min일 경우 압축응력과 인장응력이 1000MPa 이상의 값을 갖는 경우에 비하여 상대적으로 작은 내부응력값을 갖는다.However, as shown in FIG. 7, the silicon nitride film 14 is not uniformly deposited on the wall of the microlattice groove 6, but the surface of the microlattice groove 6 as compared to the central wall of the inside of the microlattice groove 6. It is deposited thicker than in the part. Therefore, when the deposition time is adjusted by calculating the deposition rate of the silicon nitride film 14 near the microlattice groove 6, the nano shadow mask 10 in which the grooves 12 for manufacturing nanostructures are formed in nanometers is completed. Specifically, the compressive stress and tensile stress of the silicon nitride film 14 are formed within the range of 50 MPa to 300 MPa. It has a relatively small internal stress value when the deposition rate of the silicon nitride film 14 is several thousand mW / min, compared to the case where the compressive stress and the tensile stress have a value of 1000 MPa or more.

도 8은 본 발명에 따라 제조된 나노 쉐도우 마스크에 나노구조물 제조용 기판이 정렬된 상태를 나타내는 단면도이고, 도 9는 본 발명에 따라 제조된 나도 쉐도우 마스크를 사용하여 제조된 나노구조물의 사시도이다. 도 8에 도시된 바와 같이, 상술한 공정에 따라 제조된 나노 쉐도우 마스크(10)는 나노구조물을 제조하기 위하여 나노구조물 제조용 기판(50)에 정렬된다. 8 is a cross-sectional view illustrating a state in which a substrate for manufacturing a nanostructure is aligned with a nanoshadow mask manufactured according to the present invention, and FIG. 9 is a perspective view of a nanostructure manufactured using a Nado shadow mask manufactured according to the present invention. As shown in FIG. 8, the nano shadow mask 10 manufactured according to the above-described process is aligned with the substrate 50 for manufacturing nanostructures in order to manufacture nanostructures.

나노구조물 제조용 기판(50)과 나노 쉐도우 마스크(10)가 정렬된 상태에서, 나노구조물 제조용 재료를 나노구조물 제조용 홈(12)을 통과시켜 나노구조물 제조용 기판(50) 상에 증착시킨다. 이에 따라, 기판(50)상에 증착된 재료에 의하여 제조된 나노구조물(52)은 나노구조물 제조용 홈(12)의 배치에 대응되는 형상으로 제조된다. In a state where the nanostructure fabrication substrate 50 and the nano shadow mask 10 are aligned, the nanostructure fabrication material is passed through the nanostructure fabrication groove 12 to be deposited on the nanostructure fabrication substrate 50. Accordingly, the nanostructure 52 manufactured by the material deposited on the substrate 50 is manufactured in a shape corresponding to the arrangement of the grooves 12 for manufacturing the nanostructure.

본 발명의 실시예에 따라 나노구조물(52)을 수회 증착시킨 후에는 나노구조물 제조용 홈(12)이 나노구조물(52) 제조용 물질에 의하여 점점 좁혀질 수 있다. 이 경우, 나노구조물 제조용 홈(12) 내부에 형성된 나노구조물(52) 제조용 물질은 별도의 화학처리에 의하여 제거된다. 본 발명의 변형예로서, 나노구조물(52)의 형상은 복수의 격자가 배열형으로 배치된 것 뿐만 아니라, 길이가 긴 일자형 배열이 배치된 것일 수 있다. After depositing the nanostructure 52 several times according to the embodiment of the present invention, the nanostructure manufacturing groove 12 may be gradually narrowed by the material for manufacturing the nanostructure 52. In this case, the material for manufacturing the nanostructure 52 formed inside the groove 12 for manufacturing the nanostructure is removed by a separate chemical treatment. As a variation of the present invention, the shape of the nanostructure 52 may be not only a plurality of lattice arranged in an array, but also a long straight array.

이상에서 설명된 실시예는 본 발명의 바람직한 실시예를 설명한 것에 불과하고, 본 발명의 권리범위는 설명된 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상과 특허청구범위내에서 이 분야의 당업자에 의하여 다양한 변경, 변형 또는 치환이 가능할 것이며, 그와 같은 실시예들은 본 발명의 범위에 속하는 것으로 이해되어야 한다.The embodiments described above are merely to describe preferred embodiments of the present invention, the scope of the present invention is not limited to the described embodiments, those skilled in the art within the spirit and claims of the present invention It will be understood that various changes, modifications, or substitutions may be made thereto, and such embodiments are to be understood as being within the scope of the present invention.

본 발명은 고비용의 나노단위 크기의 이-빔을 직접 구조물에 전사할 필요가 없이 실리콘 질화물을 저압화학 기상증착함에 의하여 보다 저렴한 비용으로 나노단위 크기의 구조물을 제조할 수 있는 효과를 갖는다. 또한, 나노구조물을 프린팅 방식으로 제조할 경우 형상에 제약에 따름에 반하여, 본 발명은 형상에 제한이 없이 마이크로미터 단위로 식각된 마스크에 실리콘 질화물을 저압화학 기상증착함에 의하여 나노단위 크기의 마스크를 제조할 수 있다. 뿐만 아니라, 나노구조물 제조시마다 감광제를 별도로 사용하지 않은 상태에서 증착에 의하여 나노구조물을 제조할 수 있는 현저한 효과를 갖는다.The present invention has the effect of producing nano-sized structures at a lower cost by low pressure chemical vapor deposition of silicon nitride without the need to transfer expensive nano-sized e-beams directly to the structures. In addition, in the manufacturing of the nanostructure by the printing method, according to the constraints on the shape, the present invention is not limited to the shape of the nano-sized mask by etching the silicon nitride on the mask etched in micrometer unit by a low-pressure chemical vapor deposition It can manufacture. In addition, there is a remarkable effect that the nanostructures can be produced by evaporation without using a photosensitive agent every time the nanostructures are manufactured.

Claims (14)

실리콘 기판을 열산화하여 상부면과 하부면에 실리콘 산화막을 형성시키는 단계와;Thermally oxidizing the silicon substrate to form a silicon oxide film on the top and bottom surfaces; 상기 실리콘 산화막에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계와;Low pressure chemical vapor deposition of a silicon nitride film having a low internal stress on the silicon oxide film; 상기 실리콘 기판의 상부면에 형성된 상기 실리콘 산화막과 상기 실리콘 질화막을 구조물 형상에 따라 식각하는 단계와;Etching the silicon oxide film and the silicon nitride film formed on the upper surface of the silicon substrate according to a structure shape; 상기 실리콘 기판의 하부면에 형성된 상기 실리콘 산화막과 실리콘 질화막을 식각하여 실리콘막 함몰부를 형성시키는 단계와;Etching the silicon oxide film and the silicon nitride film formed on the lower surface of the silicon substrate to form a silicon film depression; 상기 실리콘막 함몰부를 통하여 노출된 상기 실리콘 기판의 부분을 습식에칭하는 단계와;Wet etching a portion of the silicon substrate exposed through the silicon film depression; 상기 실리콘 기판의 외부로 노출된 면에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계로 구성된 나노 구조물 가공용 쉐도우 마스크 제조 방법.A method of manufacturing a shadow mask for processing nanostructures, comprising: performing low-pressure chemical vapor deposition on a silicon nitride film having a low internal stress on a surface exposed to the outside of the silicon substrate. 제 1항에 있어서, 상기 실리콘 기판의 외부로 노출된 면에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계는,The method of claim 1, wherein the low pressure chemical vapor deposition of the silicon nitride film having a low internal stress on the surface exposed to the outside of the silicon substrate is performed. 상기 구조물 형상 사이의 간격을 나노크기 단위로 줄이도록 저압화학 기상증착하는 시간을 조절하는 단계를 더 포함하는 나노 구조물 가공용 쉐도우 마스크 제 조 방법.The method for manufacturing a shadow mask for processing nanostructures further comprising the step of adjusting the time between low pressure chemical vapor deposition to reduce the interval between the structure shape in nano-size units. 제 1항 또는 제 2항에 있어서, 상기 실리콘 기판의 상부면에 형성된 상기 실리콘 산화막과 실리콘 질화막을 구조물 형상에 따라 식각하는 단계는,The method of claim 1, wherein the etching of the silicon oxide film and the silicon nitride film formed on the upper surface of the silicon substrate is performed according to a structure shape. 상기 실리콘 산화막과 실리콘 질화막을 복수의 행렬로 구성된 전극형 구조물로 식각하는 나노 구조물 가공용 쉐도우 마스크 제조 방법.A method of manufacturing a shadow mask for processing nanostructures, wherein the silicon oxide film and the silicon nitride film are etched into an electrode structure having a plurality of matrices. 제 1항 또는 제 2항에 있어서, 상기 실리콘 기판의 상부면에 형성된 상기 실리콘 산화막과 실리콘 질화막을 구조물 형상에 따라 식각하는 단계는,The method of claim 1, wherein the etching of the silicon oxide film and the silicon nitride film formed on the upper surface of the silicon substrate is performed according to a structure shape. 상기 실리콘 산화막과 실리콘 질화막을 미세 직선형 전극형 구조물로 식각하는 나노 구조물 가공용 쉐도우 마스크 제조 방법.The method of manufacturing a shadow mask for processing nanostructures etching the silicon oxide film and the silicon nitride film into a fine linear electrode structure. 제 1항 또는 제 2항에 있어서, 상기 실리콘막 함몰부를 통하여 노출된 상기 실리콘 기판의 부분을 습식에칭하는 단계는,The method of claim 1, wherein the wet etching of the portion of the silicon substrate exposed through the silicon film recess is performed. 상기 실리콘 기판을 수산화 테트라메틸 암모늄 에칭액에 함침시켜 상기 실리콘 기판을 사다리꼴 기둥형으로 습식에칭하는 나노 구조물 가공용 쉐도우 마스크 제조 방법.A method for producing a shadow mask for processing nanostructures, wherein the silicon substrate is impregnated with tetramethyl ammonium hydroxide etchant to wet-etch the silicon substrate into a trapezoidal columnar shape. 제 1항에 있어서, 상기 실리콘 기판을 열산화하여 상부면과 하부면에 실리콘 산화막을 형성시키는 단계는,The method of claim 1, wherein the step of thermally oxidizing the silicon substrate to form a silicon oxide film on the upper and lower surfaces, 상기 실리콘 기판으로부터 금속잔류물과 유기물을 제거하기 위하여 상기 실리콘 기판을 알씨에이(RCA) 세척하는 단계를 더 포함하는 나노 구조물 가공용 쉐도우 마스크 제조 방법.Method of manufacturing a shadow mask for processing nanostructures further comprising the RCA cleaning the silicon substrate to remove metal residues and organics from the silicon substrate. 제 1항에 있어서, 상기 실리콘 기판의 외부로 노출된 면에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계는,The method of claim 1, wherein the low pressure chemical vapor deposition of the silicon nitride film having a low internal stress on the surface exposed to the outside of the silicon substrate is performed. 상기 실리콘 질화막의 증착율을 20∼100Å/min으로 유지하는 나노 구조물 가공용 쉐도우 마스크 제조 방법.A method for producing a shadow mask for processing nanostructures, wherein the deposition rate of the silicon nitride film is maintained at 20 to 100 mW / min. 실리콘 기판을 열산화하여 상부면과 하부면에 실리콘 산화막을 형성시키는 단계와,Thermally oxidizing the silicon substrate to form a silicon oxide film on the upper and lower surfaces; 상기 실리콘 산화막에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계와,Low pressure chemical vapor deposition of a silicon nitride film having a low internal stress on the silicon oxide film; 상기 실리콘 기판의 상부면에 형성된 상기 실리콘 산화막과 실리콘 질화막을 구조물 형상에 따라 식각하는 단계와,Etching the silicon oxide film and the silicon nitride film formed on the upper surface of the silicon substrate according to a structure shape; 상기 실리콘 기판의 하부면에 형성된 상기 실리콘 산화막과 실리콘 질화막을 식각하여 실리콘막 함몰부를 형성시키는 단계와,Etching the silicon oxide film and the silicon nitride film formed on the lower surface of the silicon substrate to form a silicon film depression; 상기 실리콘막 함몰부를 통하여 노출된 상기 실리콘 기판의 부분을 습식에칭하는 단계와,Wet etching a portion of the silicon substrate exposed through the silicon film depression; 상기 실리콘 기판의 외부면에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계를 포함하는 나노 구조물 가공용 쉐도우 마스크를 제조하는 공정 과;Manufacturing a shadow mask for processing nanostructures including low pressure chemical vapor deposition of a silicon nitride film having a low internal stress on an outer surface of the silicon substrate; 상기 나노 구조물 가공용 세도우 마스크를 가공용 기판에 정렬시켜 상기 구조물 제조용 재료를 기판상에 증착시키는 공정으로 구성되는 나노 구조물 제조 방법.And arranging the shadow mask for processing the nanostructures on the substrate for processing, and depositing the material for manufacturing the structure on the substrate. 제 8항에 있어서, 상기 실리콘 기판의 외부로 노출된 면에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계는,The method of claim 8, wherein the low pressure chemical vapor deposition of the silicon nitride film having a low internal stress on the surface exposed to the outside of the silicon substrate is performed. 상기 구조물 형상 사이의 간격을 나노크기 단위로 줄이도록 저압화학 기상증착하는 시간을 조절하는 단계를 더 포함하는 나노 구조물 제조 방법.Further comprising the step of adjusting the time of low pressure chemical vapor deposition to reduce the interval between the structure shape in units of nanoscale. 제 8항 또는 제 9항에 있어서, 상기 실리콘 기판의 상부면에 형성된 상기 실리콘 산화막과 실리콘 질화막을 구조물 형상에 따라 식각하는 단계는,The method of claim 8 or 9, wherein the etching the silicon oxide film and the silicon nitride film formed on the upper surface of the silicon substrate according to the shape of the structure, 상기 실리콘 산화막과 실리콘 질화막을 복수의 행렬로 구성된 전극형 구조물로 식각하는 나노 구조물 제조 방법.And etching the silicon oxide film and the silicon nitride film into an electrode structure having a plurality of matrices. 제 8항 또는 제 9항에 있어서, 상기 실리콘 기판의 상부면에 형성된 상기 실리콘 산화막과 실리콘 질화막을 구조물 형상에 따라 식각하는 단계는,The method of claim 8 or 9, wherein the etching the silicon oxide film and the silicon nitride film formed on the upper surface of the silicon substrate according to the shape of the structure, 상기 실리콘 산화막과 실리콘 질화막을 미세 직선형 전극형 구조물로 식각하는 나노 구조물 제조 방법.The nanostructure manufacturing method of etching the silicon oxide film and silicon nitride film into a fine linear electrode-like structure. 제 8항 또는 제 9항에 있어서, 상기 실리콘막 함몰부를 통하여 노출된 상기 실리콘 기판의 부분을 습식에칭하는 단계는,10. The method of claim 8 or 9, wherein wet etching the portion of the silicon substrate exposed through the silicon film depression, 상기 실리콘 기판을 수산화 테트라메틸 암모늄 에칭액에 함침시켜 상기 실리콘 기판을 사다리꼴 기둥형으로 습식에칭하는 나노 구조물 제조 방법.And impregnating the silicon substrate with a tetramethyl ammonium hydroxide etchant to wet-etch the silicon substrate into a trapezoidal columnar shape. 제 8항에 있어서, 상기 실리콘 기판을 열산화하여 상부면과 하부면에 실리콘 산화막을 형성시키는 단계는,The method of claim 8, wherein the step of thermally oxidizing the silicon substrate to form a silicon oxide film on the upper surface and the lower surface, 상기 실리콘 기판으로부터 금속잔류물과 유기물을 제거하기 위하여 상기 실리콘 기판을 알씨에이(RCA) 세척하는 단계를 더 포함하는 나노 구조물 제조 방법.And cleaning the silicon substrate (RCA) to remove metal residues and organics from the silicon substrate. 제 8항에 있어서, 상기 실리콘 기판의 외부로 노출된 면에 내부응력이 낮은 실리콘 질화막을 저압화학 기상증착하는 단계는,The method of claim 8, wherein the low pressure chemical vapor deposition of the silicon nitride film having a low internal stress on the surface exposed to the outside of the silicon substrate is performed. 상기 실리콘 질화막의 증착율을 20∼100Å/min으로 유지하는 나노 구조물 제조 방법.The nanostructure manufacturing method for maintaining the deposition rate of the silicon nitride film to 20 ~ 100 Å / min.
KR1020050003459A 2005-01-13 2005-01-13 Fabrication method of shadow mask for manufacturing nano structure and fabrication method of nano structure using the same KR100690012B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050003459A KR100690012B1 (en) 2005-01-13 2005-01-13 Fabrication method of shadow mask for manufacturing nano structure and fabrication method of nano structure using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050003459A KR100690012B1 (en) 2005-01-13 2005-01-13 Fabrication method of shadow mask for manufacturing nano structure and fabrication method of nano structure using the same

Publications (2)

Publication Number Publication Date
KR20060082740A KR20060082740A (en) 2006-07-19
KR100690012B1 true KR100690012B1 (en) 2007-03-08

Family

ID=37173350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050003459A KR100690012B1 (en) 2005-01-13 2005-01-13 Fabrication method of shadow mask for manufacturing nano structure and fabrication method of nano structure using the same

Country Status (1)

Country Link
KR (1) KR100690012B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11638388B2 (en) * 2020-05-15 2023-04-25 The Hong Kong University Of Science And Technology High-resolution shadow masks

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024672A (en) * 1997-09-05 1999-04-06 이종덕 Method for manufacturing field emission array (FA) on silicon (SOI) substrate formed on insulating layer
KR20010036161A (en) * 1999-10-06 2001-05-07 윤종용 Method for forming a contact hole of a self-aligned contact using a hard mask
KR100363100B1 (en) 2001-05-24 2002-12-05 Samsung Electronics Co Ltd Semiconductor device including transistor and fabricating method thereof
KR20030016857A (en) * 2001-08-22 2003-03-03 삼성전자주식회사 Method Of Forming Etch Stop Pattern For Protecting Isolation Layer
KR20040077272A (en) * 2003-02-28 2004-09-04 삼성전자주식회사 Method of etching silicon nitride film
KR20050045799A (en) * 2003-11-11 2005-05-17 삼성전자주식회사 Spin-on glass composition and method of forming a silicon oxide layer in semiconductor manufacturing process using the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990024672A (en) * 1997-09-05 1999-04-06 이종덕 Method for manufacturing field emission array (FA) on silicon (SOI) substrate formed on insulating layer
KR20010036161A (en) * 1999-10-06 2001-05-07 윤종용 Method for forming a contact hole of a self-aligned contact using a hard mask
KR100363100B1 (en) 2001-05-24 2002-12-05 Samsung Electronics Co Ltd Semiconductor device including transistor and fabricating method thereof
KR20030016857A (en) * 2001-08-22 2003-03-03 삼성전자주식회사 Method Of Forming Etch Stop Pattern For Protecting Isolation Layer
KR20040077272A (en) * 2003-02-28 2004-09-04 삼성전자주식회사 Method of etching silicon nitride film
KR20050045799A (en) * 2003-11-11 2005-05-17 삼성전자주식회사 Spin-on glass composition and method of forming a silicon oxide layer in semiconductor manufacturing process using the same

Also Published As

Publication number Publication date
KR20060082740A (en) 2006-07-19

Similar Documents

Publication Publication Date Title
US8894871B2 (en) Lithography method using tilted evaporation
US7758794B2 (en) Method of making an article comprising nanoscale patterns with reduced edge roughness
JP5883621B2 (en) System and method for imprint-derived block copolymer patterning
TWI505336B (en) Method for making metal grating
US20120107562A1 (en) Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
KR101831017B1 (en) Method of preparing Graphene Nanoribbon Arrays and Sensor comprising the same
JP5644192B2 (en) Method for forming laminated resin film and method for manufacturing semiconductor device
KR101828293B1 (en) forming method of nanostructure pattern by vacuum deposition, manufacturing method of sensor device and sensor device thereby
JP2014078713A (en) Block copolymer assembly, apparatus, and block copolymer assembly structure
KR100987331B1 (en) Methods for manufacturing nanostructure using liquid phase deposition technology and nanostructure thereof
US20100055620A1 (en) Nanostructure fabrication
KR101789921B1 (en) Method of manufacturing a nano thin-layer pattern structure
KR100690012B1 (en) Fabrication method of shadow mask for manufacturing nano structure and fabrication method of nano structure using the same
JP6236918B2 (en) Method for producing template for nanoimprint
KR102630085B1 (en) Ultrafine pattern and fabricating method of the same
CN111430513A (en) Preparation method of nano-column and preparation method of nano-column L ED device
KR20200077646A (en) Method of forming miicrstructure and nanostructure using metal assisted chemical etching
KR101656480B1 (en) Method of transferring graphene
JP6357753B2 (en) Manufacturing method of nanoimprint mold
JP4997811B2 (en) Mold and mold manufacturing method
KR101886056B1 (en) forming method of nanostructure pattern by vacuum deposition and sensor device thereby
KR20100025363A (en) A method for fabricating a nanopattern, a method for fabricating a mask and a nanoimprint lithography method
KR20100133139A (en) Mold and method for manufacturing mold, method for transferring pattern
KR100590440B1 (en) Fabrication method of nano electrode structure using lpcvd process
US7585334B2 (en) Manufacturing method for molecular rulers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110201

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee