KR100687323B1 - 액정 표시 소자의 라인 반전용 공통 전압 변환 회로 - Google Patents

액정 표시 소자의 라인 반전용 공통 전압 변환 회로 Download PDF

Info

Publication number
KR100687323B1
KR100687323B1 KR1019990024575A KR19990024575A KR100687323B1 KR 100687323 B1 KR100687323 B1 KR 100687323B1 KR 1019990024575 A KR1019990024575 A KR 1019990024575A KR 19990024575 A KR19990024575 A KR 19990024575A KR 100687323 B1 KR100687323 B1 KR 100687323B1
Authority
KR
South Korea
Prior art keywords
common voltage
resistor
nmos transistor
amplitude
adjusting
Prior art date
Application number
KR1019990024575A
Other languages
English (en)
Other versions
KR20010003990A (ko
Inventor
윤상호
김하숙
김성곤
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1019990024575A priority Critical patent/KR100687323B1/ko
Publication of KR20010003990A publication Critical patent/KR20010003990A/ko
Application granted granted Critical
Publication of KR100687323B1 publication Critical patent/KR100687323B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 액정 표시 소자(LCD) 모듈의 라인 반전 구동 회로에 있어서 극성 신호를 진폭과 레벨이 조절가능한 공통 전압으로 변환하는 회로에 관한 것이다.
본 발명은 극성 신호를 진폭과 레벨이 조절가능한 공통 전압으로 변환하는 회로에 있어서, 극성 신호를 입력으로 하는 입력부; 상기 입력부에서 출력되는 신호에 따라 공통 전압을 출력하는 공통 전압 출력부; 상기 공통 전압 출력부에서 출력되는 공통 전압의 진폭을 조절하는 진폭 조절부; 및, 상기 공통 전압의 레벨을 조절하는 레벨 조절부를 포함한다.

Description

액정 표시 소자의 라인 반전용 공통 전압 변환 회로{LCD line inversion Vcom circuit}
도 1은 종래의 액정 표시 소자의 라인 반전 구동용 공통 전압 변환 회로.
도 2는 본 발명의 실시예에 따른 액정 표시 소자의 라인 반전 구동용 공통 전압 변환 회로.
도 3은 본 발명의 일실시예에 따른 액정 표시 소자의 라인 반전 구동용 공통 전압 변환 회로에 있어서, 저항값의 변화에 따른 시뮬레이션 결과를 도시한 도면.
(도면의 주요 부분에 대한 부호의 설명)
10: 입력부 20: 과전류 방지 수단
30: 공통 전압 출력부 40: 진폭 조절부
50: 레벨 조절부
N1, N2: NMOS 트랜지스터 P1: PMOS 트랜지스터
21, 22, 41, 43, 51, 53: 저항 42, 52: 가변 저항
12, 44: 커패시터
본 발명은 액정 표시 소자(Liquid Crystal Display: 이하 LCD라 칭한다) 모듈(Module)의 라인 반전(Line Inversion) 구동 회로에 관한 것으로서, 보다 구체적으로는 극성 신호를 공통 전압으로 변환하는 회로에 관한 것이다.
LCD 모듈의 구동에 있어서, 모듈의 구동을 위한 신호에는 항상 인가되는 공통 전압(Common Voltage: Vcom)와 각각의 세그먼트(Segment)에 신호의 인가 유무를 결정하는 온/오프(On/Off) 신호가 있어서, 상기 두 신호의 논리 조합에 의하여 액정 인가 전압이 결정된다. 그리고, 라인 반전 구동 방식에서 공통 전압은 진폭과 레벨이 조절가능한 교류가 되어야 하며, 라인마다 공통 전압과 데이터 전압이 바뀌어 인가된다. 따라서, 상기와 같은 라인 반전 구동 회로에 있어서는 극성 신호를 진폭과 레벨이 조절가능한 공통 전압으로 변환하는 회로가 필요하게 되는데, 라인마다 바뀌는 극성 신호의 최대값과 최소값의 차이에 해당하는 진폭을 조절하거나, 상기 진폭을 일정하게 유지한 상태에서 레벨(Level)을 조절함으로써 공통 전압 신호를 얻게된다.
도 1은 종래의 라인 반전용 공통 전압 변환 회로를 도시한 것이다. 도 1을 참조하면, 종래의 라인 반전용 공통 전압 변환 회로는 극성 신호(MPOL)가 저항(R1)을 통해 제 1 OP 앰프(Operational Amplifier: OP1)의 반전(-) 단자에 입력되고 상기 제 1 OP 앰프(OP2)의 비반전(+) 단자에는 공통 전압(Vcom)의 진폭을 조절하기 위하여 가변 저항(VR1)과 저항(R2, R3), 그리고 커패시터(Capacitor: C3)가 연결되어 있다. 그리고, 공통 전압(Vcom)의 레벨을 조절하기 위하여 제 1 OP 앰프(OP1)의 반전(-) 단자와 상기 제 1 OP 앰프(OP1)의 출력단 사이에는 가변 저항(VR2)과 커패 시터(C1)가 병렬로 연결되어 있어서, 여기에서 극성 신호(MPOL)를 증폭하게 된다.
또한, 상기의 제 1 OP 앰프(OP1)의 출력을 입력으로 받아들이는 제 2 OP 앰프(OP2)가 있어서 상기의 제 1 OP 앰프(OP1)에서 증폭된 신호를 다시 증폭하고, 상기 제 2 OP 앰프(OP2)의 출력은 저항(R5)을 통하여, NPN 이극 접합 트랜지스터(Bipolar Junction Transister: 이하 BJT라 칭한다)와 PNP BJT, 그리고 커패시터(C4, C5)로 이루어진 전류를 증폭하기 위한 전류 부스터(Booster) 회로와 연결된다. 이 때, 상기의 제 2 OP 앰프(OP2)의 비반전(+) 입력 단자와 전류 부스터 회로의 출력단 사이에는 저항(R4)과 커패시터(C2)가 병렬로 연결되어 상기 전류 부스터 회로의 출력 신호와 함께 합해져서 공통 전압(Vcom)이 된다.
그러나, 상기와 같은 종래의 라인 반전용 공통 전압 변환 회로는 고가의 OP 앰프와 전류 부스터 회로, 커패시터와 저항 등 다수의 회로 소자로 구성되어 있어 제작 비용이 많이 들고, 전체 회로가 차지하는 면적이 크다.
또한, 외부에서 노이즈(Noise)가 들어올 경우, 노이즈 성분이 그대로 OP 앰프를 통해 증폭되어 출력 쪽에 나타나므로 LCD 패널(Panel)의 화면 품질도 떨어뜨리게 되는 단점이 있다.
본 발명은 상기한 바와 같은 종래 기술의 문제점을 해결하기 위하여, 고가의 OP 앰프나 전류 부스터 회로 등을 사용하지 않고, MOS(Metal Oxide Semiconductor)와 저항, 커패시터 만을 사용하여 구성이 간단한 라인 반전용 공통 전압 변환 회로를 구현함으로써, 회로 제작에 드는 비용을 줄이고, 전체 부품들이 차지하는 PCB(Printed Circuit Board) 상의 면적도 줄이는데 그 목적이 있다.
본 발명의 또 다른 목적은, PMOS(P-channel MOS) 트랜지스터와 NMOS(N-channel MOS) 트랜지스터로 구성된 CMOS(Complementary MOS)를 이용하여 외부에서 들어오는 노이즈에 무관한 라인 반전용 공통 전압 변환 회로를 제공하는데 그 목적이 있다.
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 LCD 모듈의 라인 반전 방식의 경우에 극성 신호를 공통 전압 신호로 변환하는 회로에 있어서, 극성 신호를 입력으로 하는 입력부; 상기 입력부에서 출력되는 신호에 따라 공통 전압을 출력하는 공통 전압 출력부; 상기 공통 전압 출력부에서 출력되는 공통 전압의 진폭을 조절하는 진폭 조절부; 및, 상기 공통 전압의 레벨을 조절하는 레벨 조절부로 이루어지는 것을 특징으로 한다.
상기 입력부는 NMOS 트랜지스터와 저항으로 구성되어 극성 신호에 따라 상기 공통 전압 출력부를 제어하기 위한 신호를 출력하는 것을 특징으로 한다.
상기 공통 전압 출력부는 PMOS 트랜지스터와 NMOS 트랜지스터가 직렬로 연결된 CMOS와 커패시터로 이루어져서, 상기 입력부의 신호에 따라 PMOS 트랜지스터 또는 NMOS 트랜지스터가 턴-온됨으로써 공통 전압을 출력하는 것을 특징으로 한다.
상기 공통 전압 출력부는 상기 CMOS에서 출력되는 신호를 커패시터를 통과시킴으로써, 직류 성분을 차단하고 교류 성분의 공통 전압을 출력하는 것을 특징으로 한다.
상기 입력부는 상기 공통 전압 출력부를 구성하는 PMOS 트랜지스터와 NMOS 트랜지스터가 동시에 턴-온되는 경우 전원과 접지 사이에 과전류가 흐르는 것을 방지하기 위한 과전류 방지 수단을 포함하는 것을 특징으로 한다.
상기 과전류 방지 수단은 크기가 다른 저항이 직렬로 연결되어 상기 공통 전압 출력부를 구성하는 PMOS 트랜지스터와 NMOS 트랜지스터의 게이트에 인가되는 전압을 분배함으로써, 상기 PMOS 트랜지스터와 NMOS 트랜지스터가 동시에 턴-온되는 것을 방지하는 것을 특징으로 한다.
상기 진폭 조절부는 다수의 저항과 커패시터로 구성되어, 가변 저항의 조정에 의해서 공통 전압의 최대값과 최소값의 차이에 해당하는 진폭을 조절하는 것을 특징으로 한다.
상기 레벨 조절부는 다수의 저항으로 구성되어, 가변 저항의 조정에 의해서 진폭을 일정하게 유지한 상태로 공통 전압의 레벨을 조절하는 것을 특징으로 한다.
이하 첨부한 도면에 의거하여 본 발명의 실시예를 자세히 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 LCD 라인 반전 구동 방식에서의 공통 전압 변환 회로를 도시한 것이다. 도 2를 참조하면, 본 발명은 극성 신호(MPOL)를 입력으로 하는 입력부(10); 상기 입력부(10)에서 출력되는 신호에 따라 공통 전압(Vcom)을 출력하는 공통 전압 출력부(30); 상기 공통 전압 출력부(30)에서 출력되는 공통 전압(Vcom)의 진폭을 조절하는 진폭 조절부(40); 및, 상기 공통 전압(Vcom)의 레벨을 조절하는 레벨 조절부(50)로 이루어진다.
상기 입력부(10)는 제 1 NMOS 트랜지스터(N1)와 과전류 방지 수단(20)으로 구성되는데, 상기 제 1 NMOS 트랜지스터(N1)의 드레인(Drain)은 과전류 방지 수단(20)을 통하여 전원 전압(Vcc)과 연결되고, 소오스(Source)는 접지 전원에 연결되며, 게이트(Gate)를 통하여 극성 신호(MPOL)를 제공받는다.
상기 과전류 방지 수단(20)은 제 1 및 제 2 저항(21, 22)이 직렬로 연결되어 상기 제 1 저항(21)은 전원 전압(Vcc)으로 이어지고, 제 2 저항(22)은 제 1 NMOS 트랜지스터(N1)의 드레인으로 이어지는데, 제 1 저항(21)과 제 2 저항(22) 사이의 제 1 노드(n1)의 전압이 상기 공통 전압 출력부(30)를 구성하는 제 1 PMOS 트랜지스터(P1)의 게이트로 인가되고, 제 2 저항(22)과 제 1 NMOS 트랜지스터(N1)의 드레인 사이의 제 2 노드(n2)의 전압이 공통 전압 출력부(30)의 제 2 NMOS 트랜지스터(N2)의 게이트로 인가된다.
상기 공통 전압 출력부(30)는 제 1 PMOS 트랜지스터(P1)의 드레인과 제 2 NMOS 트랜지스터(N2)의 드레인이 서로 연결된 CMOS와 커패시터(31)로 구성되어 있는데, 상기 제 1 PMOS 트랜지스터(P1)의 소오스는 진폭 조절부(40)로 제공되고, 제 2 NMOS 트랜지스터(N2)의 소오스는 접지 전원으로 이어지며, 공통 전압(Vcom)은 상기 제 1 PMOS 트랜지스터(P1)와 제 2 NMOS 트랜지스터(N2)의 드레인에 연결된 제 1 커패시터(31)를 통하여 출력된다.
상기 진폭 조절부(40)는 저항(42, 43)과 커패시터(44)가 병렬로 연결되고, 여기에 직렬로 저항(41)과 전원 전압(Vcc)이 연결되어 있는데, 상기의 가변 저항(42)을 조절함으로써 제 1 PMOS 트랜지스터(P1)의 소오스 즉, 노드 A에 원하는 전압이 항상 인가되도록 할 수 있다.
상기 레벨 조절부(50)는 저항(51, 52, 53)과 -5 볼트의 전원이 직렬로 연결되어 있는데, 가변 저항(52)을 조정함으로써 저항(51, 52, 53)값에 의한 전압 분배에 의해 공통 전압 출력부(30)의 출력단에 원하는 레벨의 공통 전압(Vcom)을 출력할 수 있다.
따라서, 본 발명의 진폭 조절부(40)의 가변 저항(42)을 조정함으로써 특정 진폭을 갖도록 공통 전압(Vcom)을 조절할 수 있고, 레벨 조절부(50)의 가변 저항(52)을 조정함으로써 진폭을 일정하게 유지한 상태로 공통 전압(Vcom)의 레벨을 조절할 수 있다.
상기한 바와 같은 본 발명에 실시예에 따른 공통 전압 회로의 동작을 설명하면 다음과 같다.
먼저, 공통 전압(Vcom)의 진폭을 조절하기 위해서는 진폭 조절부(40)의 가변 저항(42)을 조정하여 노드 A에 인가되는 전압을 조절하게 되는데, 노드 A에는 상기에서 조정된 가변 저항(42)과 나머지 저항(41, 43)에 의해 일정한 전압을 유지하게 되고, 이렇게 조절된 전압은 공통 전압(Vcom)의 진폭이 된다.
진폭을 일정하게 유지한 상태에서 레벨 조절부(50)의 가변 저항(52)을 조정하면, 레벨 조절부(50)의 가변 저항(52)과 나머지 저항(51, 53)에 의해 공통 전압(Vcom)의 진폭은 변하지 않고, 레벨만 변하게 된다.
상기와 같이, 공통 전압(Vcom)의 진폭과 레벨을 조절한 상태에서 입력부(10)에 극성 신호(MPOL)가 인가되는데, 상기 극성 신호(MPOL)는 통상적으로 0 ~ 3.3 볼트 사이의 값을 가진다. 극성 신호(MPOL)가 "0"의 상태로 인가되는 경우에는 제 1 NMOS 트랜지스터(N1)는 턴-오프(Turn-Off) 되고 입력부(10)에는 전류가 흐르지 않음으로써 공통 전압 출력부(30)의 제 1 PMOS 트랜지스터(P1)의 게이트와 제 2 NMOS 트랜지스터(N2)의 게이트에는 5 볼트의 전원 전압(Vcc)이 인가된다. 이렇게 인가된 전압(5 볼트)은 공통 전압 출력부(30)의 제 2 NMOS 트랜지스터(N2)를 턴-온(Turn-On)시키고, 상기 공통 전압 출력부(30)는 커패시터(31)를 통하여 "0"의 공통 전압(Vcom)을 출력하게 된다. 이 때 레벨 조절부(50)의 가변 저항(52)을 조정함으로써 "0"의 공통 전압(Vcom)을 원하는 레벨의 음의 신호로 바꿀 수 있다.
극성 신호(MPOL)가 3.3 볼트인 상태로 입력부(10)의 제 1 NMOS 트랜지스터(N1)의 게이트에 인가되면, 상기 제 1 NMOS 트랜지스터(N1)는 턴-온되고 저항(21, 22)을 통해 전류가 흐르게 되는데, 하단의 저항(22)은 150Ω을 사용하고 상단의 저항(21)은 1㏀의 저항을 사용하기 때문에 공통 전압 출력부(30)를 구성하는 제 1 PMOS 트랜지스터(P1)와 제 2 NMOS 트랜지스터(N2)의 게이트에는 낮은 전압이 인가된다. 따라서, 상기 제 1 PMOS 트랜지스터(P1)와 제 2 NMOS 트랜지스터(N2)는 동시에 턴-온되지 않고, 상기 제 1 PMOS 트랜지스터(P1)만 턴-온됨으로써 커패시터(31)를 통하여 High의 상태인 공통 전압(Vcom)이 출력된다. 여기에서도 레벨 조절부(50)의 가변 저항(52)을 조정함으로써 공통 전압(Vcom)을 원하는 레벨의 전압으로 조절할 수 있다.
공통 전압 출력부(30)의 제 1 PMOS 트랜지스터(P1)와 제 2 NMOS 트랜지스터(N2)가 동시에 턴-온되는 경우에는 상기 제 1 PMOS 트랜지스터(P1)와 제 2 NMOS 트랜지스터(N2)를 통하여 전원 전압(Vcc)에서 접지 전원으로 과전류가 흐르 게 되는데, 상기와 같이 입력부(10)에 서로 다른 값을 가지는 저항(21, 22)을 직렬로 연결하여 상기 제 1 PMOS 트랜지스터(P1)와 제 2 NMOS 트랜지스터(N2)가 동시에 턴-온되지 않도록 함으로써 과전류가 흐르는 것을 방지할 수 있다.
도 3은 본 발명의 실시예에 따른 LCD 라인 반전용 공통 전압 변환 회로에 있어서 진폭 조절부(40)의 가변 저항(42)을 조정하여 노드 A의 전압이 3.8 볼트가 되도록 세팅(Setting)한 후, 레벨 조절부(50)의 가변 저항(52)의 변화에 따른 공통 전압(Vcom)의 변화를 시뮬레이션(Simulation)한 결과이다. 도 3을 참조하면, 진폭 조절부(40)의 가변 저항(42)을 조정하여 노드 A의 진압을 3.8 볼트로 세팅한 경우에, 극성 신호(MPOL)가 3.3 볼트와 0 볼트의 값을 천이하면서 변하더라도 노드 A의 전압(VA)은 변화하지 않고 3.8 볼트로 일정하게 유지되는 것을 볼 수 있다.
상기와 같이, 진폭을 고정하고 레벨 조절부(50)의 가변 저항(52) 값을 1㏀과 1.5㏀, 2㏀으로 변화시킨 경우, 공통 전압(Vcom)은 각각 V1과 V2, V3로 출력값이 바뀌게 되는데, 이 때 레벨 조절부(50)의 가변 저항(52)을 바꾸어 가며, 공통 전압(Vcom)의 레벨을 변화시키더라도 공통 전압(Vcom)의 진폭은 3.8 볼트로 일정하게 유지되는 것을 볼 수 있다.
상기의 시뮬레이션 결과에서 알 수 있는 바와 같이 본 발명의 실시예에 따른 LCD 라인 반전용 공통 전압 변환 회로에 의해서, 극성 신호(MPOL)를 진폭과 레벨이 조절 가능한 공통 전압(Vcom)으로 변환하는 데 있어서 진폭 조절용 가변 저항(42)과 레벨 조절용 가변 저항(52)을 조정함으로써 원하는 진폭과 레벨을 가지는 공통 전압(Vcom)을 얻을 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명의 공통 전압 변환 회로에 의하면, 종래의 LCD 라인 반전용 공통 전압 변환 회로의 경우와 같이 고가의 OP Amp와 다수의 회로 소자를 사용하지 않고 3개의 MOS 트랜지스터와 저항, 그리고 커패시터 만을 이용함으로써 회로 제작에 드는 비용을 줄이고, 전체 회로가 PCB 상에 차지하는 면적도 감소시킬 수 있는 이점이 있다.
또한, OP Amp를 사용하는 경우에는 극성 신호 뿐 아니라 외부 노이즈도 OP Amp를 통하여 증폭되어 출력 신호인 공통 전압에 나타나게 되는데, PMOS 트랜지스터과 NMOS 트랜지스터로 구성된 CMOS를 사용함으로써 외부 노이즈가 공통 전압에 나타나는 것을 막고 LCD 패널의 화면 품질을 향상시킬 수 있다.
또한, 상기 CMOS를 구성하는 PMOS 트랜지스터와 NMOS 트랜지스터의 게이트에 다른 값을 갖는 저항을 연결함으로써, 상기 PMOS 트랜지스터와 NMOS 트랜지스터가 동시에 턴-온되는 것을 차단하여, 과전류가 흐르는 것을 방지할 수 있다.
기타 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (7)

  1. LCD 모듈의 라인 반전 방식의 경우에 극성 신호를 공통 전압으로 변환하는 회로에 있어서,
    극성 신호를 입력으로 하는 입력부와,
    상기 입력부에서 출력되는 신호에 따라 공통 전압을 출력하는 공통 전압 출력부와,
    상기 공통 전압 출력부에서 출력되는 공통 전압의 진폭을 조절하는 진폭 조절부와,
    상기 공통 전압의 레벨을 조절하는 레벨 조절부로 이루어지는 것을 특징으로 하는 공통 전압 변환 회로.
  2. 제 1항에 있어서, 상기 입력부는
    제 1 NMOS 트랜지스터와 과전류 방지 수단으로 구성되는데,
    상기 제 1 NMOS 트랜지스터의 드레인은 과전류 방지 수단을 통하여 전원 전압과 연결되고, 소오스는 접지 전원에 연결되며, 게이트를 통하여 극성 신호를 제공받는 것을 특징으로 하는 공통 전압 변환 회로.
  3. 제 1 항에 있어서, 공통 전압 출력부는
    제 1 PMOS 트랜지스터의 드레인과 제 2 NMOS 트랜지스터의 드레인이 서로 연 결된 CMOS와 커패시터로 구성되는데,
    상기 제 1 PMOS 트랜지스터의 소오스는 진폭 조절부로 제공되고, 제 2 NMOS 트랜지스터의 소오스는 접지 전원으로 이어지며, 상기 제 1 PMOS 트랜지스터와 제 2 NMOS 트랜지스터의 드레인에 연결된 커패시터를 통하여 공통 전압이 출력되는 것을 특징으로 하는 공통 전압 변환 회로.
  4. 제 2 항에 있어서, 상기 과전류 방지 수단은
    상기 공통 전압 출력부의 CMOS를 구성하는 제 1 PMOS 트랜지스터와 제 2 NMOS 트랜지스터의 게이트에 서로 다른 전압을 인가함으로써, 상기 제 1 PMOS 트랜지스터와 제 2 NMOS 트랜지스터가 동시에 턴-온되지 않도록 하는 것을 특징으로 하는 공통 전압 변환 회로.
  5. 제 4 항에 있어서, 상기 과전류 방지 수단은
    제 1 및 제 2 저항이 직렬로 연결되어 상기 제 1 저항은 전원 전압으로 이어지고, 제 2 저항은 제 1 NMOS 트랜지스터의 드레인으로 이어지는데,
    제 1 저항과 제 2 저항 사이의 제 1 노드의 전압이 상기 공통 전압 출력부를 구성하는 제 1 PMOS 트랜지스터의 게이트로 인가되고, 제 2 저항과 제 1 NMOS 트랜지스터의 드레인 사이의 제 2 노드의 전압이 제 2 NMOS 트랜지스터의 게이트로 인가되는 것을 특징으로 하는 공통 전압 변환 회로.
  6. 제 1항에 있어서, 상기 진폭 조절부는
    저항 및 이에 인접한 가변 저항이 커패시터와 병렬로 연결되고, 여기에 직렬로 저항과 전원 전압이 연결되어 있어서, 상기의 가변 저항을 조절함으로써 제 1 PMOS 트랜지스터의 소오스에 특정 전압이 항상 인가되도록 하는 것을 특징으로 하는 공통 전압 변환 회로.
  7. 제 1 항에 있어서, 상기 레벨 조절부는
    저항 및 가변 저항과 -5 볼트의 전원이 직렬로 연결되어 있고, 가변 저항을 조정함으로써 공통 전압 출력부의 출력단에 원하는 레벨의 공통 전압을 출력하는 것을 특징으로 하는 공통 전압 변환 회로.
KR1019990024575A 1999-06-28 1999-06-28 액정 표시 소자의 라인 반전용 공통 전압 변환 회로 KR100687323B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990024575A KR100687323B1 (ko) 1999-06-28 1999-06-28 액정 표시 소자의 라인 반전용 공통 전압 변환 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990024575A KR100687323B1 (ko) 1999-06-28 1999-06-28 액정 표시 소자의 라인 반전용 공통 전압 변환 회로

Publications (2)

Publication Number Publication Date
KR20010003990A KR20010003990A (ko) 2001-01-15
KR100687323B1 true KR100687323B1 (ko) 2007-02-27

Family

ID=19595773

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990024575A KR100687323B1 (ko) 1999-06-28 1999-06-28 액정 표시 소자의 라인 반전용 공통 전압 변환 회로

Country Status (1)

Country Link
KR (1) KR100687323B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11893954B2 (en) 2020-09-18 2024-02-06 Samsung Electronics Co., Ltd. Display device and method for controlling same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039091A (ko) * 2000-11-20 2002-05-25 김순택 변동 기준 전압을 이용한 평판 디스플레이 구동 장치
JP4869516B2 (ja) 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
KR100806898B1 (ko) * 2001-08-21 2008-02-22 삼성전자주식회사 액정 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08184806A (ja) * 1994-12-28 1996-07-16 Sharp Corp 液晶駆動用電源
JPH0990913A (ja) * 1995-09-19 1997-04-04 Casio Comput Co Ltd 液晶駆動方法及び液晶表示装置
JPH09236790A (ja) * 1995-12-28 1997-09-09 Advanced Display:Kk 液晶表示装置およびその駆動方法
JPH1062741A (ja) * 1996-06-06 1998-03-06 Toshiba Corp 表示装置
KR19980016971A (ko) * 1996-08-30 1998-06-05 김광호 공통 전압 자동 조절 장치
KR100188128B1 (ko) * 1996-05-23 1999-06-01 김광호 액정 표시 장치의 대비비 조절 장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08184806A (ja) * 1994-12-28 1996-07-16 Sharp Corp 液晶駆動用電源
JPH0990913A (ja) * 1995-09-19 1997-04-04 Casio Comput Co Ltd 液晶駆動方法及び液晶表示装置
JPH09236790A (ja) * 1995-12-28 1997-09-09 Advanced Display:Kk 液晶表示装置およびその駆動方法
KR100188128B1 (ko) * 1996-05-23 1999-06-01 김광호 액정 표시 장치의 대비비 조절 장치
JPH1062741A (ja) * 1996-06-06 1998-03-06 Toshiba Corp 表示装置
KR19980016971A (ko) * 1996-08-30 1998-06-05 김광호 공통 전압 자동 조절 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11893954B2 (en) 2020-09-18 2024-02-06 Samsung Electronics Co., Ltd. Display device and method for controlling same

Also Published As

Publication number Publication date
KR20010003990A (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US6781449B2 (en) Electronic output stage
US5907259A (en) Operational amplification circuit capable of driving a high load
US6288564B1 (en) Line receiver circuit with line termination impedance
US7019585B1 (en) Method and circuit for adjusting a reference voltage signal
US8604844B2 (en) Output circuit
US7675330B2 (en) Low power differential signaling transmitter
JP3934109B2 (ja) ラインドライバ
US6664814B1 (en) Output driver for an integrated circuit
KR940020668A (ko) 조절된 캐스코드 이득 증대를 위한 궤환 증폭기(Feedback Amplifier for Regulated Cascode Gain Enhancement)
US7071739B1 (en) Termination sense-and-match differential driver
US6166570A (en) Output buffer circuit with switchable common mode output level
US5235218A (en) Switching constant current source circuit
JP2009517975A (ja) 大信号出力ブースト段を備えた小信号増幅器
JP2003152523A (ja) ドライバ回路
KR100687323B1 (ko) 액정 표시 소자의 라인 반전용 공통 전압 변환 회로
KR19990087228A (ko) 내부전압 기준출력 구동기
GB2319412A (en) Differential output circuit
JP3482159B2 (ja) 電源装置、及びこれを用いた液晶表示装置
US5920217A (en) 50% Duty cycle signal generator
US6278322B1 (en) Transconductance amplifier and automatic gain control device using it
JPH09246885A (ja) 入力回路及びオペアンプ回路並びに半導体集積回路装置
US7436224B2 (en) Low variation voltage output differential for differential drivers
US6940353B2 (en) High frequency power amplifier
JP2865163B2 (ja) 安定化電源回路
JP2005333736A (ja) 過電流防止回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130107

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140116

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 12

EXPY Expiration of term