KR100685489B1 - Digial frequency deviation compensator - Google Patents

Digial frequency deviation compensator Download PDF

Info

Publication number
KR100685489B1
KR100685489B1 KR1020060028888A KR20060028888A KR100685489B1 KR 100685489 B1 KR100685489 B1 KR 100685489B1 KR 1020060028888 A KR1020060028888 A KR 1020060028888A KR 20060028888 A KR20060028888 A KR 20060028888A KR 100685489 B1 KR100685489 B1 KR 100685489B1
Authority
KR
South Korea
Prior art keywords
frequency
deviation
temperature
output
oscillation frequency
Prior art date
Application number
KR1020060028888A
Other languages
Korean (ko)
Inventor
김병우
Original Assignee
김병우
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김병우 filed Critical 김병우
Priority to KR1020060028888A priority Critical patent/KR100685489B1/en
Application granted granted Critical
Publication of KR100685489B1 publication Critical patent/KR100685489B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/02—Details
    • H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

A digital frequency deviation compensator is provided to output a stable clock signal of 1Hz by compensating a frequency deviation and a temperature deviation of a crystal oscillator. A digital frequency deviation compensator includes a crystal oscillator(311), a first divider(312), a frequency deviation counter(313), a temperature deviation counter(314), a pulse mixer(317), and a second divider(318). The crystal oscillator(311) outputs a first oscillation frequency having a frequency deviation. The first divider(312) receives the first oscillation frequency and outputs a first division signal. The frequency deviation counter(313) receives the first oscillation frequency and the first division signal, and compensates the frequency deviation. The temperature deviation counter(314) receives an inverse signal of the first oscillation frequency and the first division signal, and compensates the frequency deviation of the first oscillation frequency according to a temperature characteristic of the crystal oscillator(311). The pulse mixer(317) receives the output signal of the frequency deviation counter(313) and the temperature deviation counter(314), and outputs a second oscillation frequency having the compensated frequency deviation. The second divider(318) receives the second oscillation frequency and outputs a second division signal.

Description

디지털 주파수 편차 보상기{Digial frequency deviation compensator}Digital frequency deviation compensator

도 1은 본 발명에 따른 디지털 주파수 편차 보상기에 적용된 주파수 편차 보상 방법을 설명하는 도면이다.1 is a view illustrating a frequency deviation compensation method applied to a digital frequency deviation compensator according to the present invention.

도 2는 크리스탈 발진기로부터 출력되는 발진 주파수가 설계자가 원하는 주파수보다 어느 정도 낮은 지 또는 빠른 지 여부를 판단하는 주파수 측정 장치의 일예이다.2 is an example of a frequency measuring device for determining whether an oscillation frequency output from a crystal oscillator is lower or faster than a frequency desired by a designer.

도 3은 본 발명에서 제안하는 디지털 주파수 편차 보상 장치의 블록도이다.3 is a block diagram of a digital frequency deviation compensation device proposed in the present invention.

도 4a와 도 4b는 본 발명에서 제안하는 디지털 주파수 편차 보상 장치에 사용된 주파수 편차 카운터 및 온도 편차 카운터의 일예이다.4A and 4B are examples of a frequency deviation counter and a temperature deviation counter used in the digital frequency deviation compensation device proposed by the present invention.

도 5는 본 발명에 따른 디지털 주파수 편차 카운터에 사용된 입출력 신호들의 파형도이다.5 is a waveform diagram of input and output signals used in the digital frequency deviation counter according to the present invention.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

311: 크리스탈 발진기 312, 318: 분주기311: crystal oscillator 312, 318: frequency divider

313 주파수 편타 카운터 314:온도 편차 카운터313 frequency deflection counter 314: temperature deviation counter

315: 온도 센서 316:온도센서 데이타 설정기315: temperature sensor 316: temperature sensor data setter

317: 펄스 합성기 411, 411': 입력부317: pulse synthesizer 411, 411 ': input unit

412, 412': 편차 세팅부 413, 413': 편차 고저 판별부412, 412 ': Deviation setting part 413, 413': Deviation height determination part

414, 414': 주파수 체배부414, 414 ': frequency multiplier

본 발명은 주파수 편차 보상기에 관한 것으로, 특히 수정 발진기로부터 출력되는 신호의 주파수 편차를 디지털적으로 보상한 디지털 주파수 편차 보상기에 관한 것이다. 보다 구체적으로, 본 발명은 디지털 시계용 크리스탈 발진기의 주파수 안정도를 기존 아날로그 보상방식의 최대 결점인 주파수편차와 온도에 따른 주파수특성 변화를 개선한 디지털 주파수 편차 보상기에 관한 것이다. The present invention relates to a frequency deviation compensator, and more particularly, to a digital frequency deviation compensator that digitally compensates for a frequency deviation of a signal output from a crystal oscillator. More specifically, the present invention relates to a digital frequency deviation compensator which improves the frequency stability of a digital oscillator crystal oscillator according to frequency deviation and temperature, which are the biggest drawbacks of the conventional analog compensation scheme.

일반적으로, 디지털시계가 동작하기 위해서는 1Hz의 주기를 갖는 클락신호가 있어야 하는데, 이러한 클락신호는 발진회로로부터 얻는 것이 보통이다.In general, in order for a digital clock to operate, there must be a clock signal having a period of 1 Hz, which is usually obtained from an oscillation circuit.

상기 발진회로에는 여러 종류가 있으나 수정편을 사용한 수정 발진기(또는 크리스탈 발진기라고도 한다)가 주파수 안정도가 우수하므로 디지털 시계에 일반적으로 적용되어 사용되고 있다.There are many kinds of oscillator circuits, but crystal oscillators (or crystal oscillators) using crystal pieces are commonly applied to digital watches because of their excellent frequency stability.

그러나 상기 수정 발진기의 주파수 안정도는 수정편을 가공하는 방법 및 가공정밀도에 따라 +/- 수십에서 수백 피피엠(ppm)의 주파수 편차와 온도변화에 따른 주파수 특성변화를 가지므로 정확한 디지털 시계를 제작하기 위해서는 수정 발진기의 주파수 편차를 필수적으로 보상하여 적용하여야 한다는 문제점을 안고 있다. However, the frequency stability of the crystal oscillator has a frequency variation of +/- tens to hundreds of pippm (ppm) and a frequency characteristic change according to temperature change depending on the method and processing precision of the crystal piece. There is a problem in that the frequency deviation of the crystal oscillator must be compensated and applied.

본 발명은 종래의 문제점을 해결하기 위하여 제안된 것으로, 종래에 사용되 고 있는 수정 발진기의 주파수 편차를 디지털적으로 보상할 수 있는 디지털 주파수 편차 보상기를 제공하고자 한다. The present invention has been proposed to solve the conventional problems, and to provide a digital frequency deviation compensator capable of digitally compensating for the frequency deviation of the crystal oscillator used in the prior art.

또한, 본 발명은 수정 발진기의 주파수 편차와 온도 편차를 보상하여 안정적인 1Hz의 클락 신호를 출력할 수 있는 디지털 주파수 편차 보상기를 제공하고자 한다. In addition, the present invention is to provide a digital frequency deviation compensator capable of outputting a stable clock signal of 1Hz by compensating for the frequency deviation and temperature deviation of the crystal oscillator.

본 발명에 따른 디지털 주파수 편차 보상기는 주파수 편차를 갖는 제 1 발진 주파수를 출력하는 크리스탈 발진기와, 상기 제 1 발진 주파수를 수신하여 제 1 분주 신호를 출력하는 제 1 분주기와, 상기 제 1 발진 주파수와 상기 제 1 분주 신호를 수신하여 상기 주파수 편차를 보정하는 주파수 편차 카운터와, 상기 제 1 발진 주파수와 상기 제 1 분주 신호의 반전신호를 수신하여 상기 크리스탈 발진기의 온도 특성에 따른 상기 제 1 발진 주파수의 주파수 편차를 보정하는 온도 편차 카운터와, 상기 주파수 편차 카운터와 상기 온도 편차 카운터의 출력 신호를 수신하여 상기 주파수 편차가 보정된 제 2 발진 주파수를 출력하는 펄스 합성기와, 상기 제 2 발진 주파수를 수신하여 제 2 분주 신호로 출력하는 제 2 분주기를 구비한다.The digital frequency deviation compensator according to the present invention includes a crystal oscillator for outputting a first oscillation frequency having a frequency deviation, a first divider for receiving the first oscillation frequency and outputting a first divided signal, and the first oscillation frequency. And a frequency deviation counter for receiving the first divided signal to correct the frequency deviation, and receiving the first oscillation frequency and the inverted signal of the first divided signal to receive the first oscillation frequency according to a temperature characteristic of the crystal oscillator. A temperature deviation counter for correcting a frequency deviation of the signal, a pulse synthesizer for receiving output signals of the frequency deviation counter and the temperature deviation counter and outputting a second oscillation frequency for which the frequency deviation is corrected, and receiving the second oscillation frequency And a second divider outputting the second divided signal.

본 발명에서, 상기 제 1 분주 신호의 반주기 동안 출력되는 상기 제 2 발진 주파수는 상기 주파수 편차 카운터에 의하여 보정된 제 1 클락 신호를 포함하고, 상기 제 1 분주 신호의 나머지 반주기 동안 출력되는 상기 제 2 발진 주파수는 상기 온도 편차 카운터에 의하여 보정된 제 2 클락 신호를 포함하는 것을 특징으로 한다.In the present invention, the second oscillation frequency output during the half period of the first divided signal includes a first clock signal corrected by the frequency deviation counter, and the second oscillation frequency is output during the remaining half period of the first divided signal. The oscillation frequency may include a second clock signal corrected by the temperature deviation counter.

본 발명의 디지털 주파수 편차 보상기는 온도를 감지하기 위한 온도 센서와, 상기 크리스탈 발진기의 온도 특성에 따른 주파수 편차 특성 데이타를 저장하고 있으며, 상기 온도 센서에서 감지된 상기 온도를 수신하여 상기 온도에 따라 변하는 주파수 편차에 관한 특성 데이타를 상기 온도 편차 카운터에 인가하는 온도특성 데이타 설정기를 더 구비하는 것을 특징으로 한다.The digital frequency deviation compensator of the present invention stores a temperature sensor for sensing a temperature and frequency deviation characteristic data according to the temperature characteristic of the crystal oscillator, and receives the temperature detected by the temperature sensor and changes the temperature. And a temperature characteristic data setter for applying characteristic data relating to the frequency deviation to the temperature deviation counter.

본 발명에서, 상기 제 1 분주기와 상기 제 2 분주기의 분주 정도는 동일한 것을 특징으로 한다.In the present invention, the degree of dispensing of the first and second dividers is the same.

본 발명에서, 상기 제 2 분주기로부터 출력되는 상기 제 2 분주 신호의 주파수는 1Hz인 것을 특징으로 한다.In the present invention, the frequency of the second divided signal output from the second divider is characterized in that 1Hz.

이하 도면을 참조하여 본 발명의 바람직한 실시예인 디지털 주파수 편차 보상기에 대하여 구체적으로 설명하기로 한다. Hereinafter, a digital frequency deviation compensator, which is a preferred embodiment of the present invention, will be described in detail with reference to the accompanying drawings.

도 1은 본 발명에 따른 디지털 주파수 편차 보상기에 적용된 주파수 편차 보상 방법을 설명하는 도면이다.1 is a view illustrating a frequency deviation compensation method applied to a digital frequency deviation compensator according to the present invention.

도 1의 (a)는 발진 주파수(F)가 4.194304Mhz인 크리스탈 발진기로부터 출력되는 클락 신호의 일예이다. 즉, 1초에 4194304 번 토글링하는 클락신호가 출력된다. 구간(p1)은 이처럼 이상적인 발진 주파수를 가질 경우를 나타낸다. 그런데, 메이커로부터 구입한 수정편을 사용한 수정진동자의 발진 주파수는 제조과정의 기계적, 전기적 및 사용환경에 따라 설계자가 원하는 발진 주파수(4.194304Mhz)보다 더 빠르거나 더 느릴 수 있으며, 이는 발진 주파수의 오차로 나타나게 된다. 1A illustrates an example of a clock signal output from a crystal oscillator having an oscillation frequency F of 4.194304Mhz. That is, a clock signal that toggles 4194304 times in one second is output. The interval p1 represents a case having such an ideal oscillation frequency. By the way, the oscillation frequency of the crystal oscillator using the crystal purchased from the manufacturer may be faster or slower than the oscillation frequency (4.194304Mhz) desired by the designer depending on the mechanical, electrical, and usage environment of the manufacturing process, which is an error of the oscillation frequency. Will appear.

도 1의 (a)에서, 구간(p2)은 발진 주파수가 이상적인 발진 주파 수(4.194304Mhz)보다 빠른 경우를 나타내고, 구간(p3)은 발진 주파수가 이상적인 발진 주파수(4.194304Mhz)보다 느린 경우를 나타낸다. 이때 발생하는 주파수 편차를 "fd"로 표시하기로 한다. In FIG. 1A, the interval p2 represents a case where the oscillation frequency is faster than the ideal oscillation frequency (4.194304Mhz), and the interval p3 represents a case where the oscillation frequency is slower than the ideal oscillation frequency (4.194304Mhz). . The frequency deviation occurring at this time will be expressed as "fd".

도시된 바와 같이, 크리스탈 발진기로부터 출력되는 발진 주파수가 설계자가 원하는 발진 주파수(F)보다 빠른 경우, 구간(p1)동안 4194304 번 토글링하게 된다. 이 경우, 설계자가 원하는 이상적인 경우에 비교하여 구간(p1-p2) 동안 플러스 주파수 편차(fd)가 발생한다. 따라서, 크리스탈 발진기로부터 출력되는 발진 주파수가 이상적인 발진 주파수(F)보다 빠른 경우, 구간(p1) 동안의 발진 주파수는 "F+fd"로 표시될 수 있다. As shown, if the oscillation frequency output from the crystal oscillator is faster than the oscillation frequency F desired by the designer, it will toggle 4194304 times during the period p1. In this case, a positive frequency deviation fd occurs during the intervals p1-p2 compared to the ideal case desired by the designer. Therefore, when the oscillation frequency output from the crystal oscillator is faster than the ideal oscillation frequency F, the oscillation frequency during the period p1 may be expressed as "F + fd".

이에 대하여, 크리스탈 발진기로부터 출력되는 발진 주파수가 설계자가 원하는 발진 주파수(F)보다 느린 경우, 구간(p3)동안 4194304 번 토글링하게 된다. 이 경우, 설계자가 원하는 이상적인 경우에 비교하여 구간(p3-p1) 동안 마이너스 주파수 편차(fd)가 발생한다. 따라서, 크리스탈 발진기로부터 출력되는 발진 주파수가 이상적인 발진 주파수(F)보다 느린 경우, 구간(p1) 동안의 발진 주파수는 "F-fd"로 표시될 수 있다. On the other hand, if the oscillation frequency output from the crystal oscillator is slower than the oscillation frequency F desired by the designer, it will toggle 4194304 times during the interval p3. In this case, a negative frequency deviation fd occurs during the intervals p3-p1 compared to the ideal case desired by the designer. Therefore, when the oscillation frequency output from the crystal oscillator is slower than the ideal oscillation frequency F, the oscillation frequency during the period p1 may be expressed as "F-fd".

즉, 상기 구간(p1)은 시간으로 표시하면 1초에 해당하는 구간이므로, 구간(p1) 동안 크리스탈 발진기로부터 출력되는 발진 주파수가 설계자가 원하는 발진 주파수(F)보다 빠른 경우에는 "F+fd(이하에서는 F+fd를 빠른 발진 주파수 "Ff"로 표시하기로 한다)"로 표시할 수 있을 것이고, 발진 주파수가 설계자가 원하는 발진 주파수(F)보다 느린 경우에는 "F-fd"로 표시할 수 있을 것이다(이하에서는 F-fd를 느린 발진 주파수 "Fs"로 표시하기로 한다).That is, since the section p1 corresponds to one second when expressed in time, when the oscillation frequency output from the crystal oscillator is faster than the oscillation frequency F desired by the designer during the section p1, “F + fd ( In the following, F + fd may be expressed as a fast oscillation frequency "Ff"), or "F-fd" when the oscillation frequency is slower than the desired oscillation frequency (F). (F-fd will be referred to as slow oscillation frequency "Fs" below).

도 1의 (b)는 본 발명에서 제안하는 빠른 발진 주파수(Ff)의 주파수 편차 보상 방법을 설명하는 도면이다. FIG. 1B is a diagram illustrating a frequency deviation compensation method of the fast oscillation frequency Ff proposed in the present invention.

먼저, 도시된 바와 같이, 1초 구간(p1) 동안 빠른 발진 주파수(Ff)의 주파수가 F+fd인 경우, 주파수 편차(fd)에 해당하는 클락의 펄스 수(즉, 주파수 편차(fd)에 해당하는 펄스 수)를 카운트한다. 그리고, 다음 1 초의 주기 동안에 상기 주파수 편차(fd)에 해당하는 클락의 펄스 수를 감산하는 과정을 먼저 거친다. 따라서, 빠른 발진 주파수(Ff)의 주파수는 설계자가 원하는 발진 주파수(F)와 동일하게 된다. First, as shown, when the frequency of the fast oscillation frequency (Ff) is F + fd during the one second period (p1), the number of pulses of the clock corresponding to the frequency deviation (fd) (that is, the frequency deviation (fd)) The number of pulses). Subsequently, the pulse number of the clock corresponding to the frequency deviation fd is subtracted during the next 1 second period. Therefore, the frequency of the fast oscillation frequency Ff becomes equal to the oscillation frequency F desired by the designer.

도 1의 (c)는 본 발명에서 제안하는 느린 발진 주파수(Fs)의 주파수 편차 보상 방법을 설명하는 도면이다. FIG. 1C is a diagram illustrating a frequency deviation compensation method of the slow oscillation frequency Fs proposed in the present invention.

도 1의 (b)와 마찬가지로, 도시된 바와 같이, 1초 구간(p1) 동안 느린 발진 주파수(Fs)의 주파수가 F-fd인 경우, 주파수 편차(fd)에 해당하는 클락의 펄스 수(즉, 주파수 편차(fd)에 해당하는 펄스 수)를 카운트한다. 그리고, 다음 1 초의 주기 동안에 상기 주파수 편차(fd)에 해당하는 클락의 펄스 수를 2배 가산하는 과정을 거친다. 이처럼, 주파수 편차(fd)를 2배 보상한 후, 다음 1 초 후부터는 도면에 도시된 바와 같이 발진 주파수(F)를 맞추기 위하여 "2fd"를 먼저 보상하도록 함으로써, 1 초 동안에 설계자가 원하는 발진 주파수(F)가 출력될 수 있도록 한다.As shown in FIG. 1B, when the frequency of the slow oscillation frequency Fs is F-fd during the 1 second period p1, the number of pulses of the clock corresponding to the frequency deviation fd (that is, , The number of pulses corresponding to the frequency deviation fd). The pulse number of the clock corresponding to the frequency deviation fd is doubled during the next 1 second period. As such, after compensating the frequency deviation (fd) twice, the next one second, the designer first compensates for "2fd" in order to set the oscillation frequency (F) as shown in the figure, thereby allowing the designer to obtain the desired oscillation frequency ( F) can be output.

도 1의 (b) 및 (c)에서 알 수 있듯이, 본원 발명에 따른 디지털 주파수 편차의 보정 방법은 크리스탈 발진기로부터 출력되는 발진 주파수(Ff=F+fd)의 주파수가 설계자가 원하는 발진 주파수(F)보다 빠른 경우에는 그에 대응하는 주파수 편차(fd)를 감산하고, 크리스탈 발진기로부터 출력되는 발진 주파수(Fs=F-fd)의 주파수가 설계자가 원하는 발진 주파수(F)보다 느린 경우에는 그에 대응하는 주파수 편차(fd)의 2배를 보상하여 설계자가 원하는 발진 주파수(F)로 보정한다.As shown in (b) and (c) of Figure 1, the digital frequency deviation correction method according to the present invention, the frequency of the oscillation frequency (Ff = F + fd) output from the crystal oscillator desired oscillation frequency (F) Subtract the corresponding frequency deviation (fd), and if the frequency of the oscillation frequency (Fs = F-fd) output from the crystal oscillator is slower than the oscillation frequency (F) desired by the designer, Compensate for twice the deviation (fd) and correct it to the oscillation frequency (F) desired by the designer.

다시 표현하면, 주파수 편차(fd)가 플러스 편차일때는 다음 1 초의 주기 동안에 감산(Ff-fd)되도록 주파수 Ff와 fd를 합성하고, 주파수 편차(fd)가 마이너스편차일때는 그에 해당하는 클락 펄스수를 다음 1초의 주기 동안에 가산(주파수Fs+fd)한 후 다음 1 초 주기부터는 늦은 발진 주파수(Fs)와 2체배한 클락 펄스수(2fd)를 디지털적으로 합성하여 출력함으로서 주파수편차가 정확히 보상된 발진 주파수(F)를 얻는 원리이다.In other words, when the frequency deviation fd is positive, the frequencies Ff and fd are synthesized to be subtracted (Ff-fd) during the next 1 second period, and when the frequency deviation fd is negative, the number of clock pulses corresponding thereto. Is added during the next 1 second period (frequency Fs + fd), and from the next 1 second period, the frequency deviation is accurately compensated by digitally synthesizing and outputting the late oscillation frequency (Fs) and the number of clock pulses (2fd) multiplied by two. This is the principle of obtaining the oscillation frequency (F).

이하에서는 위에서 설명한 디지털 주파수 편차 보상 방법을 구현하는 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.Hereinafter, a preferred embodiment of the present invention for implementing the digital frequency deviation compensation method described above will be described.

도 2에는 크리스탈 발진기로부터 출력되는 발진 주파수가 설계자가 원하는 주파수보다 어느 정도 낮은 지 또는 빠른 지 여부를 판단하는 주파수 측정 장치가 도시되어 있으며, 도 3에는 본 발명에서 제안하는 디지털 주파수 편차 보상 장치의 일예가 도시되어 있다. Figure 2 shows a frequency measuring device for determining whether the oscillation frequency output from the crystal oscillator is less than or faster than the frequency desired by the designer, Figure 3 is a digital frequency deviation compensation device proposed in the present invention An example is shown.

도 2의 크리스탈 발진기(212)는 도 3의 크리스탈 발진기(311)로서 사용되는 것으로, 도 2의 주파수 측정 장치를 이용하여 크리스탈 발진기(212)의 주파수를 측정하는 이유는 크리스탈 발진기(212)의 발진 주파수가 설계자가 원하는 발진 주파수와 어느 정도의 주파수 편차를 갖는지를 측정하기 위함이다.The crystal oscillator 212 of FIG. 2 is used as the crystal oscillator 311 of FIG. 3, and the reason for measuring the frequency of the crystal oscillator 212 using the frequency measuring device of FIG. 2 is that the oscillation of the crystal oscillator 212. This is to measure how much frequency deviation the designer wants from the oscillation frequency.

도 2의 기준주기 발생기(211)에서 출력되는 클락신호(CLK_REF)는 설계자가 원하는 발진 주파수(예컨대, 4.194304Mhz)를 가지며, 매우 안정된 발진 주파수를 출력한다. The clock signal CLK_REF output from the reference period generator 211 of FIG. 2 has an oscillation frequency desired by the designer (eg, 4.194304Mhz) and outputs a very stable oscillation frequency.

크리스탈 발진기(212)로부터 출력되는 신호(CLK)는 수정편의 상태에 따라서 소정의 주파수 편차를 갖는 발진 주파수로서, 설계자가 원하는 발진 주파수에 대하여 임의의 편차를 가지는 것이 일반적이다. The signal CLK output from the crystal oscillator 212 is an oscillation frequency having a predetermined frequency deviation depending on the state of the crystal piece, and generally has any variation with respect to the oscillation frequency desired by the designer.

비교기(213)는 기준주기 발생기(211)와 크리스탈 발진기(212)로부터 각각 출력되는 클락신호(CLK_REF, CLK)를 수신하여, 크리스탈 발진기(212)로부터 출력되는 클락신호(CLK)의 발진 주파수가 기준주기 발생기(211)로부터 출력되는 클락신호(CLK_REF)의 발진 주파수에 비교하여 늦은 지 또는 빠른 지 여부를 결정하고 그 차이를 디지털 신호(OUT)로 출력한다. 즉, 비교기(213)에서 출력되는 상기 디지털 신호(OUT)로부터 크리스탈 발진기(212)에서 출력되는 발진 주파수의 주파수 편차를 알 수 있다.The comparator 213 receives the clock signals CLK_REF and CLK output from the reference period generator 211 and the crystal oscillator 212, respectively, and the oscillation frequency of the clock signal CLK output from the crystal oscillator 212 is referenced. Compared to the oscillation frequency of the clock signal CLK_REF output from the period generator 211, it is determined whether it is late or fast, and the difference is output as the digital signal OUT. That is, the frequency deviation of the oscillation frequency output from the crystal oscillator 212 can be known from the digital signal OUT output from the comparator 213.

도 2의 주파수 측정 장치를 이용하여 크리스탈 발진기(212)의 주파수 편차를 측정한 후에는 상기 크리스탈 발진기(212)를 분리하여 도 3에 디지털 주파수 편차 보상 장치에 적용한다. 또한, 주파수 편차 정보를 갖는 비교기(213)의 출력 신호(OUT)는 도 3에서 설명될 주파수 편차 카운터(313)를 설정하는 값으로 사용되게 된다. After the frequency deviation of the crystal oscillator 212 is measured using the frequency measuring device of FIG. 2, the crystal oscillator 212 is separated and applied to the digital frequency deviation compensator of FIG. 3. In addition, the output signal OUT of the comparator 213 having the frequency deviation information is used as a value for setting the frequency deviation counter 313 to be described with reference to FIG. 3.

이하, 도 3에 도시된 본 발명의 실시예인 디지털 주파수 편차 보상 장치에 대하여 설명한다. Hereinafter, a digital frequency deviation compensating device according to an embodiment of the present invention shown in FIG. 3 will be described.

도 3에 도시된 디지털 주파수 편차 보상 장치의 블록도는 크리스탈 발진기(311)와, 분주기(312)와, 주파수 편차 카운터(313)와, 온도 편차 카운터(314)와, 온도센서(315), 온도센서 데이터 설정기(316)와, 펄스 합성기(317)와, 분주기(318)를 구비한다. The block diagram of the digital frequency deviation compensator shown in FIG. 3 is a crystal oscillator 311, a divider 312, a frequency deviation counter 313, a temperature deviation counter 314, a temperature sensor 315, A temperature sensor data setter 316, a pulse synthesizer 317, and a divider 318 are provided.

크리스탈 발진기(311)는 주파수 편차를 알기 위하여 도 2의 주파수 측정 장치에 적용된 것으로, 설계자가 원하는 발진 주파수로부터 소정의 주파수 편차를 갖는 것이 일반적이다. The crystal oscillator 311 is applied to the frequency measuring apparatus of FIG. 2 to know the frequency deviation, and generally has a predetermined frequency deviation from the oscillation frequency desired by the designer.

분주기(312)는 크리스탈 발진기(311)로부터 출력되는 클락신호(CLK)를 수신하여 임의의 1Hz로 분주한다. 본 발명과 같이, 설계자가 원하는 발진 주파수가 4.194304Mhz인 경우, 분주기(312)는 22분주기로 구현하는 것이 바람직하다. 이 경우, 4.194304Mhz/222 =1 Hz이므로, 분주기(312)의 출력 신호는 대략 1 Hz의 클락 신호를 출력한다. The divider 312 receives the clock signal CLK output from the crystal oscillator 311 and divides the clock signal at an arbitrary 1 Hz. As the present invention, when the designer desired oscillation frequency is 4.194304Mhz, it is preferable to implement the divider 312 to 22 dividers. In this case, since 4.194304Mhz / 2 22 = 1 Hz, the output signal of the divider 312 outputs a clock signal of approximately 1 Hz.

주파수 편차 카운터(313)는 도 4a에서 설명되겠지만, 크리스탈 발진기(311)의 출력신호(CLK)와 분주기(312)의 출력신호를 수신하여 크리스탈 발진기(311)의 주파수 편차를 카운트하는 기능을 한다. 참고로, 설계자는 크리스탈 발진기(311)의 주파수 편차, 즉 비교기(213)의 출력신호(OUT)를 이용하여 주파수 편차 카운터(313)를 구성하는 편차 세팅부(412)를 사전에 세팅하게 된다. 즉, 주파수 편차 카운터(313)의 편차 세팅부(412)에는 도 2에서 측정한 편차 주파수에 대한 정보가 사전에 인가된다. Although the frequency deviation counter 313 will be described with reference to FIG. 4A, the frequency deviation counter 313 receives the output signal CLK of the crystal oscillator 311 and the output signal of the frequency divider 312 to function to count the frequency deviation of the crystal oscillator 311. . For reference, the designer may preset the deviation setting unit 412 constituting the frequency deviation counter 313 by using the frequency deviation of the crystal oscillator 311, that is, the output signal OUT of the comparator 213. That is, information about the deviation frequency measured in FIG. 2 is previously applied to the deviation setting unit 412 of the frequency deviation counter 313.

도 4b에서 설명될 온도 편차 카운터(314)의 기본 구성은 도 4a와 동일하다. 다만, 차이가 있는 것은 주파수 편차 카운터(313)의 경우에는 도 2에서 기측정한 주파수 편차가 인가되어 설정되는 반면에, 온도 편차 카운터(314)의 경우에는 온도센서(315)로부터 실시간으로 측정한 온도를 온도센서 데이터 설정기(316)에서 디지털 신호로 전환한 후 실시간으로 온도 편차 카운터(314)의 편차 세팅부(412)를 세팅한다는 것에 차이가 있다. 통상, 주위 온도가 변하면, 크리스탈 발진기(311)를 구성하는 수정편의 온도 특성 변화로 인하여 크리스탈 발진기(311)에서 출력되는 발진 주파수의 편차 주파수가 또 다시 변하게 된다. 상기 온도센서 데이터 설정기(316)는 온도에 따라 크리스탈 발진기(311)로부터 출력되는 발진 주파수의 주파수 편차에 대한 정보를 저장하고 있으며, 온도 센서(315)로부터 인가되는 온도에 따라 온도 편차 카운터(314)내에 설치되는 편차 세팅부(412)를 세팅하게 된다. The basic configuration of the temperature deviation counter 314 to be described in FIG. 4B is the same as that in FIG. 4A. However, the difference is that in the case of the frequency deviation counter 313, the frequency deviation previously measured in FIG. 2 is applied and set, whereas in the case of the temperature deviation counter 314, it is measured in real time from the temperature sensor 315. There is a difference in setting the deviation setting unit 412 of the temperature deviation counter 314 in real time after converting the temperature into a digital signal in the temperature sensor data setter 316. In general, when the ambient temperature changes, the deviation frequency of the oscillation frequency output from the crystal oscillator 311 is changed again due to the change in the temperature characteristic of the crystal constituting the crystal oscillator 311. The temperature sensor data setter 316 stores information on the frequency deviation of the oscillation frequency output from the crystal oscillator 311 according to the temperature, and the temperature deviation counter 314 according to the temperature applied from the temperature sensor 315. Set the deviation setting unit 412 is installed in the).

펄스 합성기(317)는 주파수 편차 카운터(313)의 출력신호(FD1, CO1)와, 온도편차 카운터(314)의 출력신호(FD2, CO2)를 합성하여 설계자가 원하는 발진 주파수(예컨대, 대략 4.194304Mhz)를 출력하는 기능을 갖는다. 도시된 바와 같이, 펄스 합성기(317)는 주파수 편차 카운터(313)의 출력신호(FD1)와 온도 편차 카운터(314)의 출력신호(FD2)를 수신하는 익스크루시브 오어 게이트(g12)와, 주파수 편차 카운터(313)의 출력신호(CO1)와 온도 편차 카운터(314)의 출력신호(CO2)를 수신하는 낸드 게이트(g13)와, 낸드 게이트(g13)의 출력신호를 반전시키는 인버터(g14)와, 인버터(g14)의 출력신호와 크리스탈 발진기(311)로부터 출력되는 클락신호(CLK)를 수신하는 낸드 게이트(g15)와, 익스크루시브 오어 게이트(g12)의 출력신호와 낸드 게 이트(g15)의 출력신호를 수신하는 익스크루시브 오어 게이트(g16)으로 구성된다. 익스크루시브 오어 게이트(g16)의 출력신호는 "F"로 표시되어 있다. The pulse synthesizer 317 synthesizes the output signals FD1 and CO1 of the frequency deviation counter 313 and the output signals FD2 and CO2 of the temperature deviation counter 314 to generate the desired oscillation frequency (for example, approximately 4.194304Mhz). ) Has the function to output. As shown, the pulse synthesizer 317 is an exclusive or gate g12 that receives the output signal FD1 of the frequency deviation counter 313 and the output signal FD2 of the temperature deviation counter 314, and a frequency. A NAND gate g13 for receiving the output signal CO1 of the deviation counter 313 and an output signal CO2 of the temperature deviation counter 314, and an inverter g14 for inverting the output signal of the NAND gate g13; , The NAND gate g15 for receiving the output signal of the inverter g14 and the clock signal CLK output from the crystal oscillator 311, the output signal and the NAND gate g15 of the exclusive or gate g12. Exclusive or gate (g16) for receiving the output signal of the. The output signal of the exclusive or gate g16 is indicated by "F".

마지막으로, 분주기(318)는 펄스 합성기(317)로부터 출력되는 출력신호(F)의 발진 주파수를 분주하여 1Hz의 신호를 출력하게 된다. 본 발명의 경우, 분주기(318)는 22 분주기였으나, 설계자가 원하는 발진 주파수에 따라 분주 정도는 달라질 수 있다. Finally, the divider 318 divides the oscillation frequency of the output signal F output from the pulse synthesizer 317 and outputs a signal of 1 Hz. In the present invention, the frequency divider 318 was 22 frequency dividers, but the degree of division may vary according to the oscillation frequency desired by the designer.

도 4a는 도 3에서 설명한 주파수 편차 카운터(313)의 개념이 도시된 블록도이다. 4A is a block diagram illustrating the concept of the frequency deviation counter 313 described with reference to FIG. 3.

도 4a에 도시된 주파수 편차 카운터는 입력부(411)와, 편차 세팅부(412)와, 편차 고저 판별부(413)와, 주파수 체배부(414)를 포함한다. The frequency deviation counter shown in FIG. 4A includes an input unit 411, a deviation setting unit 412, a deviation height determination unit 413, and a frequency multiplier 414.

도시된 바와 같이, 입력부(411)는 분주기(312)의 출력신호(Csy)와 크리스탈 발진기(311)의 출력신호(CLK)를 수신한다. As shown, the input unit 411 receives the output signal Csy of the frequency divider 312 and the output signal CLK of the crystal oscillator 311.

편차 세팅부(412)는 도 2에서 측정한 크리스탈 발진기(212)의 주파수 편차에 관한 정보(즉, 비교기의 출력(OUT))가 세팅된 카운터이다. 편차 세팅부(412)의 출력신호(CO1)는 입력부(411)로 피드백 인가되고 있다. The deviation setting unit 412 is a counter in which information on the frequency deviation of the crystal oscillator 212 measured in FIG. 2 (that is, the output OUT of the comparator) is set. The output signal CO1 of the deviation setting unit 412 is fed back to the input unit 411.

편차 고저 판별부(413)는 전원전압과 노드(n1) 사이에 연결된 저항(R1)과, 노드(n1)와 접지 사이에 위치하는 퓨즈(F)와, 일 입력단이 노드(n1)에 연결되고 타 입력단이 입력부(411)의 출력신호(CLK1)에 연결된 낸드게이트(NAND)로 구성된다. 도 2에서 측정한 크리스탈 발진기(212)의 발진 주파수가 설계자가 원하는 발진 주파수보다 빠른 경우에는 설계자는 편차 고저 판별부(413)의 퓨즈(F)를 연결 상태로 놓아 두어야 하지만, 느린 경우에는 편차 고저 판별부(413)의 퓨즈(F)를 절단시켜야 한다.The deviation high and low determination unit 413 includes a resistor R1 connected between the power supply voltage and the node n1, a fuse F located between the node n1 and the ground, and one input terminal connected to the node n1. The other input terminal includes a NAND gate NAND connected to the output signal CLK1 of the input unit 411. When the oscillation frequency of the crystal oscillator 212 measured in FIG. 2 is faster than the oscillation frequency desired by the designer, the designer should leave the fuse F of the deviation high and low discrimination unit 413 in a connected state. The fuse F of the determination unit 413 should be cut.

주파수 체배기(414)는 편차 고저 판별부(413)로부터 출력되는 주파수의 2배로 만들어 주는 기능을 한다. 주파수 체배기(414)는 편차 고저 판별부(413)의 출력신호 및 상기 편차 고저 판별부(413)의 출력신호를 45도 지연시킨 신호를 수신하는 익스크루시브 오아 게이트로 구성되어 있다. 도시된 바와 같이, 45도 지연은 저항과 커패시터를 이용하였지만 다른 형태의 화로로 대체는 가능할 것이다. The frequency multiplier 414 functions to make twice the frequency output from the deviation high and low discriminator 413. The frequency multiplier 414 is composed of an exclusive or gate that receives the output signal of the deviation high and low discrimination unit 413 and the signal delaying the output signal of the deviation high and low discrimination unit 413 by 45 degrees. As shown, the 45 degree delay used resistors and capacitors but could be replaced by other types of furnaces.

도 4a에 도시된 주파수 편차 카운터의 동작은 다음과 같다. The operation of the frequency deviation counter shown in FIG. 4A is as follows.

입력부(411)는 크리스탈 발진기(311)로부터 출력되어 소정의 발진 주파수를 갖는 클락신호(CLK)와, 상기 클락신호(CLK)를 22분주한 분주기(312)의 출력신호(Csy)를 수신한다. The input unit 411 receives a clock signal CLK having a predetermined oscillation frequency output from the crystal oscillator 311 and an output signal Csy of the frequency divider 312 divided by the clock signal CLK. .

입력부(411)의 출력신호(Hsy)는 분주기(312)의 출력신호(Csy)의 라이징 에지에 동기되어 인에이블되는 신호로서, 상기 입력부(411)의 출력신호(Hsy)가 인에이블되면, 도 2에서 설명한 바와 같이 주파수 편차가 세팅된 상기 편차 세팅부(412)가 인에이블되면서 로우 레벨로 천이하는 신호(CO1)를 출력한다.The output signal Hsy of the input unit 411 is a signal enabled in synchronization with the rising edge of the output signal Csy of the divider 312. When the output signal Hsy of the input unit 411 is enabled, As described above with reference to FIG. 2, the deviation setting unit 412 with the frequency deviation set is enabled and outputs a signal CO1 that transitions to a low level.

또한, 편차 세팅부(412)는 입력부(411)에서 출력되는 클락신호(CLK1)를 수신한다. 여기서, 상기 클락신호(CLK1)의 주파수는 클락신호(CLK)의 주파수와 동일하다. 편차 세팅부(412)는 상기 클락신호(CLK1)의 클락 수를 카운트하기 하며, 상기 클락 수가 기설정된 주파수 편차에 해당하는 경우, 편차 세팅부(412)의 출력신호(CO1)를 하이 레벨로 천이시킨다. 결과적으로, 출력신호(CO1)의 로우 레벨 구간 은 주파수 편차 구간을 나타내게 된다. In addition, the deviation setting unit 412 receives the clock signal CLK1 output from the input unit 411. Here, the frequency of the clock signal CLK1 is the same as the frequency of the clock signal CLK. The deviation setting unit 412 counts the number of clocks of the clock signal CLK1. When the number of clocks corresponds to a preset frequency deviation, the deviation setting unit 412 transitions the output signal CO1 of the deviation setting unit 412 to a high level. Let's do it. As a result, the low level section of the output signal CO1 represents the frequency deviation section.

편차 세팅부(412)의 출력신호(CO1)가 하이 레벨로 천이하면, 출력신호(CO1)의 라이징 에지에 동기되어 입력부(411)로부터 출력되는 클락신호(CLK1)는 토글링 동작을 멈추고 하이 레벨로 유지시키게 된다.When the output signal CO1 of the deviation setting unit 412 transitions to the high level, the clock signal CLK1 output from the input unit 411 in synchronization with the rising edge of the output signal CO1 stops the toggling operation and the high level. Will be maintained.

한편, 입력부(411)의 출력신호(CLK1)는 편차 고저 판별부(413)에도 인가된다. 편차 고저 판별부(413)에 인가된 입력부(411)의 출력신호(CLK1)는 퓨즈(F)가 연결되어 있는 경우에는 하이 레벨을 출력한다. 이에 대하여, 퓨즈(F)가 절단되어 있는 경우, 입력부(411)의 출력신호(CLK1)가 클락신호 형태인 경우에는 이를 반전시켜 출력하고, 입력부(411)의 출력신호(CLK1)가 하이 레벨인 경우에는 로우 레벨로 출력시킨다. On the other hand, the output signal CLK1 of the input unit 411 is also applied to the deviation height determination unit 413. The output signal CLK1 of the input unit 411 applied to the deviation high and low determination unit 413 outputs a high level when the fuse F is connected. In contrast, when the fuse F is blown, when the output signal CLK1 of the input unit 411 is in the form of a clock signal, the output signal CLK1 of the input unit 411 has a high level. In the case of low level output.

다음, 편차 고저 판별부(413)의 출력신호는 주파수를 2배로 증가시켜주는 주파수 체배기(414)로 인가된다. Next, the output signal of the deviation height determination unit 413 is applied to a frequency multiplier 414 that doubles the frequency.

주파수 체배기(414)는 편차 고저 판별부(413)으로부터 출력되는 신호가 클락신호인 경우에는 그 신호의 주파수를 2배로 증가시키며, 편차 고저 판별부(413)으로부터 출력되는 신호가 하이 레벨로 유지되어 인가되는 경우에는 로우 레벨을 출력하게 된다. When the signal output from the deviation high and low determination unit 413 is a clock signal, the frequency multiplier 414 doubles the frequency of the signal, and the signal output from the deviation high and low determination unit 413 is maintained at a high level. When applied, it will output a low level.

도 4b에는 도 3의 온도 편차 카운터의 구성이 도시되어 있다. FIG. 4B shows the configuration of the temperature deviation counter of FIG. 3.

도 4b에 도시된 바와 같이, 입력부(411')로 분주기(312)로부터 출력된 신호(Csy)가 반전되어 인가된다는 것과, 주위 온도에 따라서 편차 세팅부(412')에서의 주파수 편차 세팅이 실시간으로 변한다는 것을 제외하고는 도 4a에서 설명한 구 성과 사실상 동일하다. 즉, 도 4a의 편차 세팅부(412)는 주파수 편차에 관한 정보를 갖는 도 2의 비교기(213)의 출력신호(OUT)를 이용하여 초기에 세팅되는 반면에, 도 4b의 편차 세팅부(412')는 온도센서(315)에서 감지된 온도에 따라서 크리스탈 발진기(311)의 온도 특성에 따른 주파수 편차 정보를 담고 있는 온도센서 데이타 설정기(316)에 의하여 실시간으로 세팅된다는 점에 차이가 있다. 이러한 점을 제외하고는 온도 편차 카운터의 동작은 주파수 편차 카운터의 동작과 사실상 동일하다.As shown in FIG. 4B, the signal Csy output from the divider 312 is inverted and applied to the input unit 411 ′, and the frequency deviation setting in the deviation setting unit 412 ′ is changed according to the ambient temperature. It is virtually identical to the configuration described in FIG. 4A except that it changes in real time. That is, the deviation setting unit 412 of FIG. 4A is initially set using the output signal OUT of the comparator 213 of FIG. 2 having information on the frequency deviation, while the deviation setting unit 412 of FIG. 4B is used. ') Is set in real time by the temperature sensor data setter 316 containing frequency deviation information according to the temperature characteristic of the crystal oscillator 311 according to the temperature sensed by the temperature sensor 315. Except for this, the operation of the temperature deviation counter is substantially the same as that of the frequency deviation counter.

도 4a 및 4b에서 설명한 주파수 편차 카운터(313)의 출력신호(FD1, CO1)와 온도 편차 카운터(314)의 출력신호(FD2, CO2)는 펄스 합성기(317)로 인가되어 설계자가 원하는 발진 주파수에 근접한 신호(F)를 출력한다. 본 발명에 따른 동작이 가장 이상적인 경우, 펄스 합성기(317)에서 출력되는 신호(F)의 주파수는 4.194304Mhz일 것이나, 미세한 오차가 있을 수 있다. The output signals FD1 and CO1 of the frequency deviation counter 313 and the output signals FD2 and CO2 of the temperature deviation counter 314 described in FIGS. 4A and 4B are applied to the pulse synthesizer 317 to the oscillation frequency desired by the designer. Output the adjacent signal F. When the operation according to the present invention is ideal, the frequency of the signal F output from the pulse synthesizer 317 may be 4.194304Mhz, but there may be a slight error.

분주기(318)는 펄스 합성기(317)로부터 출력되는 신호(F)를 분주하여 1초의 주기를 갖는 클럭 신호, 다시 말하면, 1Hz의 주파수를 갖는 클럭 신호를 출력한다. 본 발명에서는 신호(F)의 주파수를 4.194304Mhz로 가정하고 설계하였으며, 따라서본 발명에서 사용된 분주기(318)를 22 분주기이다.The divider 318 divides the signal F output from the pulse synthesizer 317 and outputs a clock signal having a period of 1 second, that is, a clock signal having a frequency of 1 Hz. In the present invention, it is designed assuming that the frequency of the signal (F) is 4.194304Mhz, and therefore the divider 318 used in the present invention is 22 dividers.

도 5에는 도 4a와 도 4b에서 설명한 주파수 편차 카운터와 온도 편차 카운터의 동작 이해를 돕기 위한 신호 파형도가 도시되어 있다.5 is a signal waveform diagram to help understand the operation of the frequency deviation counter and the temperature deviation counter described with reference to FIGS. 4A and 4B.

도 5에서, (a)의 "CLK"는 크리스탈 발진기(311)로부터 출력되는 클락신호(CLK)를 나타내고, (b)~(f')는 도 4a에서 설명한 주파수 편차 카운터의 신호 파 형도를 나타내고, (g)~(k)는 도 4b에서 설명한 온도 편차 카운터의 신호 파형도를 나타낸다. In FIG. 5, "CLK" in (a) shows the clock signal CLK output from the crystal oscillator 311, and (b) through (f ') show the signal waveform diagram of the frequency deviation counter described in FIG. 4A. , (g) to (k) show signal waveform diagrams of the temperature deviation counter described in FIG. 4B.

보다 구체적으로 설명하면, (b)의 "Csy"는 크리스탈 발진기(311)로부터 출력되는 클락신호(CLK)를 22 분주한 신호이고, (c)의 "CO1"은 편차 세팅부(412)의 출력 신호로서 크리스탈 발진기(311)의 주파수 편차를 로우 레벨 구간으로 표시하고 있으며, (d)의 "CLK1"은 입력부(411)로부터 출력되는 신호중의 하나로서 상기 신호(CO1)의 로우 레벨 구간동안 크리스탈 발진기(311)의 클락신호(CLK)의 주파수와 동일한 주파수를 출력하는 신호이고, (e)의 "FD1"은 편차 고저 판별부(413)의 퓨즈(F)가 절단된 경우에 주파수 체배기(414)로부터 출력되는 신호를 나타내고, (e')는 편차 고저 판별부(413)의 퓨즈(F)가 절단된 경우에 펄스 합성기(317)의 낸드게이트(g15)로부터 출력되는 신호를 나타내고, (f)의 "FD1"은 편차 고저 판별부(413)의 퓨즈(F)가 연결된 경우에 주파수 체배기(414)로부터 출력되는 신호를 나타내고, (f')는 편차 고저 판별부(413)의 퓨즈(F)가 연결된 경우에 펄스 합성기(317)의 낸드게이트(g15)로부터 출력되는 신호를 나타낸다.More specifically, "Csy" in (b) is a signal obtained by dividing the clock signal CLK output from the crystal oscillator 311 by 22, and "CO1" in (c) is the output of the deviation setting unit 412. As a signal, the frequency deviation of the crystal oscillator 311 is displayed in a low level section, and "CLK1" of (d) is one of the signals output from the input unit 411, and the crystal oscillator during the low level section of the signal CO1. A frequency outputting the same frequency as that of the clock signal CLK of 311, and " FD1 " in (e) indicates the frequency multiplier 414 when the fuse F of the deviation height low discrimination unit 413 is blown. (E ') represents a signal output from the NAND gate g15 of the pulse synthesizer 317 when the fuse F of the deviation height low discrimination unit 413 is blown, and (f) "FD1" is outputted from the frequency multiplier 414 when the fuse F of the deviation high and low discrimination unit 413 is connected. Denotes a signal, (f ') indicates a signal output from the NAND gate (g15) of the pulse synthesizer 317 when the fuse (F) of deviation of height determining unit 413 is connected.

마찬가지로, (g)의 "/Csy"는 크리스탈 발진기(311)로부터 출력되는 클락신호(CLK)를 22 분주한 후 반전시킨 신호이고, (h)의 "CO2"은 편차 세팅부(412')의 출력 신호로서 크리스탈 발진기(311)의 주파수 편차를 로우 레벨 구간으로 표시하고 있으며, (i)의 "CLK1"은 입력부(411')로부터 출력되는 신호중의 하나로서 상기 신호(CO1)의 로우 레벨 구간동안 크리스탈 발진기(311)의 클락신호(CLK)의 주파수와 동일한 주파수를 출력하는 신호이고, (j)의 "FD2"은 편차 고저 판별부(413')의 퓨즈(F)가 절단된 경우에 주파수 체배기(414')로부터 출력되는 신호를 나타내고, (j')는 편차 고저 판별부(413')의 퓨즈(F)가 절단된 경우에 펄스 합성기(317)의 낸드게이트(g15)로부터 출력되는 신호를 나타내고, (k)의 "FD2"은 편차 고저 판별부(413')의 퓨즈(F)가 연결된 경우에 주파수 체배기(414')로부터 출력되는 신호를 나타내고, (k')는 편차 고저 판별부(413')의 퓨즈(F)가 연결된 경우에 펄스 합성기(317)의 낸드게이트(g15)로부터 출력되는 신호를 나타낸다. Similarly, " / Csy " in (g) is a signal obtained by inverting the clock signal CLK output from the crystal oscillator 311 after 22 division, and " CO2 " in (h) represents the deviation setting unit 412 '. As an output signal, the frequency deviation of the crystal oscillator 311 is displayed in the low level section, and "CLK1" in (i) is one of the signals output from the input unit 411 'during the low level section of the signal CO1. A frequency outputting the same frequency as that of the clock signal CLK of the crystal oscillator 311, and " FD2 " in (j) is the frequency multiplier when the fuse F of the deviation height low discrimination unit 413 'is cut off. A signal output from 414 'is represented, and (j') outputs a signal output from the NAND gate g15 of the pulse synthesizer 317 when the fuse F of the deviation height low discrimination unit 413 'is blown. "FD2" in (k) is output from the frequency multiplier 414 'when the fuse F of the deviation height low discrimination unit 413' is connected. Denotes a signal, (k ') is high and low variation determining unit (413' represents the signal output from the NAND gate (g15) of the pulse synthesizer 317 when the fuse (F) of a) is attached.

참고로, 전술한 바와 같이, 신호(CO1)와 신호(CO2)의 폴링 시점에 차이가 있는 것은 신호(/Csy)의 라이징 에지에 동기되어 신호(CO2)의 폴링 시점이 결정되기 때문이다. For reference, as described above, the difference in polling timings between the signal CO1 and the signal CO2 is because the polling time of the signal CO2 is determined in synchronization with the rising edge of the signal / Csy.

지금까지 설명한 본 발명의 디지털 주파수 편차 보상기는 크리스탈 발진기의 주파수 편차(fd)에 해당하는 클락 신호의 펄스 수(즉, 주파수 편차에 해당하는 펄스 수)를 카운터하여 다음 1초의 주기에 빠른 편차의 주파수(Ff)에서는 그 펄스 수를 감산하고, 늦은 편차의 주파수(Fs)에서는 가산하는 방식으로 주파수 편차(fd)를 크리스탈 발진기의 발진 주파수(Ff 혹은 Fs)에 디지털적으로 합성하여 목표로 하는 발진 주파수(F)를 출력하는 방식이다. 즉, 주파수 편차(fd)가 +편차일때는 다음1초의 주기에 감산(Ff-fd)하여 발진 주파수(Ff)에 주파수 편차(fd)를 합성하고, 주파수 편차(fd)가 -편차인 경우에는 그에 해당하는 클락의 펄스 수를 다음 1초의 주기에 가산(Fs+fd)하여 발진 주파수(Fs)와 2체배 클락의 펄스 수(즉 2fd)를 디지털적으로 합성하여 출력함으로서 주파수 편차(fd)가 정확히 보상된 주파수F를 얻는 원리이다. The digital frequency deviation compensator of the present invention described so far counters the number of pulses of the clock signal (i.e., the number of pulses corresponding to the frequency deviation) corresponding to the frequency deviation fd of the crystal oscillator, so that the frequency of the fast deviation is the next one second period. At Ff, the number of pulses is subtracted, and at the frequency of late deviation Fs, the frequency deviation fd is digitally synthesized to the oscillation frequency (Ff or Fs) of the crystal oscillator to target the oscillation frequency. This is a method of outputting (F). That is, when the frequency deviation fd is + deviation, the frequency deviation fd is combined with the oscillation frequency Ff by subtracting (Ff-fd) the next 1 second period, and when the frequency deviation fd is -deviation. The number of clock pulses is added (Fs + fd) in the next 1 second period, and the oscillation frequency (Fs) and the number of pulses of the multiplication clock (2fd) are digitally synthesized and output so that the frequency deviation (fd) This is the principle of obtaining exactly compensated frequency F.

마지막으로, 도 5의 (l)은 본 발명에 따른 동작의 결과, 도 5의 (e)와 도 5의 (k)가 펄스 합성기(317)에 인가된 경우, 펄스 합성기(317)로부터 출력되는 신호의 펄스 형태가 도시되어 있다.Finally, FIG. 5 (l) is output from the pulse synthesizer 317 when, as a result of the operation according to the present invention, FIGS. 5 (e) and 5 (k) are applied to the pulse synthesizer 317. The pulse form of the signal is shown.

도 5의 (l)에서, 신호(Csy)의 반주기 동안은 클락신호(CLK)의 주파수 편차가 보상되고, 나머지 반주기 동안은 클락신호(CLK)의 온도 변화에 따른 주파수 편차가 보상된다. 이상적인 경우, 신호(F)의 클락 수는 1초에 4194304 개이고, 이는 주파수가 4.194304MHz인 클락 신호에 해당한다. 따라서, 22 분주기(318)를 통과하여 출력되는 신호는 1초의 주기를 갖는 클락 신호가 될 것이고, 이를 디지털 시계 등에 적용할 경우 크리스탈 발진기의 자체 주파수 편차와 주위 온도 변화에도 불구하고 매우 정밀하게 시각을 표시할 수 있을 것이다. In (l) of FIG. 5, the frequency deviation of the clock signal CLK is compensated for during the half cycle of the signal Csy, and the frequency deviation according to the temperature change of the clock signal CLK is compensated for during the remaining half cycle. Ideally, the number of clocks in signal F is 4194304 clocks per second, which corresponds to a clock signal having a frequency of 4.194304 MHz. Therefore, the signal output through the 22 frequency divider 318 will be a clock signal having a period of 1 second, and when applied to a digital clock or the like, it is very precisely timed despite the change of its frequency and ambient temperature of the crystal oscillator. Will be displayed.

이하에서는 위에서 설명한 디지털 주파수 편차 보상기의 동작에 대하여 종합적으로 설명하기로 한다. Hereinafter, the operation of the digital frequency deviation compensator described above will be comprehensively described.

도 3에 도시된 디지털 주파수 편차 보상기의 크리스탈 발진기(311)는 기존의 아날로그 주파수 편차보상이 이루어진 주파수발생기로서 통상 기계적, 전기적 특성 등으로 인하여 설계자가 원하는 발진 주파수(F)로부터 소정의 주파수 편차(+/- fd)를 가진다. The crystal oscillator 311 of the digital frequency deviation compensator shown in FIG. 3 is a frequency generator in which the existing analog frequency deviation compensation is performed. /-fd)

분주기(312)는 크리스탈 발진기(311)에서 출력되는의 발진 주파수(F+/-fd)를 입력 받아 상기 발진 주파수를 22분주하여 임의의 1Hz로 분주한다. 이렇게 분주된 분기기(312)의 출력신호는 "Csy"로 표시되고 있다.The divider 312 receives the oscillation frequency (F +/- fd) output from the crystal oscillator 311 and divides the oscillation frequency by 22 and divides it at an arbitrary 1 Hz. The output signal of the splitter 312 divided in this manner is represented by "Csy".

다음, 분주기(312)의 출력신호(Csy)의 라이징 에지에 동기되어 주파수 편차 카운터(313)가 동작하고, 분주기(312)의 출력신호(Csy)의 반전 신호의 라이징 에지에 동기되어 온도 편차 카운터(314)가 동작한다. Next, the frequency deviation counter 313 is operated in synchronization with the rising edge of the output signal Csy of the divider 312, and the temperature is synchronized with the rising edge of the inverted signal of the output signal Csy of the divider 312. The deviation counter 314 is operated.

동작시, 상기 주파수 편차카운터(313)는 크리스탈 발진기의 출력신호(CLK)의 주파수 편차를 카운트하기 시작하며, 상기 온도 편차 카운터(314)는 크리스탈 발진기의 출력신호(CLK)의 온도 특성에 따른 주파수 편차를 카운트하기 시작한다. 여기서, 온도 특성은 온도 센서(315)에서 감지된 온도를 수신한 온도센서 데이터 설정기(316)에 의하여 결정되며, 온도센서 데이터 설정기(316)의 출력신호는 실시간으로 온도 편차 카운터(316)에 인가되어 온도의 함수인 크리스탈 발진기(311)의 주파수 편차를 세팅하게 된다.In operation, the frequency deviation counter 313 starts counting the frequency deviation of the output signal CLK of the crystal oscillator, and the temperature deviation counter 314 is a frequency according to the temperature characteristic of the output signal CLK of the crystal oscillator. Start counting deviations. Here, the temperature characteristic is determined by the temperature sensor data setter 316 that receives the temperature sensed by the temperature sensor 315, and the output signal of the temperature sensor data setter 316 is a temperature deviation counter 316 in real time. Is applied to set the frequency deviation of the crystal oscillator 311 as a function of temperature.

상기 주파수 및 온도편차 카운터부(313, 314)는 크리스탈 발진기(311)의 출력신호(CLK)를 수신하여 상기 각각 설정된 주파수 편차에 대응하는 펄스 수를 카운트하며, 상기 펄스 수의 카운터는 상기 각각 설정된 주파수 편차 구간 동안 이루어진다.The frequency and temperature deviation counters 313 and 314 receive the output signal CLK of the crystal oscillator 311 to count the number of pulses corresponding to the set frequency deviations, and the counters of the number of pulses are set respectively. During the frequency deviation interval.

펄스 합성기(317)는 상기 주파수 및 온도편차 카운터부(313, 314)로부터 출력되는 신호들을 합성하여 설계자가 원하는 발진 주파수가 출력시키며, 분주기(318)는 편차가 보상된 발진 주파수를 1Hz로 분주하여 오차가 적은 매우 정밀한 1초 주기의 클럭을 출력한다.The pulse synthesizer 317 synthesizes signals output from the frequency and temperature deviation counters 313 and 314 to output an oscillation frequency desired by the designer, and the divider 318 divides the oscillation frequency compensated for deviation into 1 Hz. The clock outputs a very precise one second cycle with little error.

본 발명에 따른 기술적 사상은 상기 실시예에 한정되는 것은 아니며, 당업자는 본 발명의 디지털 주파수 편차 보상기의 일부 구성을 동일한 기능을 갖는 다른 구성으로 대체할 수도 있으나, 본 발명으로부터 자명한 사항은 하기의 청구범위 내 에서 본 발명의 보호범위 내에 있다고 보아야 할 것이다. The technical idea according to the present invention is not limited to the above embodiment, and those skilled in the art may replace some of the components of the digital frequency deviation compensator of the present invention with other components having the same function, but the obvious matters from the present invention are as follows. It should be seen that within the protection scope of the invention within the claims.

예컨대, 크리스탈 발진기의 발진 주기에 따라서 도 3의 분주기(312, 318)의 분주 정도는 21분주, 23 분주 등으로 대체 가능할 수 있으며, 펄스 합성기(317)의 논리 회로는 동일한 기능을 갖는 다양한 논리 회로로의 대체 또는 변형이 가능할 것이다. For example, according to the oscillation period of the crystal oscillator, the division degree of the dividers 312 and 318 of FIG. 3 may be replaced by 21 divisions, 23 divisions, or the like, and the logic circuit of the pulse synthesizer 317 may have various logics having the same function. Replacement or modification to the circuit would be possible.

이상에서 설명한 바와 같이, 본 발명은 크리스탈 발진기의 주파수 편차 및 온도 변화에 대한 주파수 특성 변화를 디지털적으로 정밀하게 보상하는 디지털 주파수 편차 보상기를 제공한다. As described above, the present invention provides a digital frequency deviation compensator for digitally precisely compensating a frequency characteristic change with respect to a frequency deviation and a temperature change of a crystal oscillator.

본 발명의 디지털 주파수 편차 보상기는 크리스탈 발진기의 주파수 편차에도 불구하고 이를 보정하여 상대적으로 안정적인 1Hz 클락 펄스를 출력한다. The digital frequency deviation compensator of the present invention compensates for the frequency deviation of the crystal oscillator and outputs a relatively stable 1 Hz clock pulse.

따라서, 본 발명에 따른 디지털 주파수 편차 보상기를 디지털 시계 등에 적용함으로써 정확한 시각을 표시할 수 있을 것이다. Therefore, by applying the digital frequency deviation compensator according to the present invention, such as a digital clock will be able to display the correct time.

또한, 본 발명의 디지털 주파수 편차 보상기는 아주 안정된 1Hz의 클락 신호를 출력하기 때문에 정밀계측을 위한 기준 주파수로 활용할 수도 있을 것이다. In addition, since the digital frequency deviation compensator of the present invention outputs a very stable clock signal of 1 Hz, it may be used as a reference frequency for precision measurement.

Claims (5)

주파수 편차를 갖는 제 1 발진 주파수를 출력하는 크리스탈 발진기와,A crystal oscillator for outputting a first oscillation frequency having a frequency deviation; 상기 제 1 발진 주파수를 수신하여 제 1 분주 신호를 출력하는 제 1 분주기와,A first divider configured to receive the first oscillation frequency and output a first divided signal; 상기 제 1 발진 주파수와 상기 제 1 분주 신호를 수신하여 상기 주파수 편차를 보정하는 주파수 편차 카운터와,A frequency deviation counter for receiving the first oscillation frequency and the first divided signal and correcting the frequency deviation; 상기 제 1 발진 주파수와 상기 제 1 분주 신호의 반전신호를 수신하여 상기 크리스탈 발진기의 온도 특성에 따른 상기 제 1 발진 주파수의 주파수 편차를 보정하는 온도 편차 카운터와,A temperature deviation counter configured to receive the inverted signal of the first oscillation frequency and the first divided signal and correct a frequency deviation of the first oscillation frequency according to a temperature characteristic of the crystal oscillator; 상기 주파수 편차 카운터와 상기 온도 편차 카운터의 출력 신호를 수신하여 상기 주파수 편차가 보정된 제 2 발진 주파수를 출력하는 펄스 합성기와,A pulse synthesizer configured to receive output signals of the frequency deviation counter and the temperature deviation counter and output a second oscillation frequency with the frequency deviation corrected; 상기 제 2 발진 주파수를 수신하여 제 2 분주 신호로 출력하는 제 2 분주기를 구비하는 것을 특징으로 하는 디지털 주파수 편차 보상기.And a second divider which receives the second oscillation frequency and outputs the second divided frequency as a second divided signal. 제 1 항에 있어서, The method of claim 1, 상기 제 1 분주 신호의 반주기 동안 출력되는 상기 제 2 발진 주파수는 상기 주파수 편차 카운터에 의하여 보정된 제 1 클락 신호를 포함하고, The second oscillation frequency output during the half period of the first divided signal includes a first clock signal corrected by the frequency deviation counter, 상기 제 1 분주 신호의 나머지 반주기 동안 출력되는 상기 제 2 발진 주파수는 상기 온도 편차 카운터에 의하여 보정된 제 2 클락 신호를 포함하는 것을 특징 으로 하는 디지털 주파수 편차 보상기.And the second oscillation frequency output during the remaining half period of the first divided signal includes a second clock signal corrected by the temperature deviation counter. 제 1 항에 있어서, The method of claim 1, 온도를 감지하기 위한 온도 센서와,A temperature sensor for sensing temperature, 상기 크리스탈 발진기의 온도 특성에 따른 주파수 편차 특성 데이타를 저장하고 있으며, 상기 온도 센서에서 감지된 상기 온도를 수신하여 상기 온도에 따라 변하는 주파수 편차에 관한 특성 데이타를 상기 온도 편차 카운터에 인가하는 온도특성 데이타 설정기를 더 구비하는 것을 특징으로 하는 디지털 주파수 편차 보상기.Temperature deviation characteristic data according to the temperature characteristic of the crystal oscillator is stored, and temperature characteristic data for receiving the temperature sensed by the temperature sensor and applying characteristic data regarding the frequency deviation varying with the temperature to the temperature deviation counter. And a setter further. 제 1 항에 있어서,The method of claim 1, 상기 제 1 분주기와 상기 제 2 분주기의 분주 정도는 동일한 것을 특징으로 하는 디지털 주파수 편차 보상기.The frequency divider of the first frequency divider and the second frequency divider, characterized in that the same. 제 1 항에 있어서, The method of claim 1, 상기 제 2 분주기로부터 출력되는 상기 제 2 분주 신호의 주파수는 1Hz인 것을 특징으로 하는 디지털 주파수 편차 보상기.The frequency of the second divided signal output from the second divider is 1Hz, characterized in that the digital frequency deviation compensator.
KR1020060028888A 2006-03-30 2006-03-30 Digial frequency deviation compensator KR100685489B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060028888A KR100685489B1 (en) 2006-03-30 2006-03-30 Digial frequency deviation compensator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060028888A KR100685489B1 (en) 2006-03-30 2006-03-30 Digial frequency deviation compensator

Publications (1)

Publication Number Publication Date
KR100685489B1 true KR100685489B1 (en) 2007-02-26

Family

ID=38104297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060028888A KR100685489B1 (en) 2006-03-30 2006-03-30 Digial frequency deviation compensator

Country Status (1)

Country Link
KR (1) KR100685489B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040531B1 (en) 2009-02-10 2011-06-16 주식회사 케이티 Method for estimating frequency offset in repeater and apparatus thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03226103A (en) * 1990-01-31 1991-10-07 Nippon Dempa Kogyo Co Ltd Digital temperature compensated oscillator
KR20010008965A (en) * 1999-07-06 2001-02-05 이형도 Apparatus for frequency trimming of oscillator using print resistor
KR20010063230A (en) * 1999-12-22 2001-07-09 이형도 Apparatus for frequency trimming of oscillator using print resistor
KR20060112547A (en) * 2005-04-27 2006-11-01 삼성전기주식회사 Temperature compensated oscillator and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03226103A (en) * 1990-01-31 1991-10-07 Nippon Dempa Kogyo Co Ltd Digital temperature compensated oscillator
KR20010008965A (en) * 1999-07-06 2001-02-05 이형도 Apparatus for frequency trimming of oscillator using print resistor
KR20010063230A (en) * 1999-12-22 2001-07-09 이형도 Apparatus for frequency trimming of oscillator using print resistor
KR20060112547A (en) * 2005-04-27 2006-11-01 삼성전기주식회사 Temperature compensated oscillator and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040531B1 (en) 2009-02-10 2011-06-16 주식회사 케이티 Method for estimating frequency offset in repeater and apparatus thereof

Similar Documents

Publication Publication Date Title
US10754370B2 (en) Fine-grained clock resolution using low and high frequency clock sources in a low-power system
KR100380573B1 (en) Delay clock generating apparatus and delay time measuring apparatus
US7589595B2 (en) Distributing frequency references
JP5137844B2 (en) Test apparatus and test module
US7336748B2 (en) DDS circuit with arbitrary frequency control clock
US11075743B2 (en) Adjustable high resolution timer
US11567529B2 (en) Real-time clock device and electronic apparatus
TW201304418A (en) Method and system for calibrating frequency
US20090198467A1 (en) Measuring Clock Jitter
Szplet et al. A 45 ps time digitizer with a two-phase clock and dual-edge two-stage interpolation in a field programmable gate array device
US6304119B1 (en) Timing generating apparatus with self-calibrating capability
KR100685489B1 (en) Digial frequency deviation compensator
JP5914718B2 (en) Time base with oscillator, frequency division circuit and clock pulse suppression circuit
TW201740230A (en) Method for testing the rate of a quartz watch
US8896359B1 (en) Temperature compensated timing signal generator
JPH0783980A (en) Jitter/wander analyzer
KR101066543B1 (en) High precision clock generation apparatus and method with synchronizing standard time
KR100882362B1 (en) Shift clock generation device, timing generator, and test device
RU2801779C1 (en) Method for generating signal with given frequency of programme-controlled synthesizers
JP4627982B2 (en) Time information pulse generator
Smetskaja et al. Nonlinearity Calibration Method for the Picosecond Precision Time Interval Meter
CN108763642A (en) The method of the parameter of parameter monitor and the passive device on monitoring integrated circuit
JP2015033043A (en) Periodic noise removing a/d converter
JPH0727880A (en) High resolution time measuring device
JP2001033489A (en) Sampling scope

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee