KR100685137B1 - Method for forming copper metal line and semiconductor device including the same - Google Patents

Method for forming copper metal line and semiconductor device including the same Download PDF

Info

Publication number
KR100685137B1
KR100685137B1 KR1020050093287A KR20050093287A KR100685137B1 KR 100685137 B1 KR100685137 B1 KR 100685137B1 KR 1020050093287 A KR1020050093287 A KR 1020050093287A KR 20050093287 A KR20050093287 A KR 20050093287A KR 100685137 B1 KR100685137 B1 KR 100685137B1
Authority
KR
South Korea
Prior art keywords
hard mask
film
thin film
mask thin
layer
Prior art date
Application number
KR1020050093287A
Other languages
Korean (ko)
Inventor
이기민
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050093287A priority Critical patent/KR100685137B1/en
Application granted granted Critical
Publication of KR100685137B1 publication Critical patent/KR100685137B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures

Abstract

A method for forming a copper metal line and a semiconductor device including a copper metal line formed thereby are provided to prevent generation of a defect of a micro-bridge by using a hard mask layer as a protective layer of an interlayer dielectric. A first nitride layer(11) and an oxide layer(12) are sequentially formed on a substrate(10) or a lower metal line. A hard mask layer is formed on the oxide layer. A via is formed on the oxide layer by etching selectively the hard mask layer and the oxide layer. A photosensitive layer is formed within the via. A trench is formed over the via by etching selectively the hard mask layer and the oxide layer. The photosensitive layer is removed from the via. The first nitride layer exposed through the via is removed. A barrier metal layer(16) and a seed layer(17) are formed in the via and the trench. A copper layer(18) is formed within the via and the trench. A chemical mechanical polishing process for the copper layer is performed. The hard mask layer is removed.

Description

구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리 금속 배선을 포함하는 반도체 소자{Method for Forming Copper Metal Line and Semiconductor Device Including the Same}Method for forming copper metal wiring and semiconductor device comprising copper metal wiring formed by the same

도 1은 종래 기술에 따른 구리 금속 배선에서 발생하는 마이크로 브리지 현상을 나타내는 도면이다.1 is a view showing a microbridge phenomenon occurring in the copper metal wiring according to the prior art.

도 2에서 도 8은 본 발명의 실시예에 따른 이중 다마신 공정을 이용하여 구리 금속 배선을 형성하는 방법을 나타내는 단면도들이다.2 to 8 are cross-sectional views illustrating a method of forming a copper metal wire using a dual damascene process according to an embodiment of the present invention.

<도면에 사용된 참조 번호의 설명><Description of Reference Number Used in Drawing>

10: 기판 11: 질화막10: substrate 11: nitride film

12: 산화막 13: 하드 마스크 박막12: oxide film 13: hard mask thin film

14: 비아 14a: 감광막14: Via 14a: photosensitive film

15: 트렌치 16: 장벽 금속막15: trench 16: barrier metal film

17: 시드층 18: 구리17: seed layer 18: copper

12a: 마이크로 브리지12a: microbridge

본 발명은 반도체 소자의 제조 기술에 관한 것으로서, 좀 더 구체적으로는 이중 다마신 공정을 이용하여 반도체 소자의 구리 금속 배선의 형성하는 방법 및 이에 의해 형성된 구리 금속 배선을 포함하는 반도체 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for manufacturing a semiconductor device, and more particularly, to a method of forming a copper metal wiring of a semiconductor device using a dual damascene process and a semiconductor device including the copper metal wiring formed thereby.

반도체 소자의 고속화 및 고집적화의 실현을 위하여 구리 배선을 이용한 디바이스 응용 기술이 많이 요구되고 있다. 반도체 제조 공정은 실리콘 기판에 트랜지스터를 형성하는 기판 공정(Front End of the Line, FEOL)과 배선을 형성하는 배선 공정(Back End Of the Line, BEOL)으로 구분된다. 배선기술은 반도체 집적 회로에서 개별 트랜지스터를 서로 연결하여 회로를 구성하는 전원공급 및 신호전달의 통로를 실리콘 위에 구현하는 기술이다.In order to realize high speed and high integration of semiconductor devices, there is a great demand for device application technology using copper wiring. The semiconductor manufacturing process is classified into a front end of the line (FEOL) and a wiring process (back end of the line, BEOL) to form a transistor. Wiring technology is a technology that connects individual transistors to each other in a semiconductor integrated circuit to implement a power supply and signal transmission path on a silicon.

이러한 배선 기술에서 높은 EM(Electro-migration) 내성을 갖는 재료인 구리(Cu)를 이용한 배선이 활발히 개발되고 있다. 그런데, 구리는 식각이 용이하지 않고 공정 중에 산화되는 문제점으로 인하여 구리 금속 배선 형성을 위하여는 이중 다마신(dual damascene) 공정 기술이 보편적으로 이용되고 있다. In such wiring technology, wiring using copper (Cu), a material having high EM (electro-migration) resistance, has been actively developed. However, due to the problem that copper is not easily etched and oxidized during the process, a dual damascene process technology is commonly used to form copper metal wires.

이중 다마신 공정은 층간 절연막에 비아(via)와 트렌치(trench)를 형성한 후 구리를 매립하고 화학기계적 연마(Chemical Mechanical Polishing) 공정으로 평탄화시키는 공정이다. 이중 다마신 공정을 이용하여 금속 배선을 형성하는 종래 기술을 설명하면, 먼저, 기판에 절연막으로 질화막과 산화막을 형성하고, 통상의 사진 식각 공정으로 산화막 내에 비아와 트렌치를 형성한다. 이때, 질화막은 식각 정지층으로 이용된다. 이후, 비아 안에 노출된 질화막을 제거하고, 비아와 트렌치의 측벽과 바닥에 장벽금속층을 형성한다. 이후, 장벽금속층 상에 전기도금을 위한 시드 층을 형성하고, 시드층 상에 비아와 트렌치를 충분히 채우는 구리층을 형성한다. 구리층을 CMP로 절연막이 노출될 때까지 연마하여 구리 금속 배선을 완성한다.In the dual damascene process, vias and trenches are formed in the interlayer insulating film, and then copper is embedded and planarized by a chemical mechanical polishing process. Referring to the prior art of forming a metal wiring using a dual damascene process, first, a nitride film and an oxide film are formed on an insulating film on a substrate, and vias and trenches are formed in the oxide film by a conventional photolithography process. In this case, the nitride film is used as an etch stop layer. Thereafter, the nitride film exposed in the via is removed, and a barrier metal layer is formed on sidewalls and bottoms of the vias and trenches. Thereafter, a seed layer for electroplating is formed on the barrier metal layer, and a copper layer is formed on the seed layer to sufficiently fill vias and trenches. The copper layer is polished with CMP until the insulating film is exposed to complete the copper metal wiring.

그런데 위에서 설명한 종래의 구리 금속 배선 형성 방법은 다음과 같은 문제점이 있다. 비아 안에 노출된 질화막을 제거하는 공정에서, 도 1과 같이, 트렌치(15) 상부의 산화막(12)이 함께 식각되면서 마이크로 브리지(micro bridge, 12a) 같은 불량이 발생하여 반도체 소자의 수율을 감소시키는 원인으로 작용하기도 한다. 또한, 비아 및 트렌치에 구리층을 형성한 이후에 CMP 공정으로 구리를 연마하는 과정에서 트렌치 상부의 산화막이 함께 연마되어 산화막 손실 현상이 발생하기도 한다.However, the conventional copper metal wiring formation method described above has the following problems. In the process of removing the nitride film exposed in the via, as shown in FIG. 1, as the oxide film 12 on the trench 15 is etched together, a defect such as a micro bridge 12a occurs to reduce the yield of the semiconductor device. It can also act as a cause. In addition, after the copper layer is formed in the via and the trench, the oxide film on the upper portion of the trench is polished together in the process of polishing the copper by the CMP process.

본 발명의 목적은 이중 다마신 공정에서 하드 마스크 박막을 형성하여 층간 절연막을 보호함으로써 패턴 불량 등의 결함을 방지할 수 있는 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리 금속 배선을 포함하는 반도체 소자를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to form a hard mask thin film in a double damascene process to protect an interlayer insulating film, thereby preventing a defect such as a pattern defect, and a method of forming a copper metal wiring and a semiconductor device including the copper metal wiring formed thereby. To provide.

본 발명에 따른 구리 금속 배선의 형성 방법은 (a) 기판 또는 하부 금속 배선 위에 층간 절연막으로서 제1 질화막 및 산화막을 순차적으로 형성하는 단계와, (b) 상기 산화막 위에 하드 마스크 박막을 형성하는 단계와, (c) 상기 하드 마스크 박막과 상기 산화막을 선택적으로 식각하여 상기 산화막에 비아를 형성하는 단계와, (d) 상기 비아 내부에 감광막을 형성하는 단계와, (e) 상기 하드 마스크 박막과 상기 산화막을 선택적으로 식각하여 상기 비아의 상부에 트렌치를 형성하는 단계와, (f) 상기 비아 내부의 상기 감광막을 제거하고, 상기 비아를 통해 노출된 상기 제1 질화막을 제거하는 단계와, (g) 상기 비아 및 상기 트렌치의 측벽 및 바닥에 장벽 금속막 및 시드층을 형성하는 단계와, (h) 상기 비아 및 상기 트렌치 내부에 전기도금법으로 구리층을 형성하는 단계와, (i) 상기 구리층을 상기 하드 마스크 박막이 노출될 때까지 화학적 기계적 연마하는 단계와, (j) 상기 하드 마스크 박막을 제거하는 단계를 포함한다. 여기서, 상기 하드 마스크 박막은 질화막 또는 실리콘 카바이드로 형성하는 것이 바람직하다. 또한, 상기 하드 마스크 박막의 두께는 상기 제1 질화막의 두께의 5 ~ 10배인 것이 바람직하다. 또한, 상기 (c)단계에서 상기 하드 마스크 박막 및 상기 산화막은 건식 식각 공정으로 개별 식각하며, 상기 하드 마스크 박막은 플루오르메탄, 메탄, 산소 및 아르곤을 포함하는 혼합 가스를 이용하여 식각하고, 상기 산화막은 8불화시크로부탄, 산소 및 아르곤을 포함하는 혼합 가스, 또는 플루오로펜텐, 산소 및 아르곤을 포함하는 혼합 가스를 이용하여 식각하는 것이 바람직하다.The method of forming a copper metal wiring according to the present invention includes the steps of (a) sequentially forming a first nitride film and an oxide film as an interlayer insulating film on a substrate or a lower metal wiring; (b) forming a hard mask thin film on the oxide film; (c) selectively etching the hard mask thin film and the oxide film to form vias in the oxide film, (d) forming a photosensitive film inside the via, (e) the hard mask thin film and the oxide film Selectively etching to form a trench in the upper portion of the via, (f) removing the photoresist film inside the via, removing the first nitride film exposed through the via, and (g) the Forming a barrier metal film and a seed layer on sidewalls and bottoms of vias and trenches, and (h) forming a copper layer in the vias and trenches by electroplating. Includes the step, (i) the method comprising the steps of chemical-mechanical polishing until the exposing the hard mask thin film to the copper layer, (j) removing the hard mask film. Here, the hard mask thin film is preferably formed of a nitride film or silicon carbide. In addition, the thickness of the hard mask thin film is preferably 5 to 10 times the thickness of the first nitride film. In addition, in the step (c), the hard mask thin film and the oxide film are individually etched by a dry etching process, and the hard mask thin film is etched using a mixed gas containing fluoromethane, methane, oxygen, and argon, and the oxide film Etching is preferably performed using a mixed gas containing silver fluorobutane, oxygen and argon, or a mixed gas containing fluoropentene, oxygen and argon.

실시예Example

도 2에서 도 8은 본 발명의 실시예에 따른 이중 다마신 공정을 이용한 금속 배선 형성 방법을 나타내는 단면도들이다.2 to 8 are cross-sectional views illustrating a metal wiring forming method using a dual damascene process according to an exemplary embodiment of the present invention.

먼저, 도 2를 참조하면, 기판(10) 및 하부 금속 배선(도시되지 않음) 위에 층간 절연막으로서 질화막(11) 및 산화막(12)을 차례로 형성한다. 이후, 하드 마스크 박막(13)을 형성한다. 이때, 하드 마스크 박막(13)은 질화막 또는 실리콘 카바 이드로 형성하고, 하드 마스크 박막(13)의 두께는 질화막(11)의 두께보다 5 ~ 10배로 두껍게 형성한다. 여기서, 하드 마스크 박막(13)은 전술하는 비아 및 트렌치 형성 이후, 비아 안에 노출된 질화막을 제거하는 후속 공정에서 트렌치 상부의 산화막(12)을 보호하기 위한 막으로 이용된다. First, referring to FIG. 2, the nitride film 11 and the oxide film 12 are sequentially formed as an interlayer insulating film on the substrate 10 and the lower metal wirings (not shown). Thereafter, the hard mask thin film 13 is formed. At this time, the hard mask thin film 13 is formed of a nitride film or silicon carbide, the thickness of the hard mask thin film 13 is formed to be 5 to 10 times thicker than the thickness of the nitride film (11). Here, the hard mask thin film 13 is used as a film for protecting the oxide film 12 on the trench in a subsequent process of removing the nitride film exposed in the via after the above-described via and trench formation.

이어서, 도 3에 도시된 바와 같이, 사진 식각 공정을 이용하여 하드 마스크 박막(13)과 산화막(12)을 선택적으로 식각하여 비아(14)를 형성한다. 이때, 산화막(12) 아래에 형성된 질화막(11)이 식각 정지층으로 이용된다. 여기서, 하드 마스크 박막(13) 및 산화막(13)은 건식 식각 공정으로 개별 식각한다. 하드 마스크 박막(10)의 식각 조건은 소스 파워(source power)를 300 ~ 500W, 바이어스 파워(bias power)를 0 ~ 200W로 하며, 가스는 플루오르메탄(CH3F)을 10 ~ 50sccm, 메탄(CF4)을 5 ~ 20sccm, 산소(O2)를 50 ~ 200sccm, 아르곤(Ar)을 200 ~ 300sccm으로 한 혼합 가스를 이용한다. 산화막(12)의 식각 조건은, 소스 파워를 800 ~ 1500W, 바이어스 파워를 100 ~ 500W로 하며, 가스는 8불화시크로부탄(C4F8)을 5 ~ 20sccm, 산소를 20 ~ 40sccm, 아르곤을 200 ~ 300sccm으로 한 혼합 가스로 하거나, 또는 플루오로펜텐(C5F8)을 10 ~ 50sccm, 산소를 20 ~ 40sccm, 아르곤을 200 ~ 300sccm으로 한 혼합 가스를 이용한다.Subsequently, as shown in FIG. 3, the hard mask thin film 13 and the oxide film 12 are selectively etched using a photolithography process to form the vias 14. At this time, the nitride film 11 formed under the oxide film 12 is used as an etch stop layer. Here, the hard mask thin film 13 and the oxide film 13 are individually etched by a dry etching process. The etching conditions of the hard mask thin film 10 are source power of 300 to 500 W, bias power of 0 to 200 W, and gas is 10 to 50 sccm of fluoromethane (CH 3 F) and methane ( CF 4 ) is used a mixed gas having 5 to 20 sccm, oxygen (O 2 ) to 50 to 200 sccm, and argon (Ar) to 200 to 300 sccm. Etching conditions of the oxide film 12 is a source power of 800 ~ 1500W, bias power of 100 ~ 500W, the gas is 5 to 20 sccm, 8 to 20 sccm of oxygen hexafluorobutane (C 4 F 8 ), 20 to 40 sccm of oxygen, argon Is a mixed gas having 200 to 300 sccm, or a mixed gas having 10 to 50 sccm of fluoropentene (C 5 F 8 ), 20 to 40 sccm of oxygen, and 200 to 300 sccm of argon.

이어서, 도 4에 도시된 바와 같이, 감광막을 기판(10) 전면에 도포하고 패터닝하여 비아(14) 내부에만 감광막(14a)을 남긴다.Subsequently, as shown in FIG. 4, the photoresist film is applied and patterned on the entire surface of the substrate 10 to leave the photoresist 14a only inside the vias 14.

이어서, 도 5에 도시된 바와 같이, 비아(14) 내부에만 감광막(14a)을 형성한 후, 다른 사진 식각 공정을 이용하여 하드 마스크 박막(13) 및 산화막(12)을 선택적으로 식각하여 비아(14)의 상부에 트렌치(15)를 형성한다. 이때, 비아(14) 내부에 형성된 감광막(14a)이 식각 정지층으로 이용된다. 여기서, 하드 마스크 박막(13) 및 산화막(12)은 다른 사진 식각 공정으로서 건식 식각 공정을 이용하여 동시 또는 개별 식각하여 트렌치(15)를 형성한다. 동시 식각 조건은 소스 파워를 800 ~ 1500W, 바이어스 파워를 100 ~ 500W로 하며, 가스는 8불화시크로부탄을 5 ~ 20sccm, 트리플로로메탄(CHF3)을 5 ~ 15sccm, 산소를 30 ~ 50sccm, 아르곤을 200 ~ 300sccm으로 한 혼합 가스를 이용한다. 그리고 개별 식각 조건은 2단계로 나누어서 하드 마스크 박막(13)과 산화막(12)을 각각 식각한다. 이때, 제1단계의 하드 마스크 박막(13) 식각 조건은 소스 파워를 300 ~ 500W, 바이어스 파워를 0 ~ 200W로 하고, 가스는 트리플로로메탄을 10 ~ 50sccm, 메탄을 5 ~ 20sccm, 산소를 50 ~ 200sccm, 아르곤을 200 ~ 300sccm으로 한 혼합 가스를 이용한다. 그리고 제2단계의 산화막(12) 식각 조건은 소스 파워를 800 ~ 1500W, 바이어스 파워를 100 ~ 500W로 하며, 가스는 8불화시크로부탄을 5 ~ 20sccm, 트리플로로메탄을 5 ~ 15sccm, 산소를 30 ~ 50sccm, 아르곤을 200 ~ 300sccm으로 한 혼합 가스를 이용한다.Subsequently, as shown in FIG. 5, after the photoresist layer 14a is formed only inside the via 14, the hard mask thin film 13 and the oxide layer 12 may be selectively etched using another photolithography process. A trench 15 is formed in the upper portion of the 14. In this case, the photosensitive film 14a formed inside the via 14 is used as an etch stop layer. Here, the hard mask thin film 13 and the oxide film 12 may be simultaneously or separately etched using a dry etching process as another photolithography process to form the trenches 15. Simultaneous etching conditions include source power from 800 to 1500 W, bias power from 100 to 500 W, gas from 5 to 20 sccm for hexafluorobutane, 5 to 15 sccm for trichloromethane (CHF 3 ), and 30 to 50 sccm for oxygen. , A mixed gas containing argon of 200 to 300 sccm is used. The individual etching conditions are divided into two steps to etch the hard mask thin film 13 and the oxide film 12, respectively. At this time, the etching condition of the hard mask thin film 13 of the first step is a source power of 300 ~ 500W, bias power of 0 ~ 200W, the gas is trichloromethane 10 ~ 50sccm, methane 5 ~ 20sccm, oxygen A mixed gas having 50 to 200 sccm and argon to 200 to 300 sccm is used. The etching condition of the oxide film 12 in the second step is a source power of 800 to 1500 W, a bias power of 100 to 500 W, and the gas is 5 to 20 sccm of hexafluorobutane, 5 to 15 sccm of trichloromethane, and oxygen. Using a mixed gas of 30 to 50 sccm and argon to 200 to 300 sccm.

이어서, 도 6에 도시된 바와 같이, 비아(14) 내부의 감광막(도 4의 14a)을 제거한 후, 비아(14) 안에 노출된 질화막(11)을 제거한다. 여기서 질화막(11)은 건식 식각 공정으로 제거하며, 식각 조건은 소스 파워를 300 ~ 500W, 바이어스 파워를 0 ~ 200W로 하며, 가스는 메탄을 20 ~ 30sccm, 플루오르메탄을 10 ~ 20sccm, 산소를 10 ~ 50 sccm, 아르곤을 200 ~ 300 sccm으로 한 혼합 가스를 이용하여 식각한 다.Next, as shown in FIG. 6, after removing the photoresist film 14a of FIG. 4, the nitride film 11 exposed in the via 14 is removed. The nitride film 11 is removed by a dry etching process, and the etching conditions are source power of 300 to 500 W, bias power of 0 to 200 W, and gas is 20 to 30 sccm of methane, 10 to 20 sccm of fluoromethane, and 10 of oxygen. Etch using a mixed gas with ~ 50 sccm and argon 200-300 sccm.

이때, 하드 마스크 박막(13)이 트렌치(15) 상부의 산화막(12)을 보호하는 역할을 함으로써, 산화막(12)의 상부가 함께 식각되지 않기 때문에 마이크로 브리지 같은 불량 발생을 방지할 수 있다. 여기서, 하드 마스크 박막(13)의 일부가 식각되나, 하드 마스크 박막(13)은 질화막(11)의 두께보다 두께가 두껍기 때문에 완전히 제거되지 않으므로, 이후 CMP 공정을 진행할 때에 산화막(12)의 상부에서 연마 정지층으로 작용하여 CMP 공정 마진을 확보할 수 있다.At this time, since the hard mask thin film 13 serves to protect the oxide film 12 on the trench 15, the top of the oxide film 12 is not etched together, thereby preventing the occurrence of a defect such as a micro bridge. Here, a part of the hard mask thin film 13 is etched, but since the hard mask thin film 13 is thicker than the thickness of the nitride film 11, the hard mask thin film 13 is not completely removed. It can act as a polishing stop layer to secure CMP process margin.

이어서, 도 7에 도시된 바와 같이, 비아(14) 및 트렌치(15)의 측벽 및 바닥에 장벽 금속막(16)과 시드층(17)을 증착한 후, 비아(14)와 트렌치(15) 내부를 구리(18)로 매립한다. 여기에서, 장벽 금속막(16)은 티타늄/ 티타늄 질화막(Ti/TiN), 탄탈륨/탄탈륨 질화막(Ta/TaN) 등의 이중막으로하며, 구리 매립 공정은 전기도금법(Electro Chemical Plating)으로 한다.Subsequently, as shown in FIG. 7, the barrier metal film 16 and the seed layer 17 are deposited on the sidewalls and the bottoms of the vias 14 and the trenches 15, and then the vias 14 and the trenches 15 are deposited. The inside is embedded with copper 18. Here, the barrier metal film 16 is a double film of titanium / titanium nitride film (Ti / TiN), tantalum / tantalum nitride film (Ta / TaN), and the like. The copper embedding process is performed by electrochemical plating.

이어서, 도 8에 도시된 바와 같이, 화학적 기계적 연마 공정을 이용하여 하드 마스크 박막(13)까지 구리(18)를 제거한다. 이후, 하드 마스크 박막(13)을 제거함으로써 일련의 구리(18) 금속 배선 형성 공정을 완성한다. 이때, 하드 마스크 박막(13)의 제거는 인산 등을 사용하는 습식 식각 또는 플루오르메탄 등의 가스를 사용하는 건식 식각 공정으로 제거한다. 여기서, 하드 마스크 박막을 연마 공정의 정지층으로 사용함으로써, 화학적 기계적 연마 공정의 마진을 향상시킬 수 있다. Subsequently, as shown in FIG. 8, copper 18 is removed to the hard mask thin film 13 using a chemical mechanical polishing process. Thereafter, the hard mask thin film 13 is removed to complete a series of copper 18 metal wiring forming processes. At this time, the hard mask thin film 13 is removed by a wet etching process using phosphoric acid or the like or a dry etching process using a gas such as fluoromethane. Here, the margin of the chemical mechanical polishing process can be improved by using the hard mask thin film as the stop layer of the polishing process.

본 발명에 따른 구리 금속 배선의 형성 방법은 이중 다마신 공정에서 하드 마스크 박막을 층간 절연막의 보호막으로 사용함으로써, 층간 절연막의 상부가 함께 연마되지 않기 때문에 마이크로 브리지 같은 불량 발생을 방지할 수 있다.In the method for forming a copper metal wiring according to the present invention, by using a hard mask thin film as a protective film of the interlayer insulating film in the dual damascene process, defects such as micro bridges can be prevented because the upper portion of the interlayer insulating film is not polished together.

또한, 본 발명에 따른 구리 금속 배선의 형성 방법은 이중 다마신 공정에서 하드 마스크 박막을 연마 공정의 정지층으로 사용함으로써, 구리 평탄화를 위한 화학적 기계적 연마 공정의 마진을 향상시킬 수 있다.In addition, the method for forming a copper metal wiring according to the present invention can improve the margin of the chemical mechanical polishing process for copper planarization by using the hard mask thin film as a stop layer of the polishing process in the dual damascene process.

발명의 바람직한 실시예에 대해 개시하였으며, 비록 특정 용어들이 사용되었으나 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것이 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.Although preferred embodiments of the invention have been disclosed, although specific terms have been used, these are merely used in a general sense to easily explain the technical content of the present invention and to help understand the present invention, and are not intended to limit the scope of the present invention. . It will be apparent to those skilled in the art that other modifications based on the technical idea of the present invention can be carried out in addition to the embodiments disclosed herein.

Claims (8)

(a) 기판 또는 하부 금속 배선 위에 층간 절연막으로서 제1 질화막 및 산화막을 순차적으로 형성하는 단계와,(a) sequentially forming a first nitride film and an oxide film as an interlayer insulating film on the substrate or the lower metal wiring; (b) 상기 산화막 위에 하드 마스크 박막을 형성하는 단계와,(b) forming a hard mask thin film on the oxide film; (c) 상기 하드 마스크 박막과 상기 산화막을 선택적으로 식각하여 상기 산화막에 비아를 형성하는 단계와,(c) selectively etching the hard mask thin film and the oxide film to form vias in the oxide film; (d) 상기 비아 내부에 감광막을 형성하는 단계와,(d) forming a photoresist film in the vias; (e) 상기 하드 마스크 박막과 상기 산화막을 선택적으로 식각하여 상기 비아의 상부에 트렌치를 형성하는 단계와,(e) selectively etching the hard mask thin film and the oxide film to form a trench on the via; (f) 상기 비아 내부의 상기 감광막을 제거하고, 상기 비아를 통해 노출된 상기 제1 질화막을 제거하는 단계와,(f) removing the photoresist film inside the via and removing the first nitride film exposed through the via; (g) 상기 비아 및 상기 트렌치의 측벽 및 바닥에 장벽 금속막 및 시드층을 형성하는 단계와,(g) forming a barrier metal film and a seed layer on sidewalls and bottoms of the vias and trenches; (h) 상기 비아 및 상기 트렌치 내부에 전기도금법으로 구리층을 형성하는 단계와,(h) forming a copper layer in the via and the trench by electroplating; (i) 상기 구리층을 상기 하드 마스크 박막이 노출될 때까지 화학적 기계적 연마하는 단계와,(i) chemical mechanical polishing the copper layer until the hard mask thin film is exposed, (j) 상기 하드 마스크 박막을 제거하는 단계를 포함하는 구리 금속 배선의 형성 방법.(j) removing the hard mask thin film. 제1항에서,In claim 1, 상기 하드 마스크 박막은 질화막 또는 실리콘 카바이드로 형성하는 것을 특징으로 하는 구리 금속 배선의 형성 방법.And said hard mask thin film is formed of a nitride film or silicon carbide. 제1항에서,In claim 1, 상기 하드 마스크 박막의 두께는 상기 제1 질화막의 두께의 5 ~ 10배인 것을 특징으로 하는 구리 금속 배선의 형성 방법.The thickness of the hard mask thin film is a method of forming a copper metal wiring, characterized in that 5 to 10 times the thickness of the first nitride film. 제1항에서,In claim 1, 상기 (c)단계에서 상기 하드 마스크 박막 및 상기 산화막은 건식 식각 공정으로 개별 식각하며, 상기 하드 마스크 박막은 플루오르메탄, 메탄, 산소 및 아르곤을 포함하는 혼합 가스를 이용하여 식각하고, 상기 산화막은 8불화시크로부탄, 산소 및 아르곤을 포함하는 혼합 가스, 또는 플루오로펜텐, 산소 및 아르곤을 포함하는 혼합 가스를 이용하여 식각하는 것을 특징으로 하는 구리 금속 배선의 형성 방법.In the step (c), the hard mask thin film and the oxide film are individually etched by a dry etching process, and the hard mask thin film is etched using a mixed gas containing fluoromethane, methane, oxygen, and argon, and the oxide film is 8 A method of forming a copper metal wiring, which is etched using a mixed gas containing fluorobutane, oxygen, and argon, or a mixed gas containing fluoropentene, oxygen, and argon. 제1항에서,In claim 1, 상기 (e)단계에서 상기 하드 마스크 박막 및 상기 산화막은 건식 식각 공정으로 동시에 형성하며, 식각 조건은 8불화시크로부탄, 트리플로로메탄, 산소 및 아르곤을 포함하는 혼합 가스를 이용하여 식각하는 것을 특징으로 하는 구리 금속 배선의 형성 방법.In the step (e), the hard mask thin film and the oxide film are simultaneously formed by a dry etching process, and the etching conditions are etched using a mixed gas containing chlorobutane, trifluoromethane, oxygen, and argon. The formation method of the copper metal wiring characterized by the above-mentioned. 제1항에서,In claim 1, 상기 (e)단계에서 상기 하드 마스크 박막 및 상기 산화막은 건식 식각 공정으로 개별 식각하여 형성하며, 개별 식각 조건은 2단계로 나누어 식각하되, 제1단계에서는 상기 하드 마스크 박막을 트리플로로메탄, 메탄, 산소 및 아르곤을 포함하는 혼합 가스를 이용하여 식각하고, 제2단계에서는 상기 산화막을 8불화시크로부탄, 트리플로로메탄, 산소 및 아르곤을 포함하는 혼합 가스를 이용하여 식각하는 것을 특징으로 하는 구리 금속 배선의 형성 방법.In the step (e), the hard mask thin film and the oxide film are formed by individual etching by a dry etching process, and the individual etching conditions are etched by dividing into two steps, but in the first step, the hard mask thin film is trichloromethane, methane. And etching using a mixed gas containing oxygen and argon, and in the second step, the oxide film is etched using a mixed gas containing octafluorobutane, trichloromethane, oxygen and argon. Method of forming copper metal wiring. 제1항에서,In claim 1, 상기 (f)단계에서 상기 질화막은 건식 식각 공정으로 제거하며, 식각 조건은 메탄, 플루오르메탄, 산소 및 아르곤을 포함하는 혼합 가스를 이용하여 식각하는 것을 특징으로 하는 구리 금속 배선의 형성 방법.In the step (f), the nitride film is removed by a dry etching process, and etching conditions are formed using a mixed gas containing methane, fluoromethane, oxygen, and argon. 제1항 또는 제7항에 의해 형성된 구리 금속 배선을 포함하는 것을 특징으로 하는 반도체 소자.A semiconductor device comprising the copper metal wiring formed by the claim 1.
KR1020050093287A 2005-10-05 2005-10-05 Method for forming copper metal line and semiconductor device including the same KR100685137B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050093287A KR100685137B1 (en) 2005-10-05 2005-10-05 Method for forming copper metal line and semiconductor device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050093287A KR100685137B1 (en) 2005-10-05 2005-10-05 Method for forming copper metal line and semiconductor device including the same

Publications (1)

Publication Number Publication Date
KR100685137B1 true KR100685137B1 (en) 2007-02-22

Family

ID=38104211

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050093287A KR100685137B1 (en) 2005-10-05 2005-10-05 Method for forming copper metal line and semiconductor device including the same

Country Status (1)

Country Link
KR (1) KR100685137B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075890A (en) * 2004-12-29 2006-07-04 매그나칩 반도체 유한회사 Method for forming dual damascene pattern

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060075890A (en) * 2004-12-29 2006-07-04 매그나칩 반도체 유한회사 Method for forming dual damascene pattern

Similar Documents

Publication Publication Date Title
JP3348706B2 (en) Method for manufacturing semiconductor device
JP2009004665A (en) Manufacturing method for semiconductor device
JP2002313910A (en) Semiconductor device and method of manufacturing the same
JP2004228111A (en) Semiconductor device and its manufacturing method
KR100791697B1 (en) Metal line structure and method for forming metal line of semiconductor device
JP2004179588A (en) Manufacturing method for semiconductor device
JP2009200256A (en) Method of manufacturing semiconductor device
JP2001176965A (en) Semiconductor device and method of fabrication
KR20100109173A (en) Method for fabricating dual damascene line in semiconductor device
KR100685137B1 (en) Method for forming copper metal line and semiconductor device including the same
KR100641980B1 (en) Interconnection line of semiconductor device and method of forming the same
US6995085B2 (en) Underlayer protection for the dual damascene etching
JP2009027048A (en) Manufacturing method of semiconductor device
US7704820B2 (en) Fabricating method of metal line
KR20090024854A (en) Metal line and method for fabricating metal line of semiconductor device
US7662711B2 (en) Method of forming dual damascene pattern
US7452802B2 (en) Method of forming metal wiring for high voltage element
JP4207113B2 (en) Method for forming wiring structure
KR101069167B1 (en) Method for forming metal line of semiconductor device
KR100707657B1 (en) Method for forming copper metal line in semiconductor device
JP3774399B2 (en) Dual damascene structure and method for forming the same, and semiconductor device and method for manufacturing the same
JP4797821B2 (en) Manufacturing method of semiconductor device
KR100737701B1 (en) Method of manufacturing wire in a semiconductor device
KR100741593B1 (en) Copper metallization method by damascene process
KR100866121B1 (en) Method for forming metal line of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120119

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee