KR100684835B1 - 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치 - Google Patents

평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치 Download PDF

Info

Publication number
KR100684835B1
KR100684835B1 KR1020040099533A KR20040099533A KR100684835B1 KR 100684835 B1 KR100684835 B1 KR 100684835B1 KR 1020040099533 A KR1020040099533 A KR 1020040099533A KR 20040099533 A KR20040099533 A KR 20040099533A KR 100684835 B1 KR100684835 B1 KR 100684835B1
Authority
KR
South Korea
Prior art keywords
layer
pixel
electrode
light emitting
transistor
Prior art date
Application number
KR1020040099533A
Other languages
English (en)
Other versions
KR20060060462A (ko
Inventor
박상일
구재본
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040099533A priority Critical patent/KR100684835B1/ko
Publication of KR20060060462A publication Critical patent/KR20060060462A/ko
Application granted granted Critical
Publication of KR100684835B1 publication Critical patent/KR100684835B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 금속 배선에 의해 반사되는 광을 효율적으로 차단하여 발광소자의 발광 휘도를 높일 수 있는 평판 표시 장치를 제공한다.
본 발명에 따른 평판 표시 패널은 기판 위에 복수의 화소가 배열된다. 화소는 기판 위에 형성되고 드레인전극을 구비한 트랜지스터를 포함한다. 트랜지스터를 위에는 드레인전극의 일부를 노출시키는 비아홀을 구비한 절연층이 형성되고, 비아홀을 통하여 드레인전극과 연결되도록 투명한 도전물질로 화소전극이 형성된다. 그리고 화소 전극의 일부 및 기판 위에 형성되어 화소를 인접한 화소와 분리시키며 외부에서 입사되는 광이 차단하는 화소분리층이 형성된다. 이렇게 형성된 화소전극과 화소분리층 위에 형성되는 유기발광층 및 불투명한 도전물질로 이루어진 전극층이 형성된다. 화소분리층은 금속성 물질 및 유전성 물질이 혼성되어 이루어진 금속유전체혼성층(Metal Insulator Hybrid Layer, MIHL)으로 이루어진다.
OLED, 발광표시장치, MIHL, PDL, 블랙매트릭스

Description

평판 표시 패널, 평판 표시 패널의 형성방법 및 이를 이용한 평판 표시 장치{Flat pixel array panel, method thereof and flat display device using the same}
도 1은 본 발명의 제1 실시예에 따른 평판 표시 장치의 구성을 개략적으로 보여주는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 평판 표시 장치의 화소회로를 보여주는 등가회로도이다.
도 3은 본 발명의 제1 실시예에 따른 화소회로의 배치구조를 보여주는 배치평면도이다.
도 4는 본 발명의 제1 실시예에 따른 화소회로의 도 3의 Ⅰ-Ⅰ' 부분의 단면도이다.
도 5는 도 4의 A 부분을 확대하여 상세하게 보여주는 도면이다.
도 6a 내지 도 6f는 본 발명의 제1 실시예에 따른 표시패널의 형성방법을 순서대로 보여주는 도면이다.
도 7은 본 발명의 실시예에 따른 표시패널의 일부를 배면(발광면)에서 바라본 형상을 보여주는 도면이다.
도 8은 본 발명의 제2 실시예에 따른 표시패널의 단면도로서 도 3의 Ⅰ-Ⅰ' 부분의 단면도이다.
본 발명은 평판 표시 장치에 관한 것으로, 특히 외부광이 금속배선층에 의해 반사되는 것을 방지할 수 있는 유기발광 표시 장치에 관한 것이다.
일반적으로 유기발광 표시 장치는 유기 물질의 발광을 이용한 표시장치로서, 행렬 형태로 배열된 복수의 유기 발광셀들을 전압 구동 혹은 전류 구동하여 영상을 표현한다.
이러한 유기 발광셀은 다이오드 특성을 가져서 유기 발광 다이오드(Organic Light Emission Diode; 이하 OLED)로도 불린다. OLED는 애노드(indium tin oxide, ITO), 유기 박막, 캐소드 전극층의 구조를 가지고 있다. 유기 박막은 전자와 정공의 균형을 좋게 하여 발광 효율을 향상시키기 위해 발광층(emitting layer, EML), 전자 수송층(electron transport layer, ETL) 및 정공 수송층(hole transport layer, HTL)을 포함한 다층 구조로 이루어지고, 또한 별도의 전자 주입층(electron injecting layer, EIL)과 정공 주입층(hole injecting layer, HIL)을 포함하고 있다. 이러한 유기 발광셀들이 기판 위에 매트릭스 형태로 배열되어 표시패널을 형성하고, 발광 표시 장치는 이 표시패널의 각 OLED가 발광하도록 구동함으로써 영상을 표시한다.
유기발광 표시 장치를 구동하는 방식에는 단순 매트릭스(passive matrix) 방 식과 박막 트랜지스터(thin film transistor, 이하 TFT라고 명명함)를 이용한 능동 구동(active matrix) 방식이 있다. 단순 매트릭스 방식은 기판 위에 OLED의 애노드에 연결되는 양극 배선과 OLED의 캐소드에 연결되는 음극 배선을 직교하도록 형성하고 각 배선을 선택하여 구동하는데 비해, 능동 구동 방식은 박막 트랜지스터를 OLED의 애노드(화소 전극)에 연결하고 박막 트랜지스터의 게이트에 연결된 커패시터에 의해 유지된 전압에 따라 구동하는 방식이다. 이와 같은 능동 매트릭스 방식은 박막 트랜지스터 및 커패시터를 포함하는 화소회로가 다소 복잡하나 전류 소모량이 적고 발광 시간이 길어져 표시품질이 좋아진다는 장점이 있어 그 사용이 증가하고 있다.
이와 같은 유기발광 표시 장치의 표시패널, 특히 능동 매트릭스 방식으로 구동되는 표시패널은 기판 위에 다수의 OLED들뿐만 아니라 주로 금속으로 이루어진 다수의 배선들을 형성함으로써 구현된다. 이러한 금속으로 이루어진 배선들, 특히 애노드전극 방향으로 발광하는 배면발광형에서 넓은 면적으로 형성되는 금속 캐소드 전극은 애노드전극을 통하여 외부로부터 입사되는 다량의 광들을 반사하게 되고, 이러한 반사광으로 인하여 OLED의 발광 휘도가 저하되어, 결국 유기발광 표시 장치의 표시품질이 나빠진다는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 금속 배선에 의해 반사되는 광을 효율적으로 차단하여 발광소자의 발광 휘도를 높일 수 있는 평판 표시 장치를 제공하는 것이다.
본 발명의 하나의 특징에 따른 평판 표시 패널은, 기판 위에 복수의 화소가 배열되는 평판 표시 패널로서,
상기 화소 각각은,
상기 기판 위에 형성되고, 드레인전극을 구비한 트랜지스터;
상기 트랜지스터를 포함한 기판 위에 형성되고 상기 드레인전극의 일부를 노출시키는 비아홀을 구비한 절연층;
상기 비아홀을 통하여 상기 드레인전극과 연결되도록 투명한 도전물질로 형성된 화소전극;
상기 화소 전극에 형성되며 상기 화소를 인접한 화소와 분리시키며, 외부에서 입사되는 광을 차단하는 화소분리층;
상기 화소전극 위에 형성되는 유기발광층; 및
상기 유기발광층 위에 형성되며 불투명한 도전물질로 이루어진 전극층을 포함한다.
상기 화소분리층은 금속성 물질 및 유전성 물질이 혼성되어 이루어진 금속유전체혼성층(Metal Insulator Hybrid Layer, MIHL)일 수 있다.
상기 금속유전체혼성층은, 상기 화소전극 위에 형성되며 투명한 유전성 물질이 주성분으로 이루어진 제1 층; 및 상기 제1 층위에 형성되며 불투명한 금속성 물질이 주성분으로 이루어져 상기 전극층과 전기적으로 연결되는 제2 층을 포함할 수 있다.
상기 금속유전체혼성층은, 상기 유전성 물질이 주성분인 제1 층으로부터 상기 금속성 물질이 주성분인 제2 층으로 연속적으로 변하는 계면이 형성될 수 있다.
상기 유전성 물질은 SiO2, In2O3, SnO2, MgF2, Al 2O3, TiO2, ZrO2 및 ITO로 이루어진 군에서 선택된 적어도 하나일 수 있고, 상기 금속성 물질은 In, Sb, Ag, Au, Cu, Al, Pt, Co, Rh, Ru, Sn, Ir, Ti 및 Ta로 이루어진 군에서 선택된 적어도 하나일 수 있다.
상기 화소전극 상에 형성된 화소분리층은 테퍼각이 대략 20°이하일 수 있다.
상기 절연층 상에 형성되는 평탄화막을 더 포함할 수 있다.
본 발명의 다른 특징에 따른 평판 표시 패널의 형성방법은,
a) 상기 기판 위에 도전물질을 이용하여 화소전극을 형성하는 단계;
b) 상기 화소전극 위에 투명한 유전성 물질을 주성분으로 하는 층을 증착한 후 불투명한 금속성 물질을 주성분으로 하는 층을 증착하여 화소분리층을 완성하는 단계;
c) 상기 화소분리층의 적어도 일부를 식각하는 단계;
d) 상기 화소분리층이 식각된 영역에 유기발광층이 형성되는 단계; 및
e) 상기 유기발광층 위에 전극층을 형성하는 단계를 포함한다.
상기 b) 단계는 상기 유전성 물질과 금속성 물질이 증착되는 속도 차이를 조절하는 증착 방법을 이용하여 수행할 수 있다.
본 발명의 또 다른 특징에 따른 평판 표시 장치는, 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소를 포함하는 평판 표시 장치로서,
상기 각 화소는,
상기 선택신호에 응답하여 상기 데이터신호를 전달하는 제1 트랜지스터;
상기 제1 트랜지스터를 통하여 전달되는 데이터 신호에 대응하는 전압을 충전하는 커패시터;
상기 커패시터의 일전극이 제어전극에 연결되어 상기 커패시터에 충전된 전압에 대응하는 전류를 제1 전극으로 출력하는 제2 트랜지스터; 및
상기 제1 전극에 연결되며 투명 도전물질로 이루어진 애노드 및 불투명 도전물질로 이루어진 캐소드를 구비하고, 상기 제2 트랜지스터의 제1 전극을 통하여 상기 애노드에 전달되는 전류에 대응하는 빛을 발광하는 발광 소자를 포함하며,
상기 발광소자의 발광영역은 상기 애노드의 일부를 덮도록 상기 기판 위에 형성되며 외부에서 입력되는 광을 차단하는 화소분리층에 의해 인접한 발광소자의 발광영역과 분리된다.
상기 화소분리층은 금속 및 유전체가 혼성되어 연속적으로 변하는 계면이 형성되는 금속유전체혼성층일 수 있다.
상기 금속유전체혼성층은, 상기 화소전극 위에 형성되며 투명한 유전성 물질이 주성분으로 이루어진 제1 층; 및 상기 제1 층위에 형성되며 불투명한 금속성 물 질이 주성분으로 이루어져 상기 캐소드와 전기적으로 연결되는 제2 층을 포함할 수 있다.
본 발명의 또 다른 특징에 따른 평판 표시 장치는,
선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소를 포함하는 평판 표시 장치에 있어서,
상기 각 화소는,
상기 선택신호에 응답하여 상기 데이터신호를 전달하는 제1 트랜지스터;
상기 제1 트랜지스터를 통하여 전달되는 데이터 신호에 대응하는 전압을 충전하는 커패시터;
상기 커패시터의 일전극이 제어전극에 연결되어 상기 커패시터에 충전된 전압에 대응하는 전류를 제1 전극으로 출력하는 제2 트랜지스터; 및
상기 제1 전극에 연결되며 투명 도전물질로 이루어진 애노드 및 불투명 도전물질로 이루어진 캐소드를 구비하고, 상기 제2 트랜지스터의 제1 전극을 통하여 상기 애노드에 전달되는 전류에 대응하는 빛을 발광하는 발광 소자를 포함하며,
상기 발광소자의 발광영역은 상기 애노드의 일부를 덮도록 상기 기판 위에 형성되며 외부에서 입력되는 광을 차단하는 화소분리층에 의해 인접한 발광소자의 발광영역과 분리되고,
상기 화소는 상기 기판 위에 상기 발광영역과 상기 제1, 제2 트랜지스터 및 커패시터가 형성되는 영역이 서로 중첩되지 않도록 형성된다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1은 본 발명의 제1 실시예에 따른 평판 표시 장치의 구성을 개략적으로 보여주는 도면이다.
도 1에 도시된 바와 같이, 평판 표시 장치는 표시패널(100), 주사 구동부(200) 및 데이터 구동부(300)를 포함한다.
표시패널(100)은 데이터선(D1-Dm), 주사선(S1-Sn) 및 복수의 화소회로(110)를 포함한다. 데이터선(D1-Dm)은 화상 신호를 나타내는 데이터 신호를 화소회로(110)로 전달하며, 주사선(S1-Sn)은 선택신호를 화소회로(110)로 전달한다.
주사 구동부(200)는 행 방향으로 뻗어 있는 복수의 주사선(S1-Sn)에 각각 선택신호를 순차적으로 인가하며, 데이터 구동부(300)는 열 방향으로 뻗어 있는 복수의 데이터선(D1-Dm)에 화상 신호에 대응되는 데이터 전압(VDATA)을 인가한다.
여기서, 주사 구동부(200) 및/또는 데이터 구동부(300)는 표시패널(100)에 전기적으로 연결될 수 있으며 또는 표시패널(100)에 접착되어 전기적으로 연결되어 있는 테이프 캐리어 패키지(tape carrier package, TCP)에 칩 등의 형태로 장착될 수 있다. 또는 표시 패널(100)에 접착되어 전기적으로 연결되어 있는 가요성 인쇄 회로(flexible printed circuit, FPC) 또는 필름(film) 등에 칩 등의 형태로 장착될 수도 있다. 이와는 달리 주사 구동부(200) 및/또는 데이터 구동부(300)는 표시 패널의 유리 기판 위에 직접 장착될 수도 있으며, 또는 유리 기판 위에 주사선, 데이터선 및 박막 트랜지스터와 동일한 층들로 형성되어 있는 구동 회로와 대체될 수도 직접 장착될 수도 있다.
도 2는 본 발명의 제1 실시예에 따른 평판 표시 장치의 화소회로(110)를 보여주는 등가회로도이다. 도 2는 첫 번째 주사선(S1)과 첫 번째 데이터선(D1)에 의해 구동되는 화소회로를 대표적으로 도시한 것이다.
도 2에 나타낸 바와 같이, 화소 회로(110)는 발광소자(OLED), 2개의 트랜지스터(M1, M2) 및 커패시터(Cst)를 포함한다. 트랜지스터들(M1, M2)은 PMOS형 트랜지스터로 형성된다.
스위칭 트랜지스터(M2)는 게이트전극이 주사선(Sn)에 연결되고, 소스전극이 데이터선(Dm)에 연결되며 드레인전극은 커패시터(Cst)의 일단 및 구동 트랜지스터(M1)의 게이트전극에 연결된다. 커패시터(Cst)의 타단은 전원전압(VDD)에 연결된다. 구동 트랜지스터(M1)의 소스전극이 전원전압(VDD)에 연결되고, 드레인전극은 발광소자(OLED)의 애노드(화소전극)에 연결된다. 발광소자(OLED)는 캐소드가 기준 전압(VSS)에 연결되며 구동 트랜지스터(M1)를 통하여 인가되는 전류에 기초하여 발광한다. 여기서, 발광소자(OLED)의 캐소드에 연결되는 전원(VSS)은 전원(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압 등이 사용될 수 있다.
이와 같은 화소 회로의 동작에 대하여 설명하면, 먼저 주사선(Sn)에 선택신호가 인가되어 스위칭 트랜지스터(M2)가 온되면 데이터 전압이 커패시터(Cst)의 일단 및 구동 트랜지스터(M1)의 게이트전극에 전달된다. 따라서 커패시터(Cst)에 의해 구동 트랜지스터(M1)의 게이트-소스 전압(VGS)은 일정 기간 유지된다. 그리고 구동 트랜지스터(M1)는 게이트-소스 전압(VGS)에 대응하는 전류(IOLED)를 발광소자(OLED)의 애노드(화소전극)에 인가되어 발광소자(OLED)는 발광한다. 이때, 발광소자(OLED)에 흐르는 전류(IOLED)는 수학식 1과 같다.
Figure 112004056453900-pat00001
수학식 1과 같이, 구동 트랜지스터(M1)의 게이트전극에 높은 데이터 전압(VDATA)이 전달되면 구동 트랜지스터(M1)의 게이트-소스 전압(VGS)이 낮아져 적은 량의 전류(IOLED)가 화소 전극으로 인가되어 발광소자(OLED)는 적게 발광하여 낮은 계조를 표시하게 된다. 또 낮은 데이터 전압(VDATA)이 전달되면 구동 트랜지스터(M1)의 게이트-소스 전압(VGS)이 높아져 다량의 전류(IOLED)가 화소 전극으로 인가되어 발광소자(OLED)는 많이 발광하여 높은 계조를 표시하게 된다. 이와 같은 화소 회로 각각에 인가되는 데이터 전압은 표시될 영상데이터 신호에 기초하여 데이터 전압(VDATA) 레벨이 결정된다.
이하에서는, 표시패널의 세부 구조에 대하여 상세하게 설명한다. 이하의 도면에서 여러층 및 영역을 명확하게 표현하기 위하여 두께를 과장하여 나타내었다. 또한, 층, 막, 영역 등의 부분이 다른 부분 "위에"있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함하는 것이고, 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때는 중간에 다른 부분이 없는 것을 뜻한다.
도 3은 표시패널의 부분 배치평면도의 하나의 예로서, 도 2에 도시된 화소회로(110)의 배치구조를 보여주는 배치평면도이고, 도 4는 도 3의 Ⅰ-Ⅰ' 부분의 단면도이다. 도 3에서는 도면의 간략화를 위하여 도전층 즉, 반도체층, 게이트전극층, 소스드레인전극층, 화소전극 및 캐소드를 중심으로 도시하고, 버퍼층, 층간절연막, 평탄화막 등은 생략하였다.
도 3 및 도 4를 참조하면, 절연 기판(10) 위에 산화 규소 등으로 이루어진 버퍼층(15)이 형성되고, 버퍼층(15) 위에 내부가 점으로 채워진 반도체층인 다결정 규소층(poly silicon layer)(21, 22)이 형성된다.
다결정 규소층(21)은 트랜지스터(M2)의 소스, 드레인 및 채널영역을 형성하고, 다결정 규소층(22)은 트랜지스터(M1)의 소스, 드레인 및 채널영역을 형성한다. 다결정 규소층(21, 22) 위에는 게이트절연막(30)이 형성된다.
게이트절연막(30) 위에는 게이트전극층(41, 42)이 형성된다. 게이트전극층(41)은 주사선(S1)에 해당하며 화소회로(110)가 배치되는 화소영역의 가로방향으로 길게 연장되게 형성되고, 다결정규소층(21)의 채널영역 상에 연장되어 트랜지스터 (M2)의 게이트전극을 형성한다. 게이트전극층(42)은 커패시터(Cst) 및 트랜지스터(M1)의 게이트전극을 형성한다. 구체적으로, 게이트전극층(42)은 다결정규소층(22)의 채널영역 위로 연장되어 트랜지스터(M1)의 게이트전극을 형성하고, 대략 '┘' 형상으로 커패시터(Cst)의 용량에 대응하는 면적을 갖도록 확장되어 커패시터(Cst)의 일전극을 형성한다.
이렇게 형성된 게이트전극층(41, 42) 위에는 층간절연막(50)이 기판 전체적으로 형성된다.
층간절연막(50) 상에는 데이터선(61), 전원선(62), 소스드레인 전극층(63, 64)이 형성된다. 데이터선(61)은 데이터선(D1)에 해당하는 것으로 화소회로(110)가 배치되는 화소영역의 세로방향으로 길게 연장되게 형성되고, 콘택홀(53a)을 통하여 트랜지스터(M2)의 소스영역과 전기적으로 연결된다.
전원선(62)은 전원선(VDD)에 해당하는 것으로 콘택홀(52)을 통하여 다결정규소층(22)의 소스영역과 전기적으로 연결되고, 게이트전극층(42)과 대응되게 넓게 확장되어 커패시터(Cst)의 타전극을 형성한다. 즉, 넓게 확장된 게이트전극층(42)과 이 게이트전극층(42)과 대응되게 형성된 전극선(62)은 커패시터(Cst)를 형성한다.
드레인전극(63)은 콘택홀(53b)를 통하여 다결정규소층(21)의 드레인영역과 접촉하고, 콘택홀(54)를 통하여 게이트전극층(42)고 접촉하여 다결정규소층(21)의 드레인영역과 게이트전극층(42)을 전기적으로 연결한다. 따라서 드레인전극(63)에 의해 트랜지스터(M2)의 드레인, 커패시터(Cst)의 일전극 및 트랜지스터(M1)의 게이 트전극이 전기적으로 연결된다.
드레인전극(64)은 콘택홀(51)을 통하여 트랜지스터(M1)의 드레인영역과 접촉된다.
도 4에서와 같이, 데이터선(61), 전원선(62), 소스드레인 전극층(63, 64)이 형성된 위에는 패시베이션막(55)이 형성된다.
패시베이션막(55) 위에는 화소영역 중에서 트랜지스터(M1, M2) 및 커패시터(Cst)가 형성되지 않는 영역에 발광소자(OLED)의 애노드, 즉 화소전극(75)이 형성된다. 화소전극(75)은 콘택홀(71)을 통하여 드레인전극(64)과 접촉하여 트랜지스터(M1)의 드레인영역과 전기적으로 연결된다.
화소전극(75)이 형성된 후에 기판 전체적으로 화소분리층(Pixel Defined layer, 이하 PDL 이라고 함)(80)이 형성된다. 화소전극(75)위의 PDL(80)은 화소전극의 가장자리에 소정의 테퍼각이 형성되도록 식각되어 화소전극(75)이 노출되어 발광영역을 형성한다. 이렇게 노출된 화소전극(75) 위에는 유기발광층(90)이 형성되고, 유기발광층(90) 위에는 발광소자(OLED)의 캐소드(95)가 증착된다. 본 실시예에 따른 평판 표시 장치는 배면발광 형태이므로 캐소드(95)는 불투명 도전물질, 즉 금속층으로 이루어질 수 있다. 이렇게 하여 트랜지스터(M1, M2), 커패시터(Cst) 및 발광소자(OLED)가 형성된 표시패널이 완성된다.
도 5는 도 4의 A 부분을 확대하여 상세하게 보여주는 도면이다.
도 5에서와 같이, PDL(80)은 2개의 층으로 구성되는 금속유전체혼성층(metal insulator hybrid layer, 이하 'MIHL' 이라 함)으로 이루어져 반사방지막 역할을 한다.
MIHL은 투명한 유전성 무기 물질로 이루어진 제1층(81)과 불투명한 금속성 물질로 이루어진 제2층(83)을 포함한다. 제1층(81)의 투명한 유전성 물질은 SiO2, In2O3, SnO2, MgF2, Al2O3, TiO2 , ZrO2 및 ITO로 이루어진 군에서 선택된 적어도 하나이고, 제2층(83)의 불투명한 금속성 물질은 In, Sb, Ag, Au, Cu, Al, Pt, Co, Rh, Ru, Sn, Ir, Ti 및 Ta로 이루어진 군에서 선택된 적어도 하나이다.
MIHL의 제1층(81)과 제2층(83) 사이는 유전성 물질과 금속성 물질이 점차적으로 변화되는 계면이 형성되고 불연속 경계면은 존재하지 않는다. 즉, 화소전극(75)에 접촉하는 면은 유전성 물질이 농도가 높은 제1층(81)을 형성하고, 유기발광층(90)으로 갈수록 점차로 유전성 물질의 농도가 낮아지고 금속성 물질의 농도가 서서히 높아져 제2층(83)을 형성한다.
이하에서는 PDL(80)과, 애노드(화소전극), 유기발광층 및 캐소드를 포함하는 발광소자(OLED)를 중심으로 표시패널의 형성방법에 대하여 도 6a 내지 도 6f를 참조하여 상세하게 설명한다.
도 6a 내지 도 6e는 본 발명의 제1 실시예에 따른 표시패널의 형성방법을 순서대로 보여주는 도면이다.
도 6a와 같이, 사진 식각하여 패시베이션막(55) 상에 드레인전극(63)을 노출하는 콘택홀(71)을 형성하고, 콘택홀(71)이 형성된 패시베이션막(55) 위에 도전물질로 콘택홀(71)을 통해 드레인전극(63)과 연결되는 발광소자(OLED)의 애노드, 즉 화소전극(75)을 형성한다. 본 실시예에 따른 표시패널은 애노드 방향으로 발광하는 배면발광형이므로, 화소전극(75)을 형성하는 도전물질은 IZO, ITO 등과 같은 투명한 도전 물질이다.
다음, 도 6b와 같이, 화소전극(75) 및 패시베이션막(55) 위에 MIHL로 이루어진 PDL(80)을 형성한다. 구체적으로, 화소전극(75) 또는 패시베이션막(55) 상에 유전성 물질이 주성분으로 된 제1층(81)으로부터 금속성 물질이 주성분인 제2층(83)으로 연속적으로 점차 변하는 계면이 형성되도록 증착한다.
여기서 연속적으로 점차 변하는 계면이 형성되도록 증착하는 것은 유전성 물질과 금속성 물질이 증착되는 속도차이를 조절하는 것에 의해 가능하다. 증착을 시키는 방법으로는 진공 증착법, 이온빔 보조 증착법, 이온빔 보조 증착법, 스퍼터링법, 이온빔 스퍼터링법, 이온빔 보저 스퍼터링법, 열 증착법, 플라즈마 보조 증착법, 반응 저전압 이온 플레이팅법 등에서 선택된 어느 하나의 증착법에 의해 가능하다.
도 6c와 같이, 이렇게 형성된 PDL(80) 중에서 화소전극(75) 위에 형성된 PDL(80)의 일부가 사진 식각 등에 의해 식각되어 화소전극(75)이 노출된다. 특히 발광영역의 경계가 되는 부분은 경사지게 식각되도록 반투명 마스크 또는 스트라이프 형태의 마스크를 이용하여 식각할 수 있다. 특히, PDL(80)이 MIHL로 이루어져 있으므로 발광영역의 경계부분은 대략 20°이하의 낮은 테퍼각(taper angle)을 갖도록 형성할 수 있다.
다음, 도 6d와 같이, PDL(80)이 식각되어 형성된 발광영역 상에 유기발광층 (90)이 형성된다. 유기발광층(90)은 앞서 설명한 바와 같이, 화소전극(75) 위에서부터 정공 주입층(HIL), 정공 수송층(HTL), 발광층(EML), 전자 수송층(ETL), 전자 주입층(EIL)을 포함하는 다층 구조로 이루어진다.
그리고, 도 6e와 같이, 캐소드(95)가 유기발광층(90) 상에 형성된다. 캐소드(95)는 불투명 도전물질, 즉 금속층으로 형성된다. 이와 같은 형성방법에 따라 표시패널(100)이 완성된다.
앞서 설명한 바와 같이 본 발명의 실시예에 따른 표시패널은 MIHL로서 PDL(80)을 형성함으로써, 유전성 물질의 농도가 높은 제1층(81)이 화소전극(75)과 캐소드(95) 사이에 형성되어 화소전극(75)과 캐소드(95)의 단락이 확실히 방지될 수 있다.
또한, 금속성 물질의 농도가 높은 제2층(83) 상에 캐소드(95)가 형성되어 PDL(80)의 제2층(83)은 캐소드(95)와 전기적으로 연결되어 캐소드 버스 라인(cathod bus line)을 형성한다. 따라서 캐소드의 넓이가 실질적으로 확장되므로 캐소드의 내부저항성분에 의해 발생할 수 있는 전압강하 현상을 효과적으로 감소시킬 수 있다.
또한, PDL(80)은 유전성 물질의 농도가 높은 제1층(81)과 금속성 물질의 농도가 높은 제2층(83)이 형성됨으로써 반사막(black matrix) 역할을 하여 배면(발광면)으로부터 입사되는 광이 캐소드(금속층)에 도달하는 것을 차단함으로써 캐소드에 의해 광이 반사되는 것을 방지할 수 있다.
이에 더하여, MIHL은 성분조성의 특성에 의해 대략 20°이하로 작은 각도의 테퍼각(taper angle)을 형성할 수 있어, 식각각도가 낮을수록 바람직한 PDL의 재료로서 더욱 적합할 수 있다.
도 7은 본 발명의 실시예에 따른 표시패널(100)의 일부를 배면(발광면)에서 바라본 형상을 보여주는 도면이다.
도 7에서와 같이, 본 발명의 실시예에 따른 표시패널은 MIHL로 이루어진 PDL이 블랙매트리스 역할을 함으로써 적어도 캐소드에 의해 광이 반사되는 것을 방지함으로써 화소영역(R, G, B)과 일부 전극을 제외한 영역은 검게 보인다. 따라서 화소영역에서 방출되는 광은 캐소드에 의한 반사광의 영향을 받지 않게 되므로 표시패널의 표시특성은 향상될 수 있다.
다음은 도 8을 참조하여 본 발명의 제2 실시예에 따른 평판 표시 장치에 대하여 설명한다.
본 발명의 제2 실시예에 따른 평판 표시 장치는 패시베이션막(55) 상에 평탄화막(70)이 더 형성된다는 점이 제1 실시예와 다르다. 따라서 제1 실시예와 동일한 부분은 상세한 설명을 생략하고 평탄화막(70)을 중심으로 설명한다.
도 8은 본 발명의 제2 실시예에 따른 표시패널의 단면도로서 도 3의 Ⅰ-Ⅰ' 부분의 단면도이다.
도 8에서와 같이 평탄화막(70)을 더 형성함으로써, 화소전극(75)도 굴곡 없이 완만한 형태로 형성될 수 있으며, 화소전극(75) 위에 형성되는 유기발광층(90)도 또한 완만한 형태로 형성될 수 있어 화소전극(75) 및 유기발광층(90)의 형성공정이 보다 용이해 질 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명은 이에 한정되는 것은 아니며, 그 외의 다양한 변경이나 변형이 가능하다. 예컨대, 앞서 설명한 실시예에서는 화소회로가 2개의 트랜지스터 및 하나의 커패시터를 포함하나 이에 한정되는 것이 아니라 3개 이상의 트랜지스터 및 2 이상의 커패시터를 포함하는 화소회로 일 수 있다. 또한 트랜지스터는 다결정 규소층으로 형성되는 것이 설명되었으나 이에 한정되는 것이 아니라, 비정질 실리콘(amorphous silicon), 유기 반도체 물질(organic semiconductor)로 이루어진 반도체층 등의 다양한 형태의 반도체층으로 형성될 수 있다. 즉, 본 발명의 권리범위는 앞서 설명한 실시예들과 같은 구조에 한정되는 것은 아니라, 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명의 실시예에 따른 평판 표시 장치는 MIHL로서 PDL을 형성함으로써, 유전성 물질의 농도가 높은 층이 화소전극과 캐소드 사이에 형성되므로, 화소전극과 캐소드의 단락이 확실히 방지될 수 있다.
또한, 금속성 물질의 농도가 높은 층 위에 캐소드가 형성되어 캐소드와 전기적으로 연결되어 캐소드 버스 라인(cathod bus line)을 형성한다. 따라서 캐소드의 넓이가 실질적으로 확장되므로 캐소드의 내부저항성분에 의해 발생할 수 있는 전압강하 현상을 효과적으로 감소시킬 수 있다.
또한, PDL가 반사막(black matrix) 역할을 하여 배면(발광면)으로부터 입사 되는 광이 캐소드(금속층)에 도달하는 것을 차단함으로써 캐소드에 의해 광이 반사되는 것을 방지할 수 있다.
이에 더하여, MIHL은 성분조성의 특성에 의해 대략 20°이하로 작은 각도의 테퍼각(taper angle)을 형성할 수 있어, 식각각도가 낮을수록 바람직한 PDL의 재료로서 더욱 적합할 수 있다.

Claims (17)

  1. 삭제
  2. 삭제
  3. 기판 위에 복수의 화소가 배열되는 평판 표시 패널에 있어서,
    상기 화소 각각은,
    상기 기판 위에 형성되고, 드레인전극을 구비한 트랜지스터;
    상기 트랜지스터를 포함한 기판 위에 형성되고 상기 드레인전극의 일부를 노출시키는 비아홀을 구비한 절연층;
    상기 비아홀을 통하여 상기 드레인전극과 연결되도록 투명한 도전물질로 형성된 화소전극;
    상기 화소 전극 위에 형성되며 상기 화소를 인접한 화소와 분리시키며, 외부에서 입사되는 광을 차단하는 화소분리층;
    상기 화소전극 위에 형성되는 유기발광층; 및
    상기 유기발광층 위에 형성되며 불투명한 도전물질로 이루어진 도전층을 포함하며,
    상기 화소분리층은 금속성 물질 및 유전성 물질이 혼성되어 이루어진 금속유전체혼성층(Metal Insulator Hybrid Layer, MIHL)이며,
    상기 금속유전체혼성층은,
    상기 화소전극 위에 형성되며 투명한 유전성 물질이 주성분으로 이루어진 제1 층; 및
    상기 제1 층 위에 형성되며 불투명한 금속성 물질이 주성분으로 이루어져 상기 도전층과 전기적으로 연결되는 제2 층을 포함하는 평판 표시 패널.
  4. 제3항에 있어서,
    상기 금속유전체혼성층은,
    상기 유전성 물질이 주성분인 제1 층으로부터 상기 금속성 물질이 주성분인 제2 층으로 연속적으로 변하는 계면이 형성되는 평판 표시 패널.
  5. 제4항에 있어서,
    상기 화소전극 상에 형성된 화소분리층은 테퍼각이 대략 20°이하인 평판 표시 패널.
  6. 제5항에 있어서,
    상기 절연층 상에 형성되는 평탄화막을 더 포함하는 평판 표시 패널.
  7. 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 금속성 물질은 In, Sb, Ag, Au, Cu, Al, Pt, Co, Rh, Ru, Sn, Ir, Ti 및 Ta로 이루어진 군에서 선택된 적어도 하나인 평판 표시 패널.
  8. 제3항 내지 제6항 중 어느 한 항에 있어서,
    상기 유전성 물질은 SiO2, In2O3, SnO2, MgF2, Al2O3, TiO2, ZrO2 및 ITO로 이루어진 군에서 선택된 적어도 하나인 평판 표시 패널.
  9. 기판 위에 복수의 화소가 배열된 평판 표시 패널의 형성방법에 있어서,
    a) 상기 기판 위에 도전물질을 이용하여 화소전극을 형성하는 단계;
    b) 상기 화소전극 위에 투명한 유전성 물질을 주성분으로 하는 층을 증착한 후 불투명한 금속성 물질을 주성분으로 하는 층을 증착하여 화소분리층을 완성하는 단계;
    c) 상기 화소분리층의 적어도 일부를 식각하는 단계; 및
    d) 상기 화소분리층이 식각된 영역에 유기발광층이 형성되는 단계;
    e) 상기 유기발광층 위에 도전층을 형성하는 단계를 포함하며,
    상기 b) 단계는,
    상기 유전성 물질과 금속성 물질이 증착되는 속도 차이를 조절하는 증착 방법을 이용하여 수행하는 평판 표시 패널의 형성방법.
  10. 제9항에 있어서,
    상기 b)단계에서,
    상기 화소분리층은 금속유전체혼성층이며,
    상기 금속유전체혼성층은,
    상기 유전성 물질이 주성분인 제1 층으로부터 상기 금속성 물질이 주성분인 제2 층으로 연속적으로 변하는 계면이 형성되는 평판 표시 패널의 형성방법.
  11. 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소를 포함하는 평판 표시 장치에 있어서,
    상기 각 화소는,
    상기 선택신호에 응답하여 상기 데이터신호를 전달하는 제1 트랜지스터;
    상기 제1 트랜지스터를 통하여 전달되는 데이터 신호에 대응하는 전압을 충전하는 커패시터;
    상기 커패시터의 일전극이 제어전극에 연결되어 상기 커패시터에 충전된 전압에 대응하는 전류를 제1 전극으로 출력하는 제2 트랜지스터; 및
    상기 제1 전극에 연결되며 투명 도전물질로 이루어진 애노드 및 불투명 도전물질로 이루어진 캐소드를 구비하고, 상기 제2 트랜지스터의 제1 전극을 통하여 상기 애노드에 전달되는 전류에 대응하는 빛을 발광하는 발광 소자를 포함하며,
    상기 발광소자의 발광영역은 상기 애노드 위에 형성되며 외부에서 입력되는 광을 차단하는 화소분리층에 의해 인접한 발광소자의 발광영역과 분리되며,
    상기 화소분리층은,
    상기 애노드 위에 형성되며 투명한 유전성 물질이 주성분으로 이루어진 제1 층; 및
    상기 제1 층위에 형성되며 불투명한 금속성 물질이 주성분으로 이루어져 상기 캐소드와 전기적으로 연결되는 제2 층을 포함하는 평판 표시 장치.
  12. 제11항에 있어서,
    상기 화소분리층은,
    금속 및 유전체가 혼성되어 연속적으로 변하는 계면이 형성되는 금속유전체혼성층인 평판 표시 장치.
  13. 제12항에 있어서,
    상기 화소분리층은 테퍼각이 대략 20°이하인 평판 표시 장치.
  14. 선택 신호를 전달하는 복수의 주사선, 상기 주사선에 절연되어 교차하고 데이터 신호를 전달하는 복수의 데이터선, 상기 주사선과 상기 데이터선에 각각 연결되는 복수의 화소를 포함하는 평판 표시 장치에 있어서,
    상기 각 화소는,
    상기 선택신호에 응답하여 상기 데이터신호를 전달하는 제1 트랜지스터;
    상기 제1 트랜지스터를 통하여 전달되는 데이터 신호에 대응하는 전압을 충전하는 커패시터;
    상기 커패시터의 일전극이 제어전극에 연결되어 상기 커패시터에 충전된 전압에 대응하는 전류를 제1 전극으로 출력하는 제2 트랜지스터; 및
    상기 제1 전극에 연결되며 투명 도전물질로 이루어진 애노드 및 불투명 도전물질로 이루어진 캐소드를 구비하고, 상기 제2 트랜지스터의 제1 전극을 통하여 상기 애노드에 전달되는 전류에 대응하는 빛을 발광하는 발광 소자를 포함하며,
    상기 발광소자의 발광영역은 상기 애노드 위에 형성되며 외부에서 입력되는 광을 차단하는 화소분리층에 의해 인접한 발광소자의 발광영역과 분리되고,
    상기 화소는 상기 기판 위에 상기 발광영역과 상기 제1, 제2 트랜지스터 및 커패시터가 형성되는 영역이 서로 중첩되지 않도록 형성되는 평판 표시 장치.
    상기 화소분리층은,
    상기 애노드 위에 형성되며 투명한 유전성 물질이 주성분으로 이루어진 제1 층; 및
    상기 제1 층위에 형성되며 불투명한 금속성 물질이 주성분으로 이루어져 상기 캐소드와 전기적으로 연결되는 제2 층을 포함하는 평판 표시 장치.
  15. 제14항에 있어서,
    상기 화소분리층은,
    금속 및 유전체가 혼성되어 연속적으로 변하는 계면이 형성되는 금속유전체혼성층인 평판 표시 장치.
  16. 제15항에 있어서,
    상기 화소분리층은 테퍼각이 대략 20°이하인 평판 표시 장치.
  17. 제10항에 있어서,
    상기 화소분리층은 테퍼각이 대략 20°이하인 평판 표시 패널의 형성 방법.
KR1020040099533A 2004-11-30 2004-11-30 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치 KR100684835B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040099533A KR100684835B1 (ko) 2004-11-30 2004-11-30 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040099533A KR100684835B1 (ko) 2004-11-30 2004-11-30 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치

Publications (2)

Publication Number Publication Date
KR20060060462A KR20060060462A (ko) 2006-06-05
KR100684835B1 true KR100684835B1 (ko) 2007-02-20

Family

ID=37157305

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099533A KR100684835B1 (ko) 2004-11-30 2004-11-30 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치

Country Status (1)

Country Link
KR (1) KR100684835B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304981B2 (en) 2008-12-01 2012-11-06 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
US8357938B2 (en) 2010-08-24 2013-01-22 Samsung Display Co., Ltd. Organic light emitting display device having external light transmission area
US9083003B2 (en) 2012-03-05 2015-07-14 Samsung Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100736577B1 (ko) * 2006-04-07 2007-07-06 엘지전자 주식회사 전계발광소자 및 그 제조방법
KR100816245B1 (ko) * 2006-12-23 2008-03-21 동부일렉트로닉스 주식회사 커패시터 및 그 제조방법
KR101093268B1 (ko) 2009-12-18 2011-12-14 삼성모바일디스플레이주식회사 표시 장치의 제조 방법
KR101972463B1 (ko) 2011-02-18 2019-08-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR101381353B1 (ko) 2012-07-06 2014-04-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
KR101971925B1 (ko) 2012-09-19 2019-08-19 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 유기 발광 표시 장치
CN103943649B (zh) * 2013-02-15 2017-10-03 上海天马微电子有限公司 Oled显示面板及其驱动方法
KR102090713B1 (ko) * 2013-06-25 2020-03-19 삼성디스플레이 주식회사 가요성 표시 패널 및 상기 가요성 표시 패널의 제조 방법
KR102205402B1 (ko) * 2014-02-05 2021-01-21 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR102551988B1 (ko) * 2015-12-31 2023-07-07 엘지디스플레이 주식회사 표시패널 및 이를 구비하는 표시장치
US11211582B2 (en) 2016-01-15 2021-12-28 Samsung Display Co., Ltd. Organic light-emitting display apparatus with protection layer surrounding the pixel electrode

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289356A (ja) * 2001-03-27 2002-10-04 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
KR20040021294A (ko) * 2002-09-03 2004-03-10 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR20050049688A (ko) * 2003-11-22 2005-05-27 삼성에스디아이 주식회사 이중 화소분리구조를 갖는 유기전계발광표시장치
KR20050079097A (ko) * 2004-02-04 2005-08-09 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289356A (ja) * 2001-03-27 2002-10-04 Semiconductor Energy Lab Co Ltd 発光装置及びその作製方法
KR20040021294A (ko) * 2002-09-03 2004-03-10 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
KR20050049688A (ko) * 2003-11-22 2005-05-27 삼성에스디아이 주식회사 이중 화소분리구조를 갖는 유기전계발광표시장치
KR20050079097A (ko) * 2004-02-04 2005-08-09 삼성에스디아이 주식회사 유기 전계 발광 표시장치 및 그 제조 방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
14289356 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304981B2 (en) 2008-12-01 2012-11-06 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
US8766530B2 (en) 2008-12-01 2014-07-01 Samsung Display Co., Ltd. Organic light emitting diode display and manufacturing method thereof
US8357938B2 (en) 2010-08-24 2013-01-22 Samsung Display Co., Ltd. Organic light emitting display device having external light transmission area
US9083003B2 (en) 2012-03-05 2015-07-14 Samsung Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same
US9118038B2 (en) 2012-03-05 2015-08-25 Samsung Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same

Also Published As

Publication number Publication date
KR20060060462A (ko) 2006-06-05

Similar Documents

Publication Publication Date Title
US11594581B2 (en) Organic light emitting display device
US8026667B2 (en) Electroluminescence display device having electrode power supply line
US7586254B2 (en) Organic electroluminescence display device
KR100700648B1 (ko) 전면발광 유기전계발광표시장치
TWI386105B (zh) 顯示器面板
US8040051B2 (en) Organic light emitting display and method of manufacturing the same
US20130099218A1 (en) Organic light-emitting display device and method of fabricating the same
US20060061525A1 (en) Organic electroluminescent display device having plurality of driving transistors and plurality of anodes or cathodes per pixel
US20130320314A1 (en) Organic light emitting diode display
KR101499233B1 (ko) 유기 발광 표시 장치
KR20140098438A (ko) 터치 스크린 패널 일체형 유기전계 발광 표시장치
KR100684835B1 (ko) 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치
US20070012926A1 (en) Display device with reduced number of wires and manufacturing method thereof
US7772764B2 (en) Display device and method of manufacturing the same
CN111326673B (zh) 显示装置
CN103155019A (zh) 薄膜晶体管阵列装置、el显示面板、el显示装置、薄膜晶体管阵列装置的制造方法以及el显示面板的制造方法
US10665820B2 (en) Display device
EP1970957A2 (en) Thin film transistor, an organic light emitting device including the same, and a manufacturing method thereof
KR100684834B1 (ko) 평판 표시 패널, 평판 표시 패널의 형성방법 및 이를이용한 평판 표시 장치
US11871628B2 (en) Method of manufacturing conductive line for display device including the same
US20240138188A1 (en) Light emitting display device
WO2023184352A1 (zh) 显示基板及显示装置
KR20240078798A (ko) 산화물 반도체를 포함하는 디스플레이 장치
KR20090033996A (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130205

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 14