KR100679077B1 - Output driver for reducing the current consumption - Google Patents

Output driver for reducing the current consumption Download PDF

Info

Publication number
KR100679077B1
KR100679077B1 KR1020050016339A KR20050016339A KR100679077B1 KR 100679077 B1 KR100679077 B1 KR 100679077B1 KR 1020050016339 A KR1020050016339 A KR 1020050016339A KR 20050016339 A KR20050016339 A KR 20050016339A KR 100679077 B1 KR100679077 B1 KR 100679077B1
Authority
KR
South Korea
Prior art keywords
pull
control signal
response
voltage
output driver
Prior art date
Application number
KR1020050016339A
Other languages
Korean (ko)
Other versions
KR20060095596A (en
Inventor
홍현성
Original Assignee
(주)피델릭스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)피델릭스 filed Critical (주)피델릭스
Priority to KR1020050016339A priority Critical patent/KR100679077B1/en
Publication of KR20060095596A publication Critical patent/KR20060095596A/en
Application granted granted Critical
Publication of KR100679077B1 publication Critical patent/KR100679077B1/en

Links

Images

Classifications

    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B17/00—Insoles for insertion, e.g. footbeds or inlays, for attachment to the shoe after the upper has been joined
    • A43B17/02—Insoles for insertion, e.g. footbeds or inlays, for attachment to the shoe after the upper has been joined wedge-like or resilient
    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B7/00—Footwear with health or hygienic arrangements
    • A43B7/14—Footwear with health or hygienic arrangements with foot-supporting parts
    • A43B7/1405—Footwear with health or hygienic arrangements with foot-supporting parts with pads or holes on one or more locations, or having an anatomical or curved form
    • A43B7/1415—Footwear with health or hygienic arrangements with foot-supporting parts with pads or holes on one or more locations, or having an anatomical or curved form characterised by the location under the foot
    • A43B7/142—Footwear with health or hygienic arrangements with foot-supporting parts with pads or holes on one or more locations, or having an anatomical or curved form characterised by the location under the foot situated under the medial arch, i.e. under the navicular or cuneiform bones
    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B7/00—Footwear with health or hygienic arrangements
    • A43B7/14—Footwear with health or hygienic arrangements with foot-supporting parts
    • A43B7/1405—Footwear with health or hygienic arrangements with foot-supporting parts with pads or holes on one or more locations, or having an anatomical or curved form
    • A43B7/1415—Footwear with health or hygienic arrangements with foot-supporting parts with pads or holes on one or more locations, or having an anatomical or curved form characterised by the location under the foot
    • A43B7/145—Footwear with health or hygienic arrangements with foot-supporting parts with pads or holes on one or more locations, or having an anatomical or curved form characterised by the location under the foot situated under the toes, i.e. the phalanges
    • A—HUMAN NECESSITIES
    • A43—FOOTWEAR
    • A43B—CHARACTERISTIC FEATURES OF FOOTWEAR; PARTS OF FOOTWEAR
    • A43B7/00—Footwear with health or hygienic arrangements
    • A43B7/32—Footwear with health or hygienic arrangements with shock-absorbing means

Landscapes

  • Health & Medical Sciences (AREA)
  • Epidemiology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

전류소모를 감소시키는 출력 드라이버가 게시된다. 본 발명의 출력 드라이버에서는, 데이터 드라이빙 블락의 피모스 트랜지스터를 구동하는 풀업 제어신호의 풀다운 전압을 제공하기 위하여 풀다운 제어신호가 피드백된다. 그리고, 데이터 드라이빙 블락의 앤모스 트랜지스터를 구동하는 풀다운 제어신호의 풀업 전압을 제공하기 위하여 풀업 제어신호가 피드백된다. 본 발명의 출력 드라이버에 의하면, 데이터 드라이빙 블락의 피모스 트랜지스터 및 앤모스 트랜지스터가 동시에 턴온되는 구간이 감소되고, 상기 트랜지스터들을 통하여 직접적으로 흐르는 직접전류도 감소하게 된다. 따라서, 본 발명의 출력 드라이버에 의하면, 불필요한 전류의 소모가 감소된다.An output driver is posted that reduces current consumption. In the output driver of the present invention, the pull-down control signal is fed back to provide a pull-down voltage of the pull-up control signal for driving the PMOS transistor of the data driving block. The pull-up control signal is fed back to provide a pull-up voltage of the pull-down control signal for driving the NMOS transistor of the data driving block. According to the output driver of the present invention, a period in which the PMOS transistor and the NMOS transistor of the data driving block are simultaneously turned on is reduced, and the direct current flowing directly through the transistors is also reduced. Therefore, according to the output driver of the present invention, consumption of unnecessary current is reduced.

출력 드라이버, 전류, 앤모스, 피모스, 트랜지스터, 반도체 Output Driver, Current, NMOS, PMOS, Transistor, Semiconductor

Description

전류소모를 감소시키는 출력 드라이버{OUTPUT DRIVER FOR REDUCING THE CURRENT CONSUMPTION}OUTPUT DRIVER FOR REDUCING THE CURRENT CONSUMPTION}

본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.In order to more fully understand the drawings used in the detailed description of the invention, a brief description of each drawing is provided.

도 1은 종래의 출력 드라이버를 나타내는 도면이다.1 is a view showing a conventional output driver.

도 2는 본 발명의 일실시예에 따른 출력 드라이버를 나타내는 회로도이다.2 is a circuit diagram illustrating an output driver according to an exemplary embodiment of the present invention.

도 3은 종래기술과 본 발명에서의 데이터 드라이빙부의 직접전류를 비교하기 위한 도면이다.3 is a view for comparing the direct current of the data driving unit in the prior art and the present invention.

도 4는 본 발명의 다른 일실시예에 따른 출력 드라이버를 나타내는 회로도이다.4 is a circuit diagram illustrating an output driver according to another exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

VIN: 입력 데이터 VOUT: 출력 데이터VIN: input data VOUT: output data

210: 데이터 드라이빙 블락 260: 제어신호 발생블락210: data driving block 260: control signal generation block

261: 프리제어신호 발생부 261: pre-control signal generator

263: 풀업 제어신호 발생부 265: 풀다운 제어신호 발생부263: pull-up control signal generator 265: pull-down control signal generator

PU: 풀업제어신호 PD: 풀다운 제어신호 발생부PU: pull-up control signal PD: pull-down control signal generator

VPRE1, VPRE2: 제1 및 제2 프리제어신호VPRE1, VPRE2: first and second pre-control signals

본 발명은 반도체 장치에 관한 것으로서, 특히 수신되는 입력 데이터를 드라이빙하여 출력 데이터로 발생하는 출력 드라이버에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor devices, and more particularly to an output driver for driving received input data and generating the output data.

반도체 장치를 구성하는 여러 구성요소들 중에서, 데이터를 최종적으로 드라이빙하여 외부의 다른 칩에 출력 데이터로 전달하는 부분이 출력 드라이버이다.Among the various components constituting the semiconductor device, the output driver finally drives data and delivers the output data to another external chip.

도 1은 종래의 출력 드라이버(100)를 나타내는 도면이다. 일반적으로, 출력 드라이버(100)는 출력 데이터(VOUT)의 전압을 높이기 위한 풀업 트랜지스터(111)와 출력 데이터(VOUT)의 전압을 낮추기 위한 풀다운 트랜지스터(113)로 구성된다. 그리고, 출력 드라이버의 출력단자에는 큰 부하(load)가 연결되기 때문에, 풀업 트랜지스터(111)와 풀다운 트랜지스터(113)는 반도체 장치의 내부에 사용되는 트랜지스터들보다 큰 구동능력을 가진다. 한편, 풀업 트랜지스터(111)를 제어하는 풀업 제어신호(PU)와 상기 풀다운 트랜지스터(113)를 제어하는 풀다운 제어신호(PD)는, 입력 데이터(VIN)에 응답하여 논리상태가 천이된다.1 is a diagram illustrating a conventional output driver 100. In general, the output driver 100 includes a pull-up transistor 111 for increasing the voltage of the output data VOUT and a pull-down transistor 113 for lowering the voltage of the output data VOUT. In addition, since a large load is connected to the output terminal of the output driver, the pull-up transistor 111 and the pull-down transistor 113 have a larger driving capability than the transistors used in the semiconductor device. On the other hand, the pull-up control signal PU for controlling the pull-up transistor 111 and the pull-down control signal PD for controlling the pull-down transistor 113 transition the logic state in response to the input data VIN.

그런데, 도 1의 출력 드라이버(100)에서는, 풀업 제어신호(PU)와 풀다운 제어신호(PD)가 거의 동시에 전원전압(VCC) 또는 접지전압(VSS) 쪽으로 천이하게 된 다. 이 경우, 상기 풀업 트랜지스터(111)와 풀다운 트랜지스터(113)가 동시에 "턴온"되는 구간도 상당기간 지속되어, 많은 양의 전류가 전원전압(VCC) 단자에서 접지전압(VSS) 단자로 빠져나간다. 따라서, 종래의 출력 드라이버(100)에서는, 출력 데이터의 논리상태의 천이시에, 불필요한 전류소모가 크게된다는 문제점이 발생된다.However, in the output driver 100 of FIG. 1, the pull-up control signal PU and the pull-down control signal PD transition to the power supply voltage VCC or the ground voltage VSS at about the same time. In this case, the section in which the pull-up transistor 111 and the pull-down transistor 113 are "turned on" at the same time also lasts for a long time, so that a large amount of current flows from the power supply voltage VCC terminal to the ground voltage VSS terminal. Therefore, in the conventional output driver 100, a problem arises in that unnecessary current consumption becomes large at the time of transition of the logic state of the output data.

따라서, 본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로서, 직접전류 경로를 구성하는 피모스 트랜지스터와 앤모스 트랜지스터의 동시 턴온 구간을 감소시켜 불필요한 전류소모를 감소시키는 출력 드라이버를 제공하는 데 있다.Accordingly, an object of the present invention is to provide an output driver which reduces unnecessary current consumption by reducing simultaneous turn-on periods of PMOS transistors and NMOS transistors constituting a direct current path. .

상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 수신되는 입력 데이터를 드라이빙하여, 출력 데이터를 발생하는 출력 드라이버에 관한 것이다. 본 발명의 출력 드라이버는 소정의 풀업 제어신호에 응답하여 상기 출력 데이터를 풀업하는 풀업 드라이빙 트랜지스터와, 소정의 풀다운 제어신호에 응답하여 상기 출력 데이터를 풀다운하는 풀다운 트랜지스터를 포함하는 데이터 드라이빙 블락; 및 상기 입력 데이터에 응답하는 상기 풀업 제어신호 및 상기 풀다운 제어신호를 발생하는 제어신호 발생블락으로서, 상기 풀업제어신호는 상기 풀다운 제어신호의 풀업 전압을 제공하기 위하여 피드백되며, 상기 풀다운 제어신호는 상기 풀업제어신호의 풀다운 전압을 제공하기 위하여 피드백되는 제어신호 발생블락을 구비한다. 상기 제어신호 발생블락은 상기 입력데이터에 대응하는 제1 및 제2 프리제어신호를 발생하는 프리제어신호 발생부; 상기 제1 프리제어신호에 응답하여 상기 풀업 제어신호를 제공하는 풀업 제어신호 발생부로서, 상기 풀업 제어신호의 풀다운 전압을 발생하기 위하여, 상기 풀다운 제어신호를 수신하는 상기 풀업 제어신호 발생부; 및 상기 제2 프리제어신호에 응답하여 상기 풀다운 제어신호를 제공하는 풀다운 제어신호 발생부로서, 상기 풀다운 제어신호의 풀업 전압을 발생하기 위하여, 상기 풀업 제어신호를 수신하는 상기 풀다운 제어신호 발생부를 구비한다.One aspect of the present invention for achieving the above technical problem relates to an output driver for driving the received input data, generating the output data. The output driver of the present invention includes a data driving block including a pull-up driving transistor for pulling up the output data in response to a predetermined pull-up control signal, and a pull-down transistor for pulling down the output data in response to a predetermined pull-down control signal; And a control signal generation block for generating the pull-up control signal and the pull-down control signal in response to the input data, wherein the pull-up control signal is fed back to provide a pull-up voltage of the pull-down control signal. And a control signal generation block fed back to provide a pull-down voltage of the pull-up control signal. The control signal generation block may include: a pre-control signal generator for generating first and second pre-control signals corresponding to the input data; A pull-up control signal generator for providing the pull-up control signal in response to the first pre-control signal, the pull-up control signal generator for receiving the pull-down control signal to generate a pull-down voltage of the pull-up control signal; And a pull-down control signal generator that provides the pull-down control signal in response to the second pre-control signal, wherein the pull-down control signal generator receives the pull-up control signal to generate a pull-up voltage of the pull-down control signal. do.

본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.In order to fully understand the present invention, the operational advantages of the present invention, and the objects achieved by the practice of the present invention, reference should be made to the accompanying drawings which illustrate preferred embodiments of the present invention and the contents described in the accompanying drawings. In understanding the drawings, it should be noted that like parts are intended to be represented by the same reference numerals as much as possible. Incidentally, detailed descriptions of well-known functions and configurations that are determined to unnecessarily obscure the subject matter of the present invention will be omitted.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 본 발명의 일실시예에 따른 출력 드라이버(200)를 나타내는 도면이다. 도 2를 참조하면, 본 발명의 출력 드라이버(200)는 데이터 드라이빙 블락(210) 및 제어신호 발생블락(260)을 구비한다.2 is a diagram illustrating an output driver 200 according to an exemplary embodiment of the present invention. Referring to FIG. 2, the output driver 200 of the present invention includes a data driving block 210 and a control signal generation block 260.

상기 데이터 드라이빙 블락(210)은, 상기 제어신호 발생블락(260)에서 제공되는 풀업 제어신호(PU) 및 풀다운 제어신호(PD)에 각각 응답하여, 출력 데이터(VOUT)를 풀업 및 풀다운하는 풀업 드라이빙 트랜지스터(211) 및 풀다운 드라이빙 트랜지스터(213)를 포함한다. 즉, 풀업 제어신호(PU)의 전압레벨이 접지전압(VSS) 쪽으로 하강하면, 상기 풀업 드라이빙 트랜지스터(211)는 출력 데이터(VOUT)를 전원전압(VCC) 쪽으로 풀업한다. 또한, 풀다운 제어신호(PD)의 전압레벨이 전원전압(VCC) 쪽으로 상승하면, 상기 풀다운 드라이빙 트랜지스터(213)는 출력 데이터(VOUT)를 접지전압(VSS) 쪽으로 풀다운한다.The data driving block 210 pulls up and pulls down the output data VOUT in response to the pull-up control signal PU and the pull-down control signal PD provided from the control signal generation block 260, respectively. The transistor 211 and the pull-down driving transistor 213 are included. That is, when the voltage level of the pull-up control signal PU falls toward the ground voltage VSS, the pull-up driving transistor 211 pulls up the output data VOUT toward the power supply voltage VCC. In addition, when the voltage level of the pull-down control signal PD rises toward the power supply voltage VCC, the pull-down driving transistor 213 pulls down the output data VOUT toward the ground voltage VSS.

상기 제어신호 발생블락(260)은 소정의 인에이블 제어신호(XEN)에 응답하여 인에이블되며, 입력 데이터(VIN)에 응답하는 풀업 제어신호(PU) 및 풀다운 제어신 호(PD)를 발생한다. 상기 제어신호 발생블락(260)은 상기 풀업 제어신호(PU)의 풀다운 전압을 제공하기 위하여 상기 풀다운 제어신호(PD)를 피드백하며, 상기 풀다운 제어신호(PD)의 풀업 전압을 제공하기 위하여 상기 풀업 제어신호(PU)를 피드백한다.The control signal generation block 260 is enabled in response to a predetermined enable control signal XEN, and generates a pull-up control signal PU and a pull-down control signal PD in response to the input data VIN. . The control signal generation block 260 feeds back the pull-down control signal PD to provide a pull-down voltage of the pull-up control signal PU, and the pull-up to provide a pull-up voltage of the pull-down control signal PD. The control signal PU is fed back.

상기 제어신호 발생블락(260)은 구체적으로 프리제어신호 발생부(261), 풀업 제어신호 발생부(263) 및 풀다운 제어신호 발생부(265)를 구비한다.Specifically, the control signal generation block 260 includes a pre-control signal generator 261, a pull-up control signal generator 263, and a pull-down control signal generator 265.

상기 프리제어신호 발생부(261)는 소정의 인에이블 제어신호(XEN)에 응답하여 인에이블되어, 상기 입력데이터(VIN)에 대응하는 제1 및 제2 프리제어신호(VPRE1, VPRE2)를 발생한다. 여기서, 상기 인에이블 제어신호(XEN)는 논리 "H"에서, 본 발명의 출력 드라이버를 인에이블시킨다. 다시 기술하면, 상기 인에이블 제어신호(XEN)가 "H"인 상태에서, 상기 입력데이터(VIN)가 "H"이면, 제1 및 제2 프리제어신호(VPRE1, VPRE2)는 모두 "H"로 제어된다. 그리고, 상기 입력데이터(VIN)가 "L"이면, 제1 및 제2 프리제어신호(VPRE1, VPRE2)는 모두 "L"로 제어된다.The pre-control signal generator 261 is enabled in response to a predetermined enable control signal XEN to generate first and second pre-control signals VPRE1 and VPRE2 corresponding to the input data VIN. do. Here, the enable control signal XEN enables the output driver of the present invention in logic " H ". In other words, when the enable control signal XEN is "H" and the input data VIN is "H", both the first and second pre-control signals VPRE1 and VPRE2 are "H". Is controlled. When the input data VIN is "L", both the first and second pre-control signals VPRE1 and VPRE2 are controlled to "L".

상기 인에이블 제어신호(XEN)가 "L"인 상태에서는, 상기 입력데이터(VIN)의 논리상태에 관계없이, 제1 프리제어신호(VPRE1)는 "L"로, 제2 프리제어신호(VPRE2)는 "H"로 제어된다.In the state where the enable control signal XEN is "L", regardless of the logic state of the input data VIN, the first pre-control signal VPRE1 is "L" and the second pre-control signal VPRE2. ) Is controlled by "H".

상기 풀업 제어신호 발생부(263)는 제1 프리제어신호(VPRE1)에 응답하는 풀업 제어신호(PU)를 제공한다. 상기 풀업 제어신호 발생부(263)는 상기 풀업 제어신호(PU)의 풀다운 전압을 발생하기 위하여, 상기 풀다운 제어신호(PD)를 수신한다. 상기 풀업 제어신호 발생부(263)는 더욱 구체적으로 피모스 트랜지스터(263a) 및 앤모스 트랜지스터(263b)를 포함한다.The pull-up control signal generator 263 provides a pull-up control signal PU in response to the first pre-control signal VPRE1. The pull-up control signal generator 263 receives the pull-down control signal PD to generate a pull-down voltage of the pull-up control signal PU. The pull-up control signal generator 263 more specifically includes a PMOS transistor 263a and an NMOS transistor 263b.

상기 피모스 트랜지스터(263a)는 상기 제1 프리제어신호(VPRE1)에 의하여 게이팅되며, 전원전압(VCC) 및 풀업제어신호(PU)에 연결되는 소스/드레인 단자를 가진다. 그러므로, 상기 제1 프리제어신호(VPRE1)의 전압레벨이 접지전압(VSS) 쪽으로 하강하면, 상기 풀업제어신호(PU)는 전원전압(VCC) 쪽으로 풀업된다.The PMOS transistor 263a is gated by the first pre-control signal VPRE1 and has a source / drain terminal connected to a power supply voltage VCC and a pull-up control signal PU. Therefore, when the voltage level of the first pre-control signal VPRE1 falls toward the ground voltage VSS, the pull-up control signal PU is pulled up toward the power supply voltage VCC.

상기 앤모스 트랜지스터(263b)는 상기 제1 프리제어신호(VPRE1)에 의하여 게이팅되며, 상기 풀다운 제어신호(PD) 및 상기 풀업제어신호(PU)에 연결되는 소스/드레인 단자를 가진다. 그러므로, 풀업제어신호(PU)는 접지전압(VSS) 쪽으로 풀다운되되, 상기 풀다운 제어신호(PD)가 접지전압(VSS) 쪽으로 하강되어야 상기 풀업제어신호(PU)도 접지전압(VSS) 쪽으로 하강된다.The NMOS transistor 263b is gated by the first pre-control signal VPRE1 and has a source / drain terminal connected to the pull-down control signal PD and the pull-up control signal PU. Therefore, the pull-up control signal PU is pulled down toward the ground voltage VSS, but the pull-up control signal PU is also lowered toward the ground voltage VSS only when the pull-down control signal PD is lowered toward the ground voltage VSS. .

즉, 입력 데이터(VIN)가 "L"에서 "H"로 천이될 때(도 3의 t1 참조), 상기 풀업제어신호(PU)는 상기 풀다운제어신호(PD)보다 항상 늦게 접지전압(VSS) 쪽으로 하강한다. 그러므로, 입력 데이터(VIN)가 "L"에서 "H"로 천이될 때, 상기 데이터 드라이빙 블락(210)의 풀업 드라이빙 트랜지스터(211) 및 풀다운 드라이빙 트랜지스터(213)가 동시에 턴온되는 구간이 감소될 수 있다.That is, when the input data VIN transitions from "L" to "H" (see t1 in FIG. 3), the pull-up control signal PU is always later than the pull-down control signal PD to the ground voltage VSS. Descend to the side. Therefore, when the input data VIN transitions from "L" to "H", the section in which the pull-up driving transistor 211 and the pull-down driving transistor 213 of the data driving block 210 are simultaneously turned on can be reduced. have.

상기 풀다운 제어신호 발생부(265)는 제2 프리제어신호(VPRE2)에 응답하는 풀다운 제어신호(PD)를 제공한다. 상기 풀다운 제어신호 발생부(265)는 상기 풀다운 제어신호(PD)의 풀업 전압을 발생하기 위하여, 상기 풀업 제어신호(PU)를 수신한다. 상기 풀다운 제어신호 발생부(265)는 더욱 구체적으로 앤모스 트랜지스터(265a) 및 피모스 트랜지스터(265b)를 포함한다.The pull-down control signal generator 265 provides a pull-down control signal PD in response to the second pre-control signal VPRE2. The pull-down control signal generator 265 receives the pull-up control signal PU to generate a pull-up voltage of the pull-down control signal PD. The pull-down control signal generator 265 more specifically includes an NMOS transistor 265a and a PMOS transistor 265b.

상기 앤모스 트랜지스터(265a)는 상기 제2 프리제어신호(VPRE2)에 의하여 게이팅되며, 접지전압(VSS) 및 상기 풀다운제어신호(PD)에 연결되는 소스/드레인 단자를 가진다. 그러므로, 상기 제2 프리제어신호(VPRE2)의 전압레벨이 전원전압(VDD) 쪽으로 상승하면, 상기 풀다운제어신호(PD)는 접지전압(VSS) 쪽으로 풀다운된다.The NMOS transistor 265a is gated by the second pre-control signal VPRE2 and has a source / drain terminal connected to a ground voltage VSS and the pull-down control signal PD. Therefore, when the voltage level of the second pre-control signal VPRE2 rises toward the power supply voltage VDD, the pull-down control signal PD is pulled down toward the ground voltage VSS.

상기 피모스 트랜지스터(265b)는 상기 제2 프리제어신호(VPRE2)에 의하여 게이팅되며, 상기 풀다운 제어신호(PD) 및 상기 풀업제어신호(PU)에 연결되는 소스/드레인 단자를 가진다. 그러므로, 풀다운제어신호(PD)는 전원전압(VCC) 쪽으로 풀업되되, 상기 풀업 제어신호(PU)가 전원전압(VCC) 쪽으로 상승되어야 상기 풀다운제어신호(PD)도 전원전압(VCC) 쪽으로 상승된다.The PMOS transistor 265b is gated by the second pre-control signal VPRE2, and has a source / drain terminal connected to the pull-down control signal PD and the pull-up control signal PU. Therefore, the pull-down control signal PD is pulled up toward the power supply voltage VCC, but the pull-down control signal PD is also raised toward the power supply voltage VCC only when the pull-up control signal PU is raised toward the power supply voltage VCC. .

즉, 입력 데이터(VIN)가 "H"에서 "L"로 천이될 때(도 3의 t2 참조), 상기 풀다운제어신호(PD)는 상기 풀업제어신호(PU)보다 항상 늦게 전원전압(VCC) 쪽으로 상승한다. 그러므로, 입력 데이터(VIN)가 "H"에서 "L"로 천이될 때, 상기 데이터 드라이빙 블락(210)의 풀업 드라이빙 트랜지스터(211) 및 풀다운 드라이빙 트랜지스터(213)가 동시에 턴온되는 구간이 감소될 수 있다.That is, when the input data VIN transitions from " H " to " L " (see t2 in FIG. 3), the pull-down control signal PD is always later than the pull-up control signal PU. To the side. Therefore, when the input data VIN transitions from "H" to "L", the section in which the pull-up driving transistor 211 and the pull-down driving transistor 213 of the data driving block 210 are simultaneously turned on can be reduced. have.

결론적으로, 본 발명의 출력 드라이버에서는, 데이터 드라이빙 블락(210)의 풀업 드라이빙 트랜지스터(211) 및 풀다운 드라이빙 트랜지스터(213)가 동시에 턴온되는 구간이 현저히 감소된다. 그러므로, 도 3에 도시되는 바와 같이, 데이터 드라이빙 블락(210)의 풀업 드라이빙 트랜지스터(211) 및 풀다운 드라이빙 트랜지스터(213)를 통하여 직접적으로 흐르는 직접전류가 감소하게 된다. 따라서, 본 발명의 출력 드라이버에 의하면, 불필요한 전류의 소모가 감소된다.In conclusion, in the output driver of the present invention, a section in which the pull-up driving transistor 211 and the pull-down driving transistor 213 of the data driving block 210 are simultaneously turned on is significantly reduced. Therefore, as shown in FIG. 3, the direct current flowing directly through the pull-up driving transistor 211 and the pull-down driving transistor 213 of the data driving block 210 is reduced. Therefore, according to the output driver of the present invention, consumption of unnecessary current is reduced.

도 4는 본 발명의 다른 일실시예에 따른 출력 드라이버(300)를 나타내는 도면으로서, 도 2의 변형예이다. 도 4의 출력 드라이버(300)도 데이터 드라이빙 블락(310) 및 제어신호 발생블락(360)을 구비한다.4 is a diagram illustrating an output driver 300 according to another exemplary embodiment of the present invention, which is a modification of FIG. 2. The output driver 300 of FIG. 4 also includes a data driving block 310 and a control signal generation block 360.

상기 데이터 드라이빙 블락(310)은, 풀업 제어신호(PU') 및 풀다운 제어신호(PD')에 응답하여, 출력 데이터(VOUT')를 풀업 및 풀다운한다. 이때, 풀업 제어신호(PU')의 전압레벨이 전원전압(VCC) 쪽으로 상승하면, 출력 데이터(VOUT')는 전원전압(VCC) 쪽으로 풀업된다. 그리고, 풀다운 제어신호(PD')의 전압레벨이 접지전압(VSS) 쪽으로 하강하면, 출력 데이터(VOUT')는 접지전압(VSS) 쪽으로 풀다운된다.The data driving block 310 pulls up and pulls down the output data VOUT 'in response to the pull-up control signal PU' and the pull-down control signal PD '. At this time, when the voltage level of the pull-up control signal PU 'rises toward the power supply voltage VCC, the output data VOUT' is pulled up toward the power supply voltage VCC. When the voltage level of the pull-down control signal PD 'falls to the ground voltage VSS, the output data VOUT' is pulled down to the ground voltage VSS.

상기 제어신호 발생블락(360)은 입력 데이터(VIN)에 응답하는 풀업 제어신호(PU') 및 풀다운 제어신호(PD')를 발생한다. 상기 제어신호 발생블락(360)은 상기 풀업 제어신호(PU')의 풀업 전압을 제공하기 위하여 상기 풀다운 제어신호(PD)를 피드백하며, 상기 풀다운 제어신호(PD)의 풀다운 전압을 제공하기 위하여 상기 풀업 제어신호(PU)를 피드백한다.The control signal generation block 360 generates a pull-up control signal PU 'and a pull-down control signal PD' in response to the input data VIN. The control signal generation block 360 feeds back the pull-down control signal PD to provide a pull-up voltage of the pull-up control signal PU ', and provides the pull-down voltage of the pull-down control signal PD. Feedback the pull-up control signal PU.

상기 제어신호 발생블락(360)은 구체적으로 프리제어신호 발생부(361), 풀업 제어신호 발생부(363) 및 풀다운 제어신호 발생부(365)를 구비한다.In detail, the control signal generation block 360 includes a pre-control signal generator 361, a pull-up control signal generator 363, and a pull-down control signal generator 365.

상기 프리제어신호 발생부(361)는 상기 입력데이터(VIN)에 대응하는 제1 및 제2 프리제어신호(VPRE1', VPRE2')를 발생한다. 상기 입력데이터(VIN)가 "H"이면, 제1 및 제2 프리제어신호(VPRE1', VPRE2')는 모두 "L"로 제어되고, 상기 입력데이터(VIN)가 "L"이면, 제1 및 제2 프리제어신호(VPRE1', VPRE2')는 모두 "H"로 제어 된다.The pre-control signal generator 361 generates first and second pre-control signals VPRE1 ′ and VPRE2 ′ corresponding to the input data VIN. If the input data VIN is "H", both the first and second pre-control signals VPRE1 'and VPRE2' are controlled to "L", and if the input data VIN is "L", the first And the second pre-control signals VPRE1 'and VPRE2' are all controlled to "H".

상기 풀업 제어신호 발생부(363)는 상기 풀업 제어신호(PU')의 풀업 전압을 발생하기 위하여, 상기 풀다운 제어신호(PD')를 수신한다. 그러므로, 상기 풀다운 제어신호(PD')가 전원전압(VCC) 쪽으로 상승되어야, 상기 풀업제어신호(PU')도 전원전압(VCC) 쪽으로 상승된다. 즉, 입력 데이터(VIN)가 "L"에서 "H"로 천이될 때, 상기 풀업제어신호(PU')는 상기 풀다운제어신호(PD')보다 항상 늦게 전원전압(VCC) 쪽으로 상승된다. 그러므로, 입력 데이터(VIN)가 "L"에서 "H"로 천이될 때, 상기 데이터 드라이빙 블락(310)의 피모스 트랜지스터(311) 및 앤모스 트랜지스터(313)가 동시에 턴온되는 구간이 감소될 수 있다.The pull-up control signal generator 363 receives the pull-down control signal PD 'to generate a pull-up voltage of the pull-up control signal PU'. Therefore, when the pull-down control signal PD 'is raised toward the power supply voltage VCC, the pull-up control signal PU' is also raised toward the power supply voltage VCC. That is, when the input data VIN transitions from "L" to "H", the pull-up control signal PU 'is always raised toward the power supply voltage VCC later than the pull-down control signal PD'. Therefore, when the input data VIN transitions from "L" to "H", the section in which the PMOS transistor 311 and the NMOS transistor 313 of the data driving block 310 are simultaneously turned on may be reduced. have.

상기 풀다운 제어신호 발생부(365)는 상기 풀다운 제어신호(PD')의 풀다운 전압을 발생하기 위하여, 상기 풀업 제어신호(PD')를 수신한다. 상기 풀업 제어신호 발생부(363)와 관련하여 기술된 것과 유사한 원리로, 상기 풀다운제어신호(PD')는 상기 풀업제어신호(PU')보다 항상 늦게 접지전압(VSS) 쪽으로 하강된다. 그러므로, 입력 데이터(VIN)가 "H"에서 "L"로 천이될 때, 상기 데이터 드라이빙 블락(310)의 피모스 트랜지스터(311) 및 앤모스 트랜지스터(313)가 동시에 턴온되는 구간이 감소될 수 있다.The pull-down control signal generator 365 receives the pull-up control signal PD 'to generate a pull-down voltage of the pull-down control signal PD'. In a similar principle to that described in connection with the pull-up control signal generator 363, the pull-down control signal PD 'is always lowered to the ground voltage VSS later than the pull-up control signal PU'. Therefore, when the input data VIN transitions from "H" to "L", the section in which the PMOS transistor 311 and the NMOS transistor 313 of the data driving block 310 are simultaneously turned on may be reduced. have.

결론적으로, 도 4의 출력 드라이버(300)에서도, 데이터 드라이빙 블락(310)의 피모스 트랜지스터(311) 및 앤모스 트랜지스터(313)가 동시에 턴온되는 것이 제한된다. 따라서, 도 4의 출력 드라이버에 의하면, 불필요한 전류의 소모가 감소된다.In conclusion, in the output driver 300 of FIG. 4, the PMOS transistor 311 and the NMOS transistor 313 of the data driving block 310 are limited to be turned on at the same time. Therefore, according to the output driver of Fig. 4, the consumption of unnecessary current is reduced.

본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. Although the present invention has been described with reference to one embodiment shown in the drawings, this is merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible therefrom.

예를 들면, 본 명세서에서는, 풀업 제어신호 발생부(263, 363) 및 풀다운 제어신호 발생부(265, 365)에 각각 풀다운 제어신호(PD, PD') 및 풀업 제어신호(PU, PU')가 피드백되는 실시예가 도시되고 기술되었다. 그러나, 풀업 제어신호 발생부(263, 363) 및 풀다운 제어신호 발생부(265, 365) 중의 어느하나에, 풀다운 제어신호(PD, PD') 또는 풀업 제어신호(PU, PU')가 피드백되는 실시예에 의해서도, 본 발명의 기술적 사상이 어느정도 실현될 수 있음은 당업자에게는 자명한 사실이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.For example, in the present specification, pull-up control signals PD and PD 'and pull-up control signals PU and PU' are respectively provided to pull-up control signal generators 263 and 363 and pull-down control signal generators 265 and 365, respectively. An embodiment in which is fed back is shown and described. However, the pull-down control signals PD and PD 'or the pull-up control signals PU and PU' are fed back to either of the pull-up control signal generators 263 and 363 and the pull-down control signal generators 265 and 365. It is obvious to those skilled in the art that the technical spirit of the present invention can be realized to some extent by the embodiments. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

상기와 같은 본 발명의 출력 드라이버에서는, 데이터 드라이빙 블락의 피모스 트랜지스터를 구동하는 풀업 제어신호의 풀다운 전압을 제공하기 위하여 풀다운 제어신호가 피드백된다. 그리고, 데이터 드라이빙 블락의 앤모스 트랜지스터를 구동하는 풀다운 제어신호의 풀업 전압을 제공하기 위하여 풀업 제어신호가 피드백된다. 본 발명의 출력 드라이버에 의하면, 데이터 드라이빙 블락의 피모스 트랜지스터 및 앤모스 트랜지스터가 동시에 턴온되는 구간이 감소되고, 상기 트랜지스터들을 통하여 직접적으로 흐르는 직접전류도 감소하게 된다. 따라서, 본 발명의 출력 드라이버에 의하면, 불필요한 전류의 소모가 감소된다.In the output driver of the present invention as described above, the pull-down control signal is fed back to provide the pull-down voltage of the pull-up control signal for driving the PMOS transistor of the data driving block. The pull-up control signal is fed back to provide a pull-up voltage of the pull-down control signal for driving the NMOS transistor of the data driving block. According to the output driver of the present invention, a period in which the PMOS transistor and the NMOS transistor of the data driving block are simultaneously turned on is reduced, and the direct current flowing directly through the transistors is also reduced. Therefore, according to the output driver of the present invention, consumption of unnecessary current is reduced.

Claims (7)

수신되는 입력 데이터를 드라이빙하여, 출력 데이터를 발생하는 출력 드라이버에 있어서,In the output driver for driving the input data received, and generates the output data, 소정의 풀업 제어신호에 응답하여 상기 출력 데이터를 풀업하는 풀업 드라이빙 트랜지스터와, 소정의 풀다운 제어신호에 응답하여 상기 출력 데이터를 풀다운하는 풀다운 트랜지스터를 포함하는 데이터 드라이빙 블락; 및A data driving block including a pull-up driving transistor configured to pull up the output data in response to a predetermined pull-up control signal, and a pull-down transistor configured to pull down the output data in response to a predetermined pull-down control signal; And 상기 입력 데이터에 응답하는 상기 풀업 제어신호 및 상기 풀다운 제어신호를 발생하는 제어신호 발생블락으로서, 상기 풀업제어신호는 상기 풀다운 제어신호의 풀업 전압을 제공하기 위하여 피드백되며, 상기 풀다운 제어신호는 상기 풀업제어신호의 풀다운 전압을 제공하기 위하여 피드백되는 제어신호 발생블락을 구비하며,A control signal generation block for generating the pull-up control signal and the pull-down control signal in response to the input data, wherein the pull-up control signal is fed back to provide a pull-up voltage of the pull-down control signal, and the pull-down control signal is pulled up; A control signal generation block fed back to provide a pull-down voltage of the control signal, 상기 제어신호 발생블락은The control signal generation block 상기 입력데이터에 대응하는 제1 및 제2 프리제어신호를 발생하는 프리제어신호 발생부;A pre-control signal generator for generating first and second pre-control signals corresponding to the input data; 상기 제1 프리제어신호에 응답하여 상기 풀업 제어신호를 제공하는 풀업 제어신호 발생부로서, 상기 풀업 제어신호의 풀다운 전압을 발생하기 위하여, 상기 풀다운 제어신호를 수신하는 상기 풀업 제어신호 발생부; 및A pull-up control signal generator for providing the pull-up control signal in response to the first pre-control signal, the pull-up control signal generator for receiving the pull-down control signal to generate a pull-down voltage of the pull-up control signal; And 상기 제2 프리제어신호에 응답하여 상기 풀다운 제어신호를 제공하는 풀다운 제어신호 발생부로서, 상기 풀다운 제어신호의 풀업 전압을 발생하기 위하여, 상기 풀업 제어신호를 수신하는 상기 풀다운 제어신호 발생부를 구비하는 것을 특징으로 하는 출력 드라이버.A pull-down control signal generator for providing the pull-down control signal in response to the second pre-control signal, the pull-down control signal generator for receiving the pull-up control signal to generate a pull-up voltage of the pull-down control signal; Output driver, characterized in that. 삭제delete 제2 항에 있어서, 상기 프리제어신호 발생부는The method of claim 2, wherein the pre-control signal generator 소정의 인에이블 제어신호에 응답하여 인에이블되는 것을 특징으로 출력 드라이버.And is enabled in response to a predetermined enable control signal. 제2 항에 있어서,The method of claim 2, 상기 풀업 제어신호 발생부는The pull-up control signal generator 상기 제1 프리제어신호에 응답하여, 상기 풀업 제어신호를 풀업하는 제1 피모스 트랜지스터; 및A first PMOS transistor configured to pull up the pull-up control signal in response to the first pre-control signal; And 상기 제1 프리제어신호에 응답하여 상기 풀업 제어신호를 풀다운하되, 상기 풀다운 제어신호를 소스 단자로 인가하는 제1 앤모스 트랜지스터를 구비하며,A first NMOS transistor that pulls down the pull-up control signal in response to the first pre-control signal and applies the pull-down control signal to a source terminal; 상기 풀다운 제어신호 발생부는The pull down control signal generator 상기 제2 프리제어신호에 응답하여, 상기 풀다운 제어신호를 풀다운하는 제2 앤모스 트랜지스터; 및A second NMOS transistor pulling down the pull-down control signal in response to the second pre-control signal; And 상기 제2 프리제어신호에 응답하여 상기 풀다운 제어신호를 풀업하되, 상기 풀업 제어신호를 소스 단자로 인가하는 제2 피모스 트랜지스터를 구비하는 것을 특징으로 하는 출력 드라이버.And a second PMOS transistor configured to pull up the pull-down control signal in response to the second pre-control signal, and to apply the pull-up control signal to a source terminal. 수신되는 입력 데이터를 드라이빙하여, 출력 데이터를 발생하는 출력 드라이버에 있어서,In the output driver for driving the input data received, and generates the output data, 소정의 풀업 제어신호에 응답하여 상기 출력 데이터를 풀업하는 풀업 드라이빙 트랜지스터와, 소정의 풀다운 제어신호에 응답하여 상기 출력 데이터를 풀다운하는 풀다운 트랜지스터를 포함하는 데이터 드라이빙 블락; 및A data driving block including a pull-up driving transistor configured to pull up the output data in response to a predetermined pull-up control signal, and a pull-down transistor configured to pull down the output data in response to a predetermined pull-down control signal; And 상기 입력 데이터에 응답하는 상기 풀업 제어신호 및 상기 풀다운 제어신호를 발생하는 제어신호 발생블락으로서, 상기 풀업제어신호는 상기 풀다운 제어신호의 풀다운 전압을 제공하기 위하여 피드백되며, 상기 풀다운 제어신호는 상기 풀업제어신호의 풀업 전압을 제공하기 위하여 피드백되는 제어신호 발생블락을 구비하며,A control signal generation block for generating the pull-up control signal and the pull-down control signal in response to the input data, wherein the pull-up control signal is fed back to provide a pull-down voltage of the pull-down control signal, and the pull-down control signal is pulled up A control signal generation block fed back to provide a pull-up voltage of the control signal, 상기 제어신호 발생블락은The control signal generation block 상기 입력데이터에 대응하는 제1 및 제2 프리제어신호를 발생하는 프리제어신호 발생부;A pre-control signal generator for generating first and second pre-control signals corresponding to the input data; 상기 제1 프리제어신호에 응답하여 상기 풀업 제어신호를 제공하는 풀업 제어신호 발생부로서, 상기 풀업 제어신호의 풀다운 전압을 발생하기 위하여, 상기 풀다운 제어신호를 수신하는 상기 풀업 제어신호 발생부; 및A pull-up control signal generator for providing the pull-up control signal in response to the first pre-control signal, the pull-up control signal generator for receiving the pull-down control signal to generate a pull-down voltage of the pull-up control signal; And 상기 제2 프리제어신호에 응답하여 상기 풀다운 제어신호를 제공하는 풀다운 제어신호 발생부로서, 상기 풀다운 제어신호의 풀업 전압을 발생하기 위하여, 상기 풀업 제어신호를 수신하는 상기 풀다운 제어신호 발생부를 구비하는 것을 특징으로 하는 출력 드라이버.A pull-down control signal generator for providing the pull-down control signal in response to the second pre-control signal, the pull-down control signal generator for receiving the pull-up control signal to generate a pull-up voltage of the pull-down control signal; Output driver, characterized in that. 수신되는 입력 데이터에 응답하여, 소정의 출력 데이터를 발생하는 출력 드라이버에 있어서,In an output driver that generates predetermined output data in response to received input data, 소정의 풀업 제어신호에 응답하여 상기 출력 데이터를 풀업하는 풀업 드라이빙 트랜지스터와, 소정의 풀다운 제어신호에 응답하여 상기 출력 데이터를 풀다운하는 풀다운 트랜지스터를 포함하는 데이터 드라이빙 블락; 및A data driving block including a pull-up driving transistor configured to pull up the output data in response to a predetermined pull-up control signal, and a pull-down transistor configured to pull down the output data in response to a predetermined pull-down control signal; And 상기 입력 데이터에 응답하는 상기 풀업 제어신호 및 상기 풀다운 제어신호를 발생하는 제어신호 발생블락으로서, 상기 풀다운 제어신호가 상기 풀업 제어신호의 풀다운 전압을 제공하기 위하여 피드백되는 제어신호 발생블락을 구비하며,A control signal generation block for generating the pull-up control signal and the pull-down control signal in response to the input data, the pull-down control signal having a control signal generation block fed back to provide a pull-down voltage of the pull-up control signal, 상기 제어신호 발생블락은The control signal generation block 상기 입력데이터에 대응하는 제1 및 제2 프리제어신호를 발생하는 프리제어신호 발생부;A pre-control signal generator for generating first and second pre-control signals corresponding to the input data; 상기 제1 프리제어신호에 응답하여 상기 풀업 제어신호를 제공하는 풀업 제어신호 발생부로서, 상기 풀업 제어신호의 풀다운 전압을 발생하기 위하여, 상기 풀다운 제어신호를 수신하는 상기 풀업 제어신호 발생부; 및A pull-up control signal generator for providing the pull-up control signal in response to the first pre-control signal, the pull-up control signal generator for receiving the pull-down control signal to generate a pull-down voltage of the pull-up control signal; And 상기 제2 프리제어신호에 응답하여 상기 풀다운 제어신호를 제공하는 풀다운 제어신호 발생부로서, 상기 풀다운 제어신호의 풀업 전압을 발생하기 위하여, 상기 풀업 제어신호를 수신하는 상기 풀다운 제어신호 발생부를 구비하는 것을 특징으로 하는 출력 드라이버.A pull-down control signal generator for providing the pull-down control signal in response to the second pre-control signal, the pull-down control signal generator for receiving the pull-up control signal to generate a pull-up voltage of the pull-down control signal; Output driver, characterized in that. 수신되는 입력 데이터에 응답하여, 소정의 출력 데이터를 발생하는 출력 드라이버에 있어서,In an output driver that generates predetermined output data in response to received input data, 소정의 풀업 제어신호에 응답하여 상기 출력 데이터를 풀업하는 풀업 드라이빙 트랜지스터와, 소정의 풀다운 제어신호에 응답하여 상기 출력 데이터를 풀다운하는 풀다운 트랜지스터를 포함하는 데이터 드라이빙 블락; 및A data driving block including a pull-up driving transistor configured to pull up the output data in response to a predetermined pull-up control signal, and a pull-down transistor configured to pull down the output data in response to a predetermined pull-down control signal; And 상기 입력 데이터에 응답하는 상기 풀업 제어신호 및 상기 풀다운 제어신호를 발생하는 제어신호 발생블락으로서, 상기 풀업 제어신호가 상기 풀다운 제어신호의 풀업 전압을 제공하기 위하여 피드백되는 제어신호 발생블락을 구비하며,A control signal generation block for generating the pull-up control signal and the pull-down control signal in response to the input data, wherein the pull-up control signal has a control signal generation block fed back to provide a pull-up voltage of the pull-down control signal, 상기 제어신호 발생블락은The control signal generation block 상기 입력데이터에 대응하는 제1 및 제2 프리제어신호를 발생하는 프리제어신호 발생부;A pre-control signal generator for generating first and second pre-control signals corresponding to the input data; 상기 제1 프리제어신호에 응답하여 상기 풀업 제어신호를 제공하는 풀업 제어신호 발생부로서, 상기 풀업 제어신호의 풀다운 전압을 발생하기 위하여, 상기 풀다운 제어신호를 수신하는 상기 풀업 제어신호 발생부; 및A pull-up control signal generator for providing the pull-up control signal in response to the first pre-control signal, the pull-up control signal generator for receiving the pull-down control signal to generate a pull-down voltage of the pull-up control signal; And 상기 제2 프리제어신호에 응답하여 상기 풀다운 제어신호를 제공하는 풀다운 제어신호 발생부로서, 상기 풀다운 제어신호의 풀업 전압을 발생하기 위하여, 상기 풀업 제어신호를 수신하는 상기 풀다운 제어신호 발생부를 구비하는 것을 특징으로 하는 출력 드라이버.A pull-down control signal generator for providing the pull-down control signal in response to the second pre-control signal, the pull-down control signal generator for receiving the pull-up control signal to generate a pull-up voltage of the pull-down control signal; Output driver, characterized in that.
KR1020050016339A 2005-02-28 2005-02-28 Output driver for reducing the current consumption KR100679077B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050016339A KR100679077B1 (en) 2005-02-28 2005-02-28 Output driver for reducing the current consumption

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050016339A KR100679077B1 (en) 2005-02-28 2005-02-28 Output driver for reducing the current consumption

Publications (2)

Publication Number Publication Date
KR20060095596A KR20060095596A (en) 2006-09-01
KR100679077B1 true KR100679077B1 (en) 2007-02-05

Family

ID=37625176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050016339A KR100679077B1 (en) 2005-02-28 2005-02-28 Output driver for reducing the current consumption

Country Status (1)

Country Link
KR (1) KR100679077B1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189224A (en) * 1988-01-22 1989-07-28 Mitsubishi Electric Corp Tri-state output buffer
KR970031331A (en) * 1995-11-28 1997-06-26 김광호 Output buffer of semiconductor device
KR19990064992A (en) * 1997-12-31 1999-08-05 김영환 Output driver
JP2001285050A (en) 2000-03-30 2001-10-12 Mitsubishi Electric Corp Output buffer circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01189224A (en) * 1988-01-22 1989-07-28 Mitsubishi Electric Corp Tri-state output buffer
KR970031331A (en) * 1995-11-28 1997-06-26 김광호 Output buffer of semiconductor device
KR19990064992A (en) * 1997-12-31 1999-08-05 김영환 Output driver
JP2001285050A (en) 2000-03-30 2001-10-12 Mitsubishi Electric Corp Output buffer circuit

Also Published As

Publication number Publication date
KR20060095596A (en) 2006-09-01

Similar Documents

Publication Publication Date Title
KR100210716B1 (en) Semiconductor integrated circuit
KR100991383B1 (en) Output driver of semiconductor device
KR100574488B1 (en) Level Shifter
KR20030035853A (en) Output circuit
KR101790580B1 (en) Semiconductor device and operation methode for the same
US7868667B2 (en) Output driving device
US6049242A (en) Voltage reference source for an overvoltage-tolerant bus interface
JP4020680B2 (en) Semiconductor integrated circuit
KR100780623B1 (en) Internal voltage generator of semiconductor device
US7598791B2 (en) Semiconductor integrated apparatus using two or more types of power supplies
KR100679077B1 (en) Output driver for reducing the current consumption
US7034585B1 (en) VDD detect circuit without additional power consumption during normal mode
KR102475620B1 (en) Semiconductor device
US6636451B2 (en) Semiconductor memory device internal voltage generator and internal voltage generating method
JP4731532B2 (en) Semiconductor integrated circuit
US8860470B1 (en) Input/output line driver circuit
KR100568545B1 (en) Signal driving circuit
KR100833186B1 (en) Amplifier circuit, and method of generating a bias voltage of amplifier circuit
KR100968594B1 (en) Limited current type Level shifter
US6418064B1 (en) Sense amplifier output control circuit
KR100930391B1 (en) Power supply supply control device
KR20120057382A (en) Level shifter
US20090251193A1 (en) Level shifter and circuit using the same
KR100608347B1 (en) Data output buffer control circuit
KR20090049374A (en) Circuit of data output buffer

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140106

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170126

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180126

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 14