KR100678477B1 - 나노크리스탈 비 휘발성 메모리소자 및 그 제조방법 - Google Patents
나노크리스탈 비 휘발성 메모리소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100678477B1 KR100678477B1 KR1020050051623A KR20050051623A KR100678477B1 KR 100678477 B1 KR100678477 B1 KR 100678477B1 KR 1020050051623 A KR1020050051623 A KR 1020050051623A KR 20050051623 A KR20050051623 A KR 20050051623A KR 100678477 B1 KR100678477 B1 KR 100678477B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- substrate
- dielectric film
- tunnel dielectric
- Prior art date
Links
- 239000002159 nanocrystal Substances 0.000 title claims abstract description 143
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 99
- 239000011737 fluorine Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 69
- 239000003989 dielectric material Substances 0.000 claims abstract description 38
- 238000000034 method Methods 0.000 claims description 55
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229920005591 polysilicon Polymers 0.000 claims description 24
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical group [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 claims description 20
- 239000004065 semiconductor Substances 0.000 claims description 16
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 16
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- 125000006850 spacer group Chemical group 0.000 claims description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 10
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 239000002253 acid Substances 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 claims description 4
- 230000015654 memory Effects 0.000 claims description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims 10
- 239000007943 implant Substances 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical class [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 abstract description 89
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 239000002131 composite material Substances 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 238000002955 isolation Methods 0.000 description 7
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Abstract
나노크리스탈을 갖는 비 휘발성 메모리소자가 제공된다. 이 소자는 기판 및 상기 기판 상에 배치된 터널유전막을 구비한다. 상기 터널유전막 상에 나노크리스탈이 배치된다. 상기 나노크리스탈은 불소함유 유전막(fluorinated dielectrics)으로 둘러싸인다. 상기 불소함유 유전막으로 둘러싸인 상기 나노크리스탈은 제어유전막으로 덮인다. 상기 제어유전막 상에 제어게이트전극이 배치된다. 나노크리스탈 비 휘발성 메모리소자의 제조방법 또한 제공된다.
Description
도 1은 종래의 나노크리스탈을 갖는 비 휘발성 메모리소자를 보여주는 단면도이다.
도 2 내지 도 8은 본 발명의 실시 예들에 따른 나노크리스탈 비 휘발성 메모리소자의 제조방법들을 보여주는 단면도들이다.
도 9는 본 발명의 실시 예에 따라 제작된 나노크리스탈 비 휘발성 메모리소자의 불소(fluorine; F) 분포를 보여주는 특성도이다.
도 10은 본 발명의 실시 예에 따라 제작된 나노크리스탈 비 휘발성 메모리소자의 쓰기/지우기(write/erase) 동작특성도이다.
본 발명은 반도체 메모리소자에 관한 것으로, 특히 나노크리스탈을 갖는 비 휘발성 메모리소자 및 그 제조방법에 관한 것이다.
반도체 메모리소자는 데이터 저장 방식에 따라 휘발성 메모리소자와 비 휘발 성 메모리소자로 분류된다. 상기 휘발성 메모리소자는 전원 공급이 차단되면 저장된 데이터를 잃어버리는 반면, 상기 비 휘발성 메모리소자는 전원이 공급되지 않는 상태에서도 데이터를 유지할 수 있는 특징을 갖는다. 이와 같은 특성을 갖는 상기 비 휘발성 메모리소자, 예를 들면 플래시 메모리소자는 이동통신 단말기 또는 이동식 데이터 저장장치 등에 널리 사용되고 있다.
상기 비 휘발성 메모리소자를 구현하는 기술에 부유게이트(floating gate)를 기억저장 층으로 사용하는 방법이 있다. 상기 부유게이트는 다결정실리콘과 같은 도전체가 널리 사용된다. 이에 따라, 상기 부유게이트는 터널유전막의 작은 결함에도 영향을 받아 많은 양의 누설전류가 발생하게 된다.
최근에, 상기 부유게이트를 갖는 비 휘발성 메모리소자의 문제점을 해결하기 위한 방안으로 나노크리스탈을 갖는 비 휘발성 메모리소자가 연구되고 있다.
도 1은 종래의 나노크리스탈을 갖는 비 휘발성 메모리소자를 보여주는 단면도이다.
도 1을 참조하면, 종래의 나노크리스탈을 갖는 비 휘발성 메모리소자는 반도체기판(10)상의 소정영역에 배치되어 활성영역(12)을 한정하는 소자분리막(11)을 구비한다. 상기 활성영역(12) 상에 나노크리스탈들(15)이 배치된다. 상기 나노크리스탈들(15) 상에 제어게이트전극(19)이 배치된다. 상기 나노크리스탈들(15) 및 상기 활성영역(12) 사이에 터널유전막(13)이 개재된다. 상기 나노크리스탈들(15) 및 상기 제어게이트전극(19) 사이에 제어유전막(13)이 개재된다. 상기 제어게이트전극(19) 양옆의 상기 활성영역(12) 내에 소스드레인 영역들(21, 22)이 배치된다.
상기 나노크리스탈들(15)은 실리콘과 같은 반도체 점들로 형성한다. 또한, 상기 나노크리스탈들(15)은 서로 이격되도록 형성한다. 즉, 상기 나노크리스탈들(15)은 상기 터널유전막(13) 및 상기 제어유전막(13)에 의하여 서로 절연된다.
상기 나노크리스탈들(15)을 갖는 메모리소자는 핫 캐리어 주입(hot carrier injection) 방법을 이용하여 쓰기(write) 할 수 있다. 즉, 상기 제어게이트전극(19)에 문턱전압 이상의 쓰기 전압을 인가하고, 상기 소스드레인 영역들(21, 22)에 전위차를 발생시킨다. 그 결과, 상기 나노크리스탈들(15)에 전자들이 주입된다. 상기 전자들이 상기 나노크리스탈들(15)에 주입되면 문턱전압이 상승하게 된다. 상기 제어게이트전극(19)에 상기 상승된 문턱전압 보다 낮은 읽기 전압을 인가하면, 상기 소스드레인 영역들(21, 22) 사이에는 전류가 흐르지 않게 된다. 이를 이용하여 저장된 정보를 읽을 수 있다. 또한, 상기 나노크리스탈 비 휘발성 메모리소자들은 파울러-노드하임(Fowler-Nordheim; F-N) 터널링(tunneling)을 이용하여 지우기(erase) 할 수 있다. 즉, 상기 제어게이트전극(19)에 음(-)의 지우기 전압을 인가하고, 소스/드레인에 접지 또는 플로팅하여 상기 전자들을 소거한다.
상기 나노크리스탈들(15)은 서로 이격되어 있으므로 상기 나노크리스탈들(15) 사이에서 상기 전자들의 이동은 제한된다. 상기 나노크리스탈들(15)이 높은 밀도를 가질수록 상기 전자들을 보유할 수 있는 능력은 향상될 수 있다. 또한, 상기 나노크리스탈들(15)이 작은 크기를 가질수록 낮은 전압에서 동작한다. 즉, 상기 나노크리스탈들(15)의 작은 크기와 단위면적당 많은 개체수가 요구된다. 그러나 상기 나노크리스탈들(15)을 형성하는 동안 도 1에 도시된 바와 같이 인접한 나노크리 스탈들(15) 사이가 미세하게 연결되어 결합된 나노크리스탈(15B)이 형성될 수 있다. 상기 결합된 나노크리스탈(15B)은 상대적으로 커다란 크기를 갖는다.
또한, 상기 터널유전막(13)은 부분결함(local defect)을 포함할 수 있다. 상기 부분결함은 상기 터널유전막(13)의 신뢰성을 저하시킨다. 이에 더하여, 상기 부분결함 상에는 변형된 나노크리스탈(15S)이 형성된다. 상기 변형된 나노크리스탈(15S)에 주입되는 전자들은 누설된다.
상기 나노크리스탈을 갖는 비 휘발성 메모리소자가 미국특허 제6,656,792 B2 호에 "나노크리스탈 플래시 메모리소자 및 제조방법(Nanocrystal flash memory device and manufacturing method therefor)"이라는 제목으로 최 등(Choi et al.)에 의해 개시된 바 있으며, 미국특허공개 제2004/0130941 A1 호에 "멀티비트 금속 나노크리스탈 메모리 및 제조방법(Multibit metal nanocrystal memories and fabrication)"이라는 제목으로 칸 등(Kan et al.)에 의해 개시된 바 있다.
그럼에도 불구하고, 상기 나노크리스탈들을 보다 작은 크기 및 높은 밀도로 형성하는 노력이 지속적으로 요구된다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 작은 크기와 고밀도의 나노크리스탈들을 갖는 비 휘발성 메모리소자를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 작은 크기와 고밀도의 나노크리스탈들을 갖는 비 휘발성 메모리소자의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 나노크리스탈을 갖는 비 휘발성 메모리소자를 제공한다. 이 소자는 기판 및 상기 기판 상에 배치된 터널유전막을 구비한다. 상기 터널유전막 상에 나노크리스탈이 배치된다. 상기 나노크리스탈은 불소함유 유전막(fluorinated dielectrics)으로 둘러싸인다. 상기 불소함유 유전막으로 둘러싸인 상기 나노크리스탈은 제어유전막으로 덮인다. 상기 제어유전막 상에 제어게이트전극이 배치된다.
본 발명의 몇몇 실시 예들에 있어서, 상기 기판 및 상기 터널유전막 사이에 불소함유 터널유전막(fluorinated tunnel dielectrics)이 개재될 수 있다. 또한, 상기 제어유전막 및 상기 제어게이트전극 사이에 불소함유 제어유전막(fluorinated control dielectrics)이 개재될 수 있다. 상기 불소함유 유전막(fluorinated dielectrics), 상기 불소함유 터널유전막(fluorinated tunnel dielectrics) 및 상기 불소함유 제어유전막(fluorinated control dielectrics)은 불소(fluorine; F)를 함유하는 산화실리콘막일 수 있다.
또한, 본 발명은, 나노크리스탈 비 휘발성 메모리소자의 제조방법들을 제공한다. 이 방법들은 기판 상에 터널유전막을 형성하는 것을 포함한다. 상기 터널유전막 상에 예비 나노크리스탈(preliminary nanocrystal)을 형성한다. 상기 예비 나노크리스탈(preliminary nanocrystal)을 갖는 기판 상에 제어유전막을 형성한다. 상기 제어유전막을 갖는 기판 내에 불소(fluorine; F)를 주입한다. 상기 예비 나노크리스탈(preliminary nanocrystal)을 산화시키어 불소함유 유전막(fluorinated dielectrics)을 형성한다. 상기 불소함유 유전막을 형성하는 동안, 상기 예비 나노크리스탈은 크기가 줄어들어 나노크리스탈(nanocrystal)이 형성된다.
몇몇 실시 예들에 있어서, 상기 터널유전막은 상기 기판 상에 예비 터널유전막을 형성하고, 상기 예비 터널유전막을 식각하여 형성할 수 있다. 이 경우에, 상기 터널유전막의 상부면은 상기 예비 터널유전막 보다 상대적으로 거칠게 형성할 수 있다. 상기 예비 터널유전막을 식각하는 것은 불산(HF acid)을 함유하는 세정용액을 사용하여 수행할 수 있다. 상기 예비 터널유전막은 산화실리콘막과 같은 산화막으로 형성할 수 있다.
다른 실시 예들에 있어서, 상기 예비 나노크리스탈(preliminary nanocrystal)은 반도체 점으로 형성할 수 있다. 예를 들면, 상기 예비 나노크리스탈(preliminary nanocrystal)은 폴리실리콘 점으로 형성할 수 있다.
또 다른 실시 예들에 있어서, 상기 제어유전막 상에 제어게이트전극 층을 형성할 수 있다. 상기 제어게이트전극 층은 폴리실리콘 층, 금속 층, 금속실리사이드 층 또는 이들의 조합 층으로 형성할 수 있다. 상기 금속실리사이드 층은 텅스텐실리사이드(WSi) 층으로 형성할 수 있다. 상기 텅스텐실리사이드(WSi) 층은 WF6 및 SiH4를 사용하여 300℃ 내지 450℃에서 반응시키어 형성할 수 있다. 다른 방법으로 상기 텅스텐실리사이드(WSi) 층은 WF6 및 SiH2Cl2를 사용하여 550℃ 내지 650℃에서 반응시키어 형성할 수 있다.
또 다른 실시 예들에 있어서, 상기 불소(fluorine; F)를 주입하는 것은, 상 기 제어게이트전극 층을 형성한 후, 이온주입 공정을 이용하여 수행할 수 있다. 이와는 달리, 상기 텅스텐실리사이드(WSi) 층을 형성하는 동안 불소(fluorine; F)가 상기 기판 내에 확산되도록 하여 수행할 수도 있다. 또한, 상기 텅스텐실리사이드(WSi) 층을 형성한 후, 이온주입 공정을 이용하여 상기 기판 내에 불소(fluorine; F)를 추가로 주입할 수도 있다. 상기 불소(fluorine; F)는 5 X 1015 atoms/㎠ 이상의 도즈(dose)로 주입할 수 있다.
또 다른 실시 예들에 있어서, 상기 불소함유 유전막(fluorinated dielectrics)은 750℃ 이상의 온도에서 열처리하여 형성할 수 있다. 예를 들면, 상기 제어게이트전극 층을 형성한 후, 상기 기판을 750℃ 이상의 온도에서 열처리하여 형성할 수 있다. 다른 방법으로, 상기 제어게이트전극 층을 패터닝하여 제어게이트전극을 형성할 수 있다. 상기 기판 상을 콘포말하게 덮는 스페이서 층을 형성할 수 있다. 상기 스페이서 층을 형성하는 공정은 750℃ 이상의 온도로 가열된 반응용기 내에 상기 기판을 삽입하여 수행할 수 있다. 즉, 상기 스페이서 층을 형성하는 동안, 상기 불소함유 유전막이 형성될 수도 있다. 상기 불소함유 유전막을 형성하는 동안, 상기 기판 및 상기 터널유전막 사이에 불소함유 터널유전막(fluorinated tunnel dielectrics)이 형성될 수 있다. 이에 더하여, 상기 제어유전막 상에 불소함유 제어유전막(fluorinated control dielectrics)이 형성될 수도 있다.
또한, 본 발명은, 나노크리스탈 비 휘발성 메모리소자의 다른 제조방법들을 제공한다. 이 방법들은 기판 상에 터널유전막을 형성하는 것을 포함한다. 상기 터널유전막 상에 예비 나노크리스탈(preliminary nanocrystal)을 형성한다. 상기 예비 나노크리스탈(preliminary nanocrystal)을 갖는 기판 상에 제어유전막을 형성한다. 상기 제어유전막을 갖는 기판 상에 폴리실리콘 층을 형성한다. 상기 폴리실리콘 층을 갖는 기판 상에 텅스텐실리사이드(WSi) 층을 형성한다. 상기 텅스텐실리사이드 층을 형성하는 동안 불소(fluorine; F)를 상기 기판 내에 확산시킨다. 상기 텅스텐실리사이드 층을 갖는 기판을 열처리한다. 그 결과, 상기 예비 나노크리스탈(preliminary nanocrystal)이 산화되어 불소함유 유전막(fluorinated dielectrics)이 형성되고, 동시에 상기 불소함유 유전막 내에 나노크리스탈(nanocrystal)이 잔존된다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 2 내지 도 8은 본 발명의 실시 예들에 따른 나노크리스탈 비 휘발성 메모 리소자의 제조방법들을 보여주는 단면도들이다.
먼저 도 8을 참조하여 본 발명의 실시 예들에 따른 나노크리스탈을 갖는 비 휘발성 메모리소자들을 설명하기로 한다.
도 8을 참조하면, 본 발명의 실시 예들에 따른 나노크리스탈 비 휘발성 메모리소자는 기판(50), 터널유전막(tunnel dielectrics; 53A), 나노크리스탈들(55'), 불소함유 유전막(fluorinated dielectrics; 75), 제어유전막(control dielectrics; 57), 및 제어게이트전극(control gate electrode; 70P)을 구비한다.
상기 기판(50)은 실리콘웨이퍼와 같은 반도체기판일 수 있다. 상기 기판(50) 내에는 일반적으로 활성영역(52)을 한정하는 소자분리막(51)이 배치될 수 있다. 상기 소자분리막(51)은 상부의 폭이 하부보다 넓은 역사다리모양일 수 있으나 간략한 설명을 위하여 상부 및 하부의 폭이 동일한 경우를 상정하여 설명하기로 한다.
상기 활성영역(52) 상에 상기 터널유전막(53A)이 배치된다. 상기 터널유전막(53A) 및 상기 활성영역(52) 사이에 불소함유 터널유전막(fluorinated tunnel dielectrics; 73)이 개재될 수 있다. 상기 터널유전막(53A)은 산화실리콘막과 같은 산화막일 수 있다. 상기 불소함유 터널유전막(73)은 불소(fluorine; F)를 함유하는 산화실리콘막일 수 있다. 상기 터널유전막(53A) 상에 상기 나노크리스탈들(55', 55B', 55B", 55S')이 배치된다. 상기 나노크리스탈들(55', 55B', 55B", 55S')의 각각은 상기 불소함유 유전막(fluorinated dielectrics; 75)으로 둘러싸인다. 상기 나노크리스탈들(55', 55B', 55B", 55S')의 각각은 반도체 점(semiconductor dot)일 수 있다. 예를 들면, 상기 나노크리스탈들(55', 55B', 55B", 55S')의 각각은 폴리 실리콘 점(polysilicon dot)일 수 있다. 상기 불소함유 유전막(75)은 불소(fluorine; F)를 함유하는 산화실리콘막일 수 있다.
상기 불소함유 유전막(75) 및 상기 나노크리스탈들(55', 55B', 55B", 55S') 상에 상기 제어유전막(control dielectrics; 57)이 배치된다. 상기 제어유전막(57)은 산화실리콘막과 같은 절연막일 수 있다. 상기 제어유전막(57) 상에 상기 제어게이트전극(control gate electrode; 70P)이 배치된다. 상기 제어게이트전극(70P)은 차례로 적층된 폴리실리콘패턴(61P) 및 텅스텐실리사이드패턴(65P)일 수 있다. 이 경우에, 상기 폴리실리콘패턴(61P) 및 상기 제어유전막(57) 사이에 불소함유 제어유전막(fluorinated control dielectrics; 77)이 개재될 수 있다. 상기 불소함유 제어유전막(77)은 불소(fluorine; F)를 함유하는 산화실리콘막일 수 있다. 그러나 상기 불소함유 제어유전막(77)은 생략될 수도 있다.
또한, 상기 제어게이트전극(70P)은 폴리실리콘패턴(61P), 금속패턴, 금속실리사이드패턴 또는 이들의 조합 패턴일 수 있다. 상기 금속패턴은 텅스텐(W) 패턴일 수 있다. 상기 금속실리사이드패턴은 상기 텅스텐실리사이드패턴(65P)일 수 있다.
상기 제어게이트전극(70P) 상에 하드마스크패턴(67)이 배치될 수 있다. 상기 하드마스크패턴(67)은 질화실리콘막과 같은 절연막일 수 있다. 상기 하드마스크패턴(67), 상기 제어게이트전극(70P), 상기 제어유전막(57), 상기 나노크리스탈들(55', 55B', 55B", 55S'), 상기 불소함유 유전막(75), 및 상기 터널유전막(53A)의 측벽들은 스페이서(71')로 덮인다. 상기 스페이서(71')는 산화실리콘막과 같은 절 연막일 수 있다. 상기 제어게이트전극(70P) 양옆의 상기 활성영역(52) 내에 소스/드레인 영역들(91, 92)이 배치될 수 있다.
상기 불소함유 터널유전막(73), 상기 터널유전막(53A) 및 상기 불소함유 유전막(75)은 복합터널유전막(83)의 역할을 할 수 있다. 상기 복합터널유전막(83)의 절연특성은 종래기술에 비하여 현저히 개선될 수 있다. 또한, 상기 제어유전막(57) 및 상기 불소함유 제어유전막(77)은 복합제어유전막(87)의 역할을 할 수 있다.
이제 도 2 내지 도 8을 참조하여 본 발명의 실시 예들에 따른 나노크리스탈 비 휘발성 메모리소자의 제조방법들을 설명하기로 한다.
도 2를 참조하면, 본 발명의 실시 예들에 따른 나노크리스탈 비 휘발성 메모리소자의 제조방법들은 기판(50) 상에 예비 터널유전막(preliminary tunnel dielectrics; 53)을 형성하는 것을 포함한다.
상기 기판(50)은 실리콘웨이퍼와 같은 반도체기판으로 형성할 수 있다. 상기 기판(50) 상에는 활성영역(52)을 한정하는 소자분리막(51)이 형성되어 있을 수 있다. 상기 소자분리막(51)은 고밀도플라즈마산화막(HDP oxide layer)과 같은 절연막으로 형성할 수 있다. 상기 소자분리막(51)은 상부의 폭이 하부보다 넓은 역사다리모양으로 형성되어 있을 수 있으나 간략한 설명을 위하여 상부 및 하부의 폭이 동일하게 형성되어 있는 경우를 상정하여 설명하기로 한다. 상기 예비 터널유전막(preliminary tunnel dielectrics; 53)은 산화막으로 형성할 수 있다. 예를 들면, 상기 예비 터널유전막(53)은 화학기상증착방법에 의한 5 nm 두께를 갖는 산화실리콘막으로 형성할 수 있다.
도 3을 참조하면, 상기 예비 터널유전막(53)을 식각하여 터널유전막(53A)을 형성한다. 상기 예비 터널유전막(53)을 식각하는 공정은 건식식각 공정 및 습식식각 공정을 이용할 수 있다. 상기 습식식각 공정은 불산(HF acid)을 함유하는 세정용액을 사용하여 수행할 수 있다. 예를 들면, 1% 불산 수용액을 사용하여 상기 5 nm 두께를 갖는 산화실리콘막을 식각하여 4 nm 두께의 상기 터널유전막(53A)을 형성할 수 있다. 그 결과, 상기 터널유전막(53A)의 상부면은 상기 예비 터널유전막(53) 보다 상대적으로 거칠게 형성될 수 있다. 또한, 상기 터널유전막(53A)을 형성하는 동안, 상기 터널유전막(53A) 내에 부분결함(local defect; 53D)이 발생할 수 있다.
도 4를 참조하면, 상기 터널유전막(53A) 상에 예비 나노크리스탈들(preliminary nanocrystals; 55, 55B, 55S)을 형성한다. 상기 예비 나노크리스탈들(55, 55B, 55S) 중에는 균일한 형태를 갖는 예비 나노크리스탈들(55), 결합된 예비 나노크리스탈(55B) 및 변형된 예비 나노크리스탈(55S)이 동시에 형성될 수 있다. 상기 예비 나노크리스탈들(55, 55B, 55S)은 반도체 점(semiconductor dot)으로 형성할 수 있다. 예를 들면, 상기 예비 나노크리스탈들(55, 55B, 55S)은 폴리실리콘 점으로 형성할 수 있다. 상기 예비 나노크리스탈들(55, 55B, 55S)을 형성하는 동안, 상기 터널유전막(53A)의 거친 상부면은 상기 예비 나노크리스탈들(55, 55B, 55S)의 크기를 상대적으로 작아지게 하는 역할을 할 수 있다.
상기 결합된 예비 나노크리스탈(55B)은 인접한 두개 이상의 상기 예비 나노크리스탈들(55)이 미세하게 연결되어 형성될 수 있다. 상기 결합된 예비 나노크리 스탈(55B)은 상대적으로 커다란 크기를 갖는다. 또한, 상기 부분결함(local defect; 53D) 상에는 변형된 예비 나노크리스탈(55S)이 형성될 수 있다.
도 5를 참조하면, 상기 예비 나노크리스탈들(55, 55B, 55S)을 갖는 기판(50) 상에 제어유전막(control dielectrics; 57)을 형성한다. 상기 제어유전막(57)은 상기 예비 나노크리스탈들(55, 55B, 55S)의 사이를 완전히 채우고 상기 기판(50)의 전면을 덮도록 형성할 수 있다. 예를 들면, 상기 제어유전막(57)은 20 nm 두께를 갖는 산화실리콘막과 같은 절연막으로 형성할 수 있다. 그 결과, 상기 예비 나노크리스탈들(55, 55B, 55S)은 상호간 절연될 수 있다.
도 6을 참조하면, 상기 제어유전막(57)을 갖는 기판(50) 상에 제어게이트전극 층(70)을 형성할 수 있다. 또한, 상기 제어유전막(57)을 갖는 기판(50) 상에 불소(fluorine; F)를 주입한다.
상기 제어게이트전극 층(70)은 폴리실리콘 층(61), 금속층, 금속실리사이드 층 또는 이들의 조합 층으로 형성할 수 있다. 상기 금속층은 텅스텐(W) 층으로 형성할 수 있다. 상기 금속실리사이드 층은 텅스텐실리사이드(WSi) 층(65)으로 형성할 수 있다.
상기 제어게이트전극 층(70)은 상기 폴리실리콘 층(61) 및 상기 텅스텐실리사이드 층(65)을 차례로 적층시키어 형성할 수 있다. 상기 텅스텐실리사이드 층(65)은 WF6 및 SiH4를 사용하여 300℃ 내지 450℃에서 반응시키어 형성할 수 있다. 예를 들어, 상기 텅스텐실리사이드 층(65)은 430℃의 온도에서 화학기상증착장치를 이용하여 아래 반응식 1 과 같은 반응에 의하여 증착할 수 있다.
다른 방법으로, 상기 텅스텐실리사이드 층(65)은 WF6 및 SiH2Cl2를 사용하여 550℃ 내지 650℃에서 반응시키어 형성할 수 있다. 예를 들어, 상기 텅스텐실리사이드 층(65)은 575℃의 온도에서 화학기상증착장치를 이용하여 아래 반응식 2 와 같은 반응에 의하여 증착할 수 있다.
상기 반응식 1 및 상기 반응식 2에서 SiF4, HCl 및 H2 는 모두 가스 상태로 형성되어 배기장치를 통하여 배출될 수 있다. 반면, 텅스텐실리사이드(WSi2)는 상기 기판(50) 상에 증착되므로 상기 텅스텐실리사이드 층(65)이 형성된다.
상기 텅스텐실리사이드 층(65)을 형성하는 동안, 불소(fluorine; F)가 상기 기판(50) 내에 확산된다. 즉, 상기 불소(fluorine; F)는 상기 폴리실리콘 층(61), 상기 제어유전막(57) 및 상기 터널유전막(53A) 내에 주입될 수 있다. 이에 더하여, 상기 텅스텐실리사이드 층(65)을 형성한 후, 이온주입 방법(63)을 이용하여 불소(fluorine; F)를 추가로 주입할 수 있다. 그러나 상기 이온주입 방법(63)을 이용한 불소(fluorine; F)의 추가주입은 생략될 수도 있다.
이와는 달리, 상기 제어게이트전극 층(70)을 형성한 후, 상기 이온주입 방법(63)만을 이용하여 불소(fluorine; F)를 주입할 수도 있다. 즉, 상기 기판(50) 내에 상기 불소(fluorine; F)의 주입은 상기 제어게이트전극 층(70)을 형성한 후 상기 이온주입 방법(63)을 이용하여 수행할 수 있다. 다른 방법으로, 상기 불소(fluorine; F)의 주입은 상기 제어게이트전극 층(70)을 형성하는 동안 불소(fluorine; F)의 확산을 이용하여 수행할 수도 있다. 또 다른 방법으로, 상기 불소(fluorine; F)의 주입은 불소(fluorine; F)의 확산 및 상기 이온주입 방법(63)을 모두 이용하여 수행할 수도 있다.
상기 기판(50) 내에 주입되는 불소(fluorine; F)는 5 X 1015 atoms/㎠ 이상의 도즈(dose)로 주입하는 것이 바람직하다. 예를 들면, 상기 불소(fluorine; F)는 1016 atoms/㎠ 내지 1020 atoms/㎠ 의 도즈(dose)로 주입할 수 있다.
도 7을 참조하면, 상기 예비 나노크리스탈들(55, 55B, 55S)을 산화시키어 불소함유 유전막들(fluorinated dielectrics; 75)을 형성한다. 상기 불소함유 유전막들(75)을 형성하는 동안, 상기 예비 나노크리스탈들(55, 55B, 55S)은 크기가 줄어들어 나노크리스탈들(nanocrystals; 55', 55B', 55B", 55S')이 형성된다. 즉, 상기 불소함유 유전막들(75)은 상기 나노크리스탈들(nanocrystals; 55', 55B', 55B", 55S')을 둘러싸도록 형성된다.
상기 불소함유 유전막들(75)은 상기 제어게이트전극 층(70)을 갖는 기판(50)을 열처리하여 형성하는 방법이 있다. 이 경우에, 상기 불소함유 유전막들(75)은 750℃ 이상의 온도에서 열처리하여 형성하는 것이 바람직하다. 예를 들면, 상기 제어게이트전극 층(70)을 갖는 기판(50)을 800℃의 온도에서 열처리하여 상기 불소함유 유전막들(75)을 형성할 수 있다.
750℃ 이상의 온도에서, 불소(fluorine; F)는 실리콘(Si)과의 결합력이 산소(O)보다 크다. 즉, 산화실리콘(Si-O)의 결합에서 산소(O)와 치환되어 불화실리콘(Si-F)을 형성할 수 있다. 그 결과, 상기 산소(O)는 주변에 존재하는 다른 물질을 산화시키는 역할을 할 수 있다.
상기 터널유전막(53A) 및 상기 제어유전막(57)은 산화실리콘막과 같이 실리콘을 함유하는 산화막으로 형성될 수 있다. 상기 예비 나노크리스탈들(55, 55B, 55S)은 폴리실리콘 점과 같은 반도체 점으로 형성된다. 이에 따라, 상기 산화실리콘막은 분해되어 불화실리콘(Si-F)이 형성되며, 산소(O)가 이탈된다. 상기 예비 나노크리스탈들(55, 55B, 55S)은 상기 산소(O)에 의하여 산화되어 상기 불소함유 유전막들(75)이 형성된다. 동시에, 상기 불소함유 유전막들(75)의 내부에 상기 나노크리스탈들(nanocrystals; 55', 55B', 55B", 55S')이 잔존할 수 있게 된다. 결과적으로, 상기 불소함유 유전막들(75) 내에는 상기 산화실리콘(Si-O) 및 상기 불화실리콘(Si-F)이 포화상태를 이룰 수 있다. 즉, 상기 불소함유 유전막들(75)은 불소 (fluorine; F)를 함유하는 산화실리콘막으로 형성될 수 있다.
상기 제어게이트전극 층(70)을 갖는 기판(50)을 열처리하는 동안, 상기 결합된 예비 나노크리스탈(55B) 또한 동일한 반응에 의하여 상기 불소함유 유전막(75)이 형성될 수 있다. 이 경우에, 상기 결합된 예비 나노크리스탈(55B)의 미세하게 연결된 부분은 상기 불소함유 유전막(75)으로 완전히 변환될 수 있다. 이에 따라, 상기 결합된 예비 나노크리스탈(55B) 또한 상기 산소(O)에 의하여 산화되어 상기 불소함유 유전막(75)이 형성될 수 있으며, 상기 불소함유 유전막(75)의 내부에 분리된 나노크리스탈들(55B', 55B")이 형성될 수 있다. 즉, 상기 분리된 나노크리스탈들(55B', 55B")은 상기 불소함유 유전막(75)에 의하여 상호간 절연될 수 있다.
이에 더하여, 상기 변형된 예비 나노크리스탈(55S) 또한 동일한 반응에 의하여 상기 불소함유 유전막(75)이 형성될 수 있다. 이 경우에도, 상기 불소함유 유전막(75)의 내부에 변형된 나노크리스탈(55S')이 형성될 수 있다. 상기 변형된 예비 나노크리스탈(55S)은 상기 터널유전막(53A) 내에 형성된 상기 부분결함(local defect; 53D)을 통하여 누설전류의 원인을 제공할 수 있다. 반면, 상기 변형된 나노크리스탈(55S')은 상기 불소함유 유전막(75)에 의하여 둘러싸이므로 상기 누설전류를 방지할 수 있다. 즉, 상기 불소함유 유전막(75)은 상기 터널유전막(53A) 내에 형성된 상기 부분결함(local defect; 53D)을 회복시키는 역할을 할 수 있다.
결과적으로, 상기 예비 나노크리스탈들(55, 55B, 55S) 보다 작은 크기 및 많은 개체를 갖는 상기 나노크리스탈들(nanocrystals; 55', 55B', 55B", 55S')을 형성할 수 있다. 즉, 상기 나노크리스탈들(nanocrystals; 55', 55B', 55B", 55S')은 종래의 나노크리스탈들에 비하여 작은 크기와 높은 밀도를 갖는다.
상기 제어게이트전극 층(70)을 갖는 기판(50)을 열처리하는 동안, 상기 터널유전막(53A) 및 상기 활성영역(52) 사이에도 동일한 반응에 의하여 불소함유 터널유전막(fluorinated tunnel dielectrics; 73)이 형성될 수 있다. 이에 더하여, 상기 제어유전막(57) 및 상기 폴리실리콘 층(61) 사이에도 불소함유 제어유전막(fluorinated control dielectrics; 77)이 형성될 수 있다. 상기 불소함유 터널유전막(73), 상기 터널유전막(53A) 및 상기 불소함유 유전막(75)은 복합터널유전막(83)의 역할을 할 수 있다. 상기 복합터널유전막(83)의 절연특성은 종래기술에 비하여 현저히 개선될 수 있다. 또한, 상기 제어유전막(57) 및 상기 불소함유 제어유전막(77)은 복합제어유전막(87)의 역할을 할 수 있다. 상기 불소함유 터널유전막(73) 및 상기 불소함유 제어유전막(77) 또한 불소(fluorine; F)를 함유하는 산화실리콘막으로 형성될 수 있다.
상기 불소함유 유전막들(75)은 다른 방법으로 형성할 수도 있다. 구체적으로, 상기 제어게이트전극 층(70)을 패터닝하여 제어게이트전극(70P)을 형성할 수 있다. 상기 제어게이트전극(70P)은 상기 제어게이트전극 층(70) 상에 하드마스크패턴(67)을 형성하고, 상기 하드마스크패턴(67)을 식각마스크로 사용하여 상기 제어게이트전극 층(70)을 식각하여 형성할 수 있다. 상기 하드마스크패턴(67)은 질화실리콘막과 같은 절연막으로 형성할 수 있다. 상기 제어게이트전극(70P)은 차례로 적층된 폴리실리콘패턴(61P) 및 텅스텐실리사이드패턴(65P)으로 형성될 수 있다. 상기 제어게이트전극(70P)을 형성하는 동안, 상기 제어유전막(57), 상기 예비 나노크 리스탈들(55, 55B, 55S) 및 상기 터널유전막(53A)을 연속적으로 식각하여 상기 활성영역(52)을 부분적으로 노출시킬 수 있다. 그 결과, 상기 제어유전막(57), 상기 예비 나노크리스탈들(55, 55B, 55S) 및 상기 터널유전막(53A)은 상기 제어게이트전극(70P) 하부에 잔존될 수 있다.
상기 제어게이트전극(70P)을 갖는 기판(50) 상을 콘포말하게 덮는 스페이서 층(71)을 형성할 수 있다. 상기 스페이서 층(71)은 산화실리콘막과 같은 절연막으로 형성할 수 있다. 상기 스페이서 층(71)을 형성하는 공정은 750℃ 이상의 온도로 가열된 반응용기 내에 상기 기판(50)을 삽입하여 수행할 수 있다. 예를 들면, 상기 스페이서 층(71)은 화학기상증착장치를 사용하여 800℃ 온도에서 형성할 수 있다. 상기 스페이서 층(71)을 형성하는 동안, 상기 예비 나노크리스탈들(55, 55B, 55S)은 산화되어 상기 불소함유 유전막들(75)이 형성될 수 있다. 동시에, 상기 불소함유 유전막들(75)의 내부에 상기 나노크리스탈들(nanocrystals; 55', 55B', 55B", 55S')이 잔존할 수 있게 된다. 상기 불소함유 유전막들(75)을 형성하는 동안, 상기 기판(50) 및 상기 터널유전막(53A) 사이에 상기 불소함유 터널유전막(fluorinated tunnel dielectrics; 73)이 형성될 수 있다. 이에 더하여, 상기 제어유전막(57) 상에 불소함유 제어유전막(fluorinated control dielectrics; 77)이 형성될 수도 있다.
도 8을 참조하면, 상기 스페이서 층(71)을 이방성 식각하여 스페이서(71')를 형성할 수 있다. 그 결과, 상기 하드마스크패턴(67), 상기 제어게이트전극(70P), 상기 제어유전막(57), 상기 나노크리스탈들(55', 55B', 55B", 55S'), 상기 불소함 유 유전막(75), 및 상기 터널유전막(53A)의 측벽들은 상기 스페이서(71')로 덮일 수 있다. 이후, 상기 제어게이트전극(70P) 양옆의 상기 활성영역(52) 내에 소스/드레인 영역들(91, 92) 형성과 같은 통상의 반도체소자 제조공정을 이용하여 비 휘발성 메모리소자를 제조할 수 있다.
도 9는 본 발명의 실시 예에 따라 제작된 나노크리스탈 비 휘발성 메모리소자의 불소(fluorine; F) 분포를 보여주는 특성도이다.
먼저, 상기 소자의 제조이력을 설명하기로 한다. 실리콘웨이퍼 상에 5 nm 두께의 터널유전막을 형성한다. 상기 터널유전막은 산화실리콘막으로 형성한다. 1% 불산(HF acid) 용액을 이용하여 상기 터널유전막의 표면을 세정한다. 그 결과, 상기 터널유전막은 약 1 nm 제거되어 4 nm 두께를 갖는다. 상기 터널유전막 상에 폴리실리콘 형성공정을 이용하여 예비 나노크리스탈들을 형성한다. 상기 예비 나노크리스탈들을 갖는 실리콘웨이퍼 상에 20 nm 두께의 제어유전막을 형성한다. 상기 제어유전막 또한 산화실리콘막으로 형성한다. 상기 제어유전막 상에 폴리실리콘 층을 형성한다. 상기 폴리실리콘 층 상에 100 nm 두께의 텅스텐실리사이드(WSi) 층을 형성한다. 상기 텅스텐실리사이드(WSi) 층은 WF6 및 SiH4를 사용하여 430℃에서 반응시키어 형성한다. 상기 텅스텐실리사이드(WSi) 층을 갖는 실리콘웨이퍼를 800℃ 온도에서 30min 동안 열처리(anneal)하여 불소함유 유전막들 및 나노크리스탈들을 형성한다.
도 9는 상기 소자를 EDX(energy dispersive X-ray)를 이용하여 불소 (fluorine; F)의 농도를 분석한 결과이다. 도 9의 수평축(D)은 상기 소자의 표면 깊이를 나타내고, 눈금의 단위는 Å이다. 도 9의 수직축(F)은 불소(fluorine; F)의 농도를 나타내고, 눈금의 단위는 atoms/㎤ 이다.
도 9를 참조하면, 곡선 F19는 상기 소자의 표면 깊이별 불소(fluorine; F)의 농도를 보여주는 특성곡선이다. 제 1 구간(D1)은 상기 텅스텐실리사이드(WSi)층이고, 제 2 구간은(D2) 상기 폴리실리콘 층이며, 제 3 구간(D3)은 상기 제어유전막이며, 제 4 구간(D4)은 상기 나노크리스탈들이며, 제 5 구간(D5)은 상기 터널유전막이며, 제 6 구간(D6)은 상기 실리콘웨이퍼이다. 곡선 F19의 제 3 구간(D3), 제 4 구간(D4) 및 제 5 구간(D5)을 참조하면 상기 터널유전막 및 상기 제어유전막 사이에 1019 atoms/㎤ 이상의 불소(fluorine; F)가 분포함을 알 수 있다. 즉, 상기 텅스텐실리사이드(WSi)층을 형성하는 공정에 의해 불소(fluorine; F)가 주입될 수 있음을 알 수 있다.
도 10은 본 발명의 실시 예에 따라 제작된 나노크리스탈 비 휘발성 메모리소자의 쓰기/지우기(write/erase) 반복시험 결과를 보여주는 동작특성도이다. 도 10의 수평축(C)은 상기 소자의 쓰기/지우기(write/erase) 반복시험 횟수를 나타내고, 눈금의 단위는 횟수이다. 도 10의 수직축(V)은 문턱전압(Vth)을 나타내고, 눈금의 단위는 볼트(volts) 이다.
도 10을 참조하면, 곡선111은 3 X 1017 atoms/㎠ 의 도즈(dose)로 불소(fluorine; F) 주입된 나노크리스탈 비 휘발성 메모리소자의 지우기(erase) 특성곡 선이고, 곡선112는 3 X 1017 atoms/㎠ 의 도즈(dose)로 불소(fluorine; F) 주입된 나노크리스탈 비 휘발성 메모리소자의 쓰기(write) 특성곡선이다. 또한, 곡선101은 9 X 1014 atoms/㎠ 의 도즈(dose)로 불소(fluorine; F) 주입된 나노크리스탈 비 휘발성 메모리소자의 지우기(erase) 특성곡선이고, 곡선102는 9 X 1014 atoms/㎠ 의 도즈(dose)로 불소(fluorine; F) 주입된 나노크리스탈 비 휘발성 메모리소자의 쓰기(write) 특성곡선이다. 상기 나노크리스탈 비 휘발성 메모리소자들은 모두 W = 10 ㎛, L = 0.2 ㎛ 로 제작하였다.
상기 나노크리스탈 비 휘발성 메모리소자들은 핫 캐리어 주입(hot carrier injection) 방법을 이용하여 쓰기(write) 할 수 있다. 즉, 제어게이트전극에 5V 의 쓰기 전압을 인가하고, 소스/드레인에 4V의 전위차를 발생시킨다. 또한, 상기 나노크리스탈 비 휘발성 메모리소자들은 파울러-노드하임(Fowler-Nordheim; F-N) 터널링(tunneling)을 이용하여 지우기(erase) 할 수 있다. 즉, 제어게이트전극에 -8V 의 지우기 전압을 인가하고, 소스/드레인에 0V를 인가한다.
도시된 바와 같이 곡선101의 경우 104 회 반복시험 이후 문턱전압이 상승함을 알 수 있다. 상기 문턱전압의 상승은 불완전한 지우기(erase)를 의미한다. 반면, 곡선111의 경우 105 회 반복시험 이후에도 문턱전압의 변화가 상대적으로 미미함을 알 수 있다. 즉, 본 발명의 바람직한 실시 예에 따라 5 X 1015 atoms/㎠ 이상 의 도즈(dose)로 불소(fluorine; F)를 주입하여 제작된 나노크리스탈 비 휘발성 메모리소자가 상대적으로 우수한 쓰기/지우기(write/erase) 특성을 보인다.
상술한 바와 같이 본 발명에 따르면, 터널유전막 상에 예비 나노크리스탈을 형성하고, 상기 예비 나노크리스탈 상에 제어유전막을 형성한다. 상기 제어유전막을 갖는 기판 내에 불소(fluorine; F)를 주입한다. 상기 예비 나노크리스탈(preliminary nanocrystal)을 산화시키어 불소함유 유전막(fluorinated dielectrics)을 형성한다. 상기 불소함유 유전막을 형성하는 동안, 상기 예비 나노크리스탈은 크기가 줄어들어 나노크리스탈(nanocrystal)이 형성된다. 이에 따라, 작은 크기와 고밀도의 나노크리스탈들을 갖는 비 휘발성 메모리소자를 제조할 수 있다. 상기 불소함유 유전막을 형성하는 동안, 기판 및 상기 터널유전막 사이에 불소함유 터널유전막(fluorinated tunnel dielectrics)이 형성될 수 있다. 상기 불소함유 터널유전막, 상기 터널유전막 및 상기 불소함유 유전막은 복합터널유전막의 역할을 할 수 있다. 상기 복합터널유전막은 종래기술에 비하여 우수한 절연특성을 갖는다. 즉, 상기 복합터널유전막은 우수한 신뢰성을 갖는다. 결과적으로, 낮은 소비전력 및 높은 신뢰성을 갖는 나노크리스탈 비 휘발성 메모리소자를 구현할 수 있다.
Claims (33)
- 기판;상기 기판 상에 배치된 터널유전막;상기 터널유전막 상에 배치된 반도체 점(semiconductor dot)으로 이루어진 나노크리스탈;상기 나노크리스탈을 둘러싸는 불소함유 유전막(fluorinated dielectrics);상기 나노크리스탈을 덮도록 배치된 제어유전막; 및상기 제어유전막 상에 배치된 제어게이트전극을 포함하는 비 휘발성 메모리소자.
- 제 1 항에 있어서,상기 기판 및 상기 터널유전막 사이에 개재된 불소함유 터널유전막(fluorinated tunnel dielectrics)을 더 포함하는 비 휘발성 메모리소자.
- 제 2 항에 있어서,상기 제어유전막 및 상기 제어게이트전극 사이에 개재된 불소함유 제어유전막(fluorinated control dielectrics)을 더 포함하는 비 휘발성 메모리소자.
- 제 3 항에 있어서,상기 불소함유 유전막(fluorinated dielectrics), 상기 불소함유 터널유전막 (fluorinated tunnel dielectrics) 및 상기 불소함유 제어유전막(fluorinated control dielectrics)은 불소(fluorine; F)를 함유하는 산화실리콘막인 것을 특징으로 하는 비 휘발성 메모리소자.
- 기판 상에 터널유전막을 형성하고,상기 터널유전막 상에 반도체 점(semiconductor dot)으로 이루어진 예비 나노크리스탈(preliminary nanocrystal)을 형성하고,상기 예비 나노크리스탈(preliminary nanocrystal)을 갖는 기판 상에 제어유전막을 형성하고,상기 제어유전막을 갖는 기판 내에 불소(fluorine; F)를 주입하고,상기 예비 나노크리스탈(preliminary nanocrystal)을 산화시키어 불소함유 유전막(fluorinated dielectrics)을 형성함과 동시에 나노크리스탈(nanocrystal)을 형성하는 것을 포함하는 비 휘발성 메모리소자의 제조방법.
- 제 5 항에 있어서,상기 터널유전막은상기 기판 상에 예비 터널유전막을 형성하고,상기 예비 터널유전막을 식각하여 형성하되, 상기 터널유전막의 상부면을 상기 예비 터널유전막 보다 상대적으로 거칠게 형성하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 6 항에 있어서,상기 예비 터널유전막을 식각하는 것은 불산(HF acid)을 함유하는 세정용액을 사용하여 수행하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 5 항에 있어서,상기 터널유전막은 산화막으로 형성하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 8 항에 있어서,상기 터널유전막은 산화실리콘막으로 형성하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 삭제
- 제 5 항에 있어서,상기 불소(fluorine; F)는 5 X 1015 atoms/㎠ 내지 1 X 1021 atoms/㎠의 도즈(dose)로 주입하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 11 항에 있어서,상기 제어유전막 상에 제어게이트전극 층을 형성하는 것을 더 포함하되, 상기 제어게이트전극 층은 폴리실리콘 층, 금속 층, 금속실리사이드 층 또는 이들의 조합 층으로 형성하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 12 항에 있어서,상기 불소(fluorine; F)를 주입하는 것은상기 제어게이트전극 층을 형성한 후, 이온주입 공정을 이용하여 수행하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 12 항에 있어서,상기 금속실리사이드 층은 텅스텐실리사이드(WSi) 층으로 형성하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 14 항에 있어서,상기 텅스텐실리사이드(WSi) 층은 WF6 및 SiH4를 사용하여 300℃ 내지 450℃에서 반응시키어 형성하는 것을 포함하는 비 휘발성 메모리소자의 제조방법.
- 제 14 항에 있어서,상기 텅스텐실리사이드(WSi) 층은 WF6 및 SiH2Cl2를 사용하여 550℃ 내지 650℃에서 반응시키어 형성하는 것을 포함하는 비 휘발성 메모리소자의 제조방법.
- 제 14 항에 있어서,상기 불소(fluorine; F)를 주입하는 것은상기 텅스텐실리사이드(WSi) 층을 형성하는 동안 불소(fluorine; F)가 확산되어 이루어지는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 17 항에 있어서,상기 텅스텐실리사이드(WSi) 층을 형성한 후상기 기판 상에 이온주입 공정을 이용하여 불소(fluorine; F)를 추가로 주입하는 것을 더 포함하는 비 휘발성 메모리소자의 제조방법.
- 제 12 항에 있어서,상기 불소함유 유전막(fluorinated dielectrics)은상기 제어게이트전극 층을 형성한 후, 상기 기판을 750℃ 내지 1100℃의 온도에서 열처리하여 형성하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 12 항에 있어서,상기 불소함유 유전막(fluorinated dielectrics)을 형성하는 것은상기 제어게이트전극 층을 패터닝하여 제어게이트전극을 형성하고,상기 기판 상을 콘포말하게 덮는 스페이서 층을 형성하는 것을 포함하되, 상기 스페이서 층을 형성하는 공정은 750℃ 내지 1100℃의 온도로 가열된 반응용기 내에 상기 기판을 삽입하여 수행하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 5 항에 있어서,상기 불소함유 유전막(fluorinated dielectrics)을 형성하는 동안,상기 기판 및 상기 터널유전막 사이에 불소함유 터널유전막(fluorinated tunnel dielectrics)을 형성하는 것을 더 포함하는 비 휘발성 메모리소자의 제조방법.
- 제 21 항에 있어서,상기 불소함유 유전막(fluorinated dielectrics)을 형성하는 동안,상기 제어유전막 상에 불소함유 제어유전막(fluorinated control dielectrics)을 형성하는 것을 더 포함하는 비 휘발성 메모리소자의 제조방법.
- 기판 상에 터널유전막을 형성하고,상기 터널유전막 상에 반도체 점(semiconductor dot)으로 이루어진 예비 나노크리스탈(preliminary nanocrystal)을 형성하고,상기 예비 나노크리스탈(preliminary nanocrystal)을 갖는 기판 상에 제어유전막을 형성하고,상기 제어유전막을 갖는 기판 상에 폴리실리콘 층을 형성하고,상기 폴리실리콘 층을 갖는 기판 상에 텅스텐실리사이드(WSi) 층을 형성하되, 상기 텅스텐실리사이드 층을 형성하는 동안 불소(fluorine; F)를 상기 기판 내에 확산시키고,상기 텅스텐실리사이드 층을 갖는 기판을 열처리하여 상기 예비 나노크리스탈(preliminary nanocrystal)을 산화시키어 불소함유 유전막(fluorinated dielectrics)을 형성함과 동시에 나노크리스탈(nanocrystal)을 형성하는 것을 포함하는 비 휘발성 메모리소자의 제조방법.
- 제 23 항에 있어서,상기 터널유전막은상기 기판 상에 예비 터널유전막을 형성하고,상기 예비 터널유전막을 불산(HF acid)을 함유하는 세정용액을 사용하여 식각하여 형성하되, 상기 터널유전막의 상부면을 상기 예비 터널유전막 보다 상대적으로 거칠게 형성하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 23 항에 있어서,상기 터널유전막은 산화실리콘막으로 형성하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 삭제
- 제 23 항에 있어서,상기 텅스텐실리사이드(WSi) 층은 WF6 및 SiH4를 사용하여 300℃ 내지 450℃에서 반응시키어 형성하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 23 항에 있어서,상기 텅스텐실리사이드(WSi) 층을 형성한 후상기 기판 내에 이온주입 공정을 이용하여 불소(fluorine; F)를 추가로 주입하는 것을 더 포함하는 비 휘발성 메모리소자의 제조방법.
- 제 28 항에 있어서,상기 불소(fluorine; F)는 5 X 1015 atoms/㎠ 내지 1 X 1021 atoms/㎠의 도즈(dose)로 주입하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 23 항에 있어서,상기 열처리는 750℃ 내지 1100℃의 온도에서 수행하는 것을 특징으로 하는 비 휘발성 메모리소자의 제조방법.
- 제 23 항에 있어서,상기 불소함유 유전막(fluorinated dielectrics)을 형성하는 동안,상기 기판 및 상기 터널유전막 사이에 불소함유 터널유전막(fluorinated tunnel dielectrics)을 형성하는 것을 더 포함하는 비 휘발성 메모리소자의 제조방법.
- 제 31 항에 있어서,상기 불소함유 유전막(fluorinated dielectrics)을 형성하는 동안,상기 제어유전막 및 상기 폴리실리콘 층 사이에 불소함유 제어유전막(fluorinated control dielectrics)을 형성하는 것을 더 포함하는 비 휘발성 메모리소자의 제조방법.
- 제 1 항에 있어서,상기 반도체 점(semiconductor dot)은 폴리실리콘 점인 것을 특징으로 하는 비 휘발성 메모리소자.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050051623A KR100678477B1 (ko) | 2005-06-15 | 2005-06-15 | 나노크리스탈 비 휘발성 메모리소자 및 그 제조방법 |
| US11/370,086 US20060284241A1 (en) | 2005-06-15 | 2006-03-07 | Nanocrystal non-volatile memory device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050051623A KR100678477B1 (ko) | 2005-06-15 | 2005-06-15 | 나노크리스탈 비 휘발성 메모리소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060131301A KR20060131301A (ko) | 2006-12-20 |
| KR100678477B1 true KR100678477B1 (ko) | 2007-02-02 |
Family
ID=37572563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050051623A KR100678477B1 (ko) | 2005-06-15 | 2005-06-15 | 나노크리스탈 비 휘발성 메모리소자 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060284241A1 (ko) |
| KR (1) | KR100678477B1 (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI270168B (en) * | 2005-12-05 | 2007-01-01 | Promos Technologies Inc | Method for manufacturing non-volatile memory |
| KR100800902B1 (ko) * | 2006-12-21 | 2008-02-04 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 제조 방법 |
| KR100879746B1 (ko) * | 2007-06-29 | 2009-01-21 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| US7846793B2 (en) * | 2007-10-03 | 2010-12-07 | Applied Materials, Inc. | Plasma surface treatment for SI and metal nanocrystal nucleation |
| US8193055B1 (en) | 2007-12-18 | 2012-06-05 | Sandisk Technologies Inc. | Method of forming memory with floating gates including self-aligned metal nanodots using a polymer solution |
| US7723186B2 (en) * | 2007-12-18 | 2010-05-25 | Sandisk Corporation | Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer |
| US20090243048A1 (en) * | 2008-03-25 | 2009-10-01 | Joel Dufourcq | Metallic nanocrystal encapsulation |
| US8383479B2 (en) | 2009-07-21 | 2013-02-26 | Sandisk Technologies Inc. | Integrated nanostructure-based non-volatile memory fabrication |
| JP2012204430A (ja) * | 2011-03-24 | 2012-10-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US9825051B2 (en) | 2014-10-22 | 2017-11-21 | Sandisk Technologies Llc | Three dimensional NAND device containing fluorine doped layer and method of making thereof |
| US9892910B2 (en) * | 2015-05-15 | 2018-02-13 | International Business Machines Corporation | Method and structure for forming a dense array of single crystalline semiconductor nanocrystals |
| US20160343657A1 (en) * | 2015-05-22 | 2016-11-24 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing the same |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002509361A (ja) * | 1997-12-18 | 2002-03-26 | マイクロン テクノロジー， インク． | 半導体製造方法及び電界効果トランジスタ |
| US6373114B1 (en) * | 1998-10-23 | 2002-04-16 | Micron Technology, Inc. | Barrier in gate stack for improved gate dielectric integrity |
| US6297095B1 (en) * | 2000-06-16 | 2001-10-02 | Motorola, Inc. | Memory device that includes passivated nanoclusters and method for manufacture |
| US6656792B2 (en) * | 2001-10-19 | 2003-12-02 | Chartered Semiconductor Manufacturing Ltd | Nanocrystal flash memory device and manufacturing method therefor |
| US7259984B2 (en) * | 2002-11-26 | 2007-08-21 | Cornell Research Foundation, Inc. | Multibit metal nanocrystal memories and fabrication |
| US7393469B2 (en) * | 2003-07-31 | 2008-07-01 | Ramazan Benrashid | High performance sol-gel spin-on glass materials |
| US7018880B2 (en) * | 2003-12-22 | 2006-03-28 | Texas Instruments Incorporated | Method for manufacturing a MOS transistor having reduced 1/f noise |
| US7005700B2 (en) * | 2004-01-06 | 2006-02-28 | Jong Ho Lee | Double-gate flash memory device |
| US20050258467A1 (en) * | 2004-05-21 | 2005-11-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Nano-crystal non-volatile memory device employing oxidation inhibiting and charge storage enhancing layer |
| TW201341440A (zh) * | 2004-06-08 | 2013-10-16 | Sandisk Corp | 奈米結構之沉積後包封：併入該包封體之組成物、裝置及系統 |
| US7226802B2 (en) * | 2004-08-06 | 2007-06-05 | Freescale Semiconductor, Inc. | Tungsten coated silicon fingers |
| JP2006351881A (ja) * | 2005-06-16 | 2006-12-28 | Toshiba Corp | 半導体記憶装置及び半導体記憶装置の製造方法 |
-
2005
- 2005-06-15 KR KR1020050051623A patent/KR100678477B1/ko not_active IP Right Cessation
-
2006
- 2006-03-07 US US11/370,086 patent/US20060284241A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060131301A (ko) | 2006-12-20 |
| US20060284241A1 (en) | 2006-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100678477B1 (ko) | 나노크리스탈 비 휘발성 메모리소자 및 그 제조방법 | |
| US7915138B2 (en) | Methods of manufacturing non-volatile memory devices | |
| US8008153B2 (en) | Methods of fabricating nonvolatile memory devices having gate structures doped by nitrogen | |
| KR100810710B1 (ko) | 워드라인 격리를 위한 전하 저장 및 비트라인의 동시 형성 | |
| US7601588B2 (en) | Method of forming a trench isolation layer and method of manufacturing a non-volatile memory device using the same | |
| US6117733A (en) | Poly tip formation and self-align source process for split-gate flash cell | |
| US8329598B2 (en) | Sacrificial nitride and gate replacement | |
| US6380035B1 (en) | Poly tip formation and self-align source process for split-gate flash cell | |
| US20020027241A1 (en) | Novel split-gate flash cell | |
| JP2004505460A (ja) | マルチビットメモリセルを作製する方法 | |
| JPH10163348A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2002217318A (ja) | 不揮発性半導体記憶素子及びその製造方法 | |
| US20060220094A1 (en) | Non-volatile memory transistor with nanotube floating gate | |
| JP2007311695A (ja) | 半導体装置の製造方法 | |
| US6667509B1 (en) | Method of forming sharp beak of poly by oxygen/fluorine implant to improve erase speed for split-gate flash | |
| TW200807640A (en) | Method of fabricating an electronic integrated circuit device, and memory device | |
| JP5044443B2 (ja) | 半導体装置およびその製造方法 | |
| JP5365054B2 (ja) | 半導体装置の製造方法 | |
| KR100852236B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
| JP2005197722A (ja) | フラッシュメモリーの製造方法 | |
| JP2004022575A (ja) | 半導体装置 | |
| KR100905276B1 (ko) | 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법 | |
| KR20060136186A (ko) | 비휘발성 메모리 셀 및 그 제조방법 | |
| US8039891B2 (en) | Split charge storage node outer spacer process | |
| JP2005197684A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |