KR100670928B1 - ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법 - Google Patents

ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100670928B1
KR100670928B1 KR1020050055348A KR20050055348A KR100670928B1 KR 100670928 B1 KR100670928 B1 KR 100670928B1 KR 1020050055348 A KR1020050055348 A KR 1020050055348A KR 20050055348 A KR20050055348 A KR 20050055348A KR 100670928 B1 KR100670928 B1 KR 100670928B1
Authority
KR
South Korea
Prior art keywords
layer
type semiconductor
metal
film
semiconductor layer
Prior art date
Application number
KR1020050055348A
Other languages
English (en)
Other versions
KR20060059783A (ko
Inventor
이종람
Original Assignee
서울옵토디바이스주식회사
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1020050055348A priority Critical patent/KR100670928B1/ko
Application filed by 서울옵토디바이스주식회사, 학교법인 포항공과대학교 filed Critical 서울옵토디바이스주식회사
Priority to EP11181312.7A priority patent/EP2426743B1/en
Priority to CNB2005800411101A priority patent/CN100561758C/zh
Priority to JP2007537803A priority patent/JP4999696B2/ja
Priority to EP05808626.5A priority patent/EP1810351B1/en
Priority to PCT/KR2005/003527 priority patent/WO2006043796A1/en
Priority to US11/577,710 priority patent/US7964884B2/en
Publication of KR20060059783A publication Critical patent/KR20060059783A/ko
Application granted granted Critical
Publication of KR100670928B1 publication Critical patent/KR100670928B1/ko
Priority to US12/695,596 priority patent/US8008101B2/en
Priority to US12/769,614 priority patent/US7999279B2/en
Priority to US13/073,783 priority patent/US8039861B2/en
Priority to US13/192,848 priority patent/US8143640B2/en
Priority to US13/399,474 priority patent/US8274094B2/en
Priority to JP2012035499A priority patent/JP2012124523A/ja
Priority to JP2014117745A priority patent/JP2014179654A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명은 GaN계 화합물 반도체 발광 소자 및 그 제조 방법에 관한 것으로, 본 발명에서는 종래 수평형 발광 소자에서의 문제를 해결하기 위해 금속 보호막 층과 금속 지지층을 사용하는 수직형 GaN 발광소자를 발명하였다.
본 발명은 수직형 GaN LED의 측면 및 아래부분에 10 미크론 이상의 두꺼운 금속 보호막층을 형성하여 외부 충격으로 부터 소자를 보호할 수 있고, 칩 분리를 용이하게 할 수 있고, 사파이어 기판대신 금속기판을 사용하여 소자 동작시 발생하는 열 방출을 용이하게 할 수 있으므로, 고출력 소자에 접합하고, 광출력 특성이 향상된 소자를 제조할 수 있으며, 금속지지층을 형성하여 칩 분리시 소자가 휘거나 충격에 의해 손상되는 현상을 방지할 수 있으며, P형 전극을 P-GaN 위에 메시(mesh) 형태로 부분적으로 형성시켜 활성층에서 형성한 빛 입자가 N-GaN 층 쪽으로 방출되는 것을 극대화 시킬 수 있다.
수직형 LED, 금속 보호막층, 금속 지지층, 반사막, 반사 방지막, 메시형태, 절연막

Description

ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법{GaN compound semiconductor light emitting element and method of manufacturing the same}
도 1는 통상 GaN계 청색 LED용 기판의 에피 박막 구조.
도 2는 수평형 LED의 단면도.
도 3은 Flip-chip 형 LED의 단면도.
도 4는 본 발명의 수직형 LED의 단면도.
도 5 내지 도 8는 본 발명에 따른 수직형 LED소자의 제조 방법을 설명하기 위한 단면도.
도 9는 본 발명의 제 5도 공정으로 제작한 수직형 LED 소자와 종래의 수평형 LED 소자와의 전기적, 광학적 특성 비교한 그래프.
도 10은 본 발명의 도 7에 따른 제조 공정으로 제작한 수직형 LED 소자와 도 5에 다른 제조 공정으로 제작한 수직형 LED 소자와의 전기적, 광학적 특성을 비교한 그래프.
<도면의 주요 부분에 대한 부호의 설명>
10, 100 : 기판 12: N-GaN
14, 140 : 활성층 16 : P-GaN
18 : P형 투명전극 20 : P형 패드
22, 160 : N형 전극 24 : N형 패드
110 : 금속 보호막층 120 : P형 전극
130 : P형 반도체층 150 : N형 반도체층
170 : 절연막 180 : 반사 방지막
190 : 금속 지지층 200 : 반사막
100 : 금속 지지층 110 : P형 반사막 전극
103 : 반사막 160 : 반사 방지막
162 : 보호막
본 발명은 질화갈륨계 (Gallium Nitride, GaN) 청색 발광다이오드 (Light Emitting Diode, LED) 및 그 제조방법에 관한 것으로서, 보다 상세하게는 수직형 구조의 GaN LED 소자 및 그 제조방법에 관한 것이다.
GaN는 최근 GaN반도체를 이용한 LED가 백열등, 형광등, 수은등과 같은 기존의 광원을 대체할 수 있다는 전망이 지배적으로 형성되면서, 고출력 GaN LED에 대한 연구가 활발히 진행되고 있다. 일반적으로 GaN LED 를 제조하기 위한 기판은 부도체인 사파이어 (sapphire) 기판(10) 위에 N형 GaN(12), 도핑하지 않은 InGaN(활 성층; 14), P형 GaN(16)를 순차적으로 성장한 박막층으로 도 1과 같이 구성되어 있다. 사파이어 기판(10)은 부도체이기 때문에 LED 소자는 통상 도 2와 같이 수평형 구조를 갖게 된다. 이때 도면부호 18은 P형 투명전극을 지칭하고, 20은 P형 패드를 지칭하고, 22는 N형 전극을 지칭하고, 24는 N형 패드를 지칭한다.
종래의 수평형 GaN 발광 소자에서는 다음과 같은 단점이 있었다. 첫째, 빛이 P-형 GaN를 통해 방출하는 구조인데, P-형 GaN 박막의 저항이 크므로 전류의 확산 저항(current spreading)을 줄이기 위하여 P-GaN 전면에 투명 전극을 형성한다. 빛 방출시 투명전극에서 빛의 흡수가 일어나므로 광출력 향상에 어려움이 있다. 둘째, GaN 박막이 열 전도도가 매우 작은 사파이어 위에 성장되므로 소자 동작시 발생한 열의 방출이 어려운 단점을 갖고 있다
따라서 고출력 동작 시 전류 확산저항(current spreading-resistance)이 커서 광출력이 낮아지는 단점이 있다. 또 소자 동작 시 발생되는 열이 사파이어 기판(10)을 통해 원활히 제거되지 못하기 때문에 소자의 열적 안정성이 떨어져 고출력 동작에 문제점을 갖고 있다. 이러한 단점을 극복하여 고출력 GaN LED를 구현하기 위한 플립칩 패키지(flip-chip package)방법을 이용한 플립칩(flip-chip)형 LED가 제안되어 사용되고 있다. 도 3과 같은 플립칩(Flip-chip) 구조의 LED의 경우, 활성층(14)에서 나온 빛이 사파이어 기판(10)을 통해 밖으로 빠져 나가기 때문에, 투명 전극(18) 대신 두꺼운 P형 오믹 전극(19)의 사용이 가능하게 되어 전류 확산 저항을 낮출 수 있다. 여기서 도면부호 25는 솔더를 지칭하고, 30은 히트 싱크(heat sink)를 지칭하고, 32는 컨덕팅 마운트(Counducting mount)를 지칭한다. 그러나 플 립칩 형태로 패키지를 해야 하므로 제조공정이 복잡하고, 활성층(14)에서 나온 빛이 사파이어 기판(10)을 통해 밖으로 빠져 나가는 동안 많은 양의 빛 입자들이 사파이어에 흡수되므로 광 효율 특성이 감소하는 단점이 있다. 상술한 바와 같은 종래의 수평형 GaN 발광 소자는 빛이 P형 GaN층을 통해 방출한다. 이때, P형 GaN 박막의 저항이 크므로 전류의 확산 저항을 줄이기 위해 P-GaN층 전면에 투명전극을 형성한다. 하지만 빛 방출시 투명전극에서 빛의 흡수가 일어나므로 광출력 향상에 어려움이 있다. 또한, GaN 박막이 열 전도도가 매우 작은 사파이어 상에 성장됨으로 소자 동작시 발생한 열의 방출이 어려운 문제점이 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 소자의 측면에 절연막을 입힌 후, 금속 보호막 층을 P형 전극 위와 소자의 측면에 입혀서 두께가 4 내지 5 미크론에 불과한 GaN 에피 성장한 기판을 보호할 수 있는 구조를 특징으로 하고 있다. 수직형 GaN LED의 제일 밑에 금속 지지층으로 이중 금속지지층을 사용하여 칩 분리를 용이하게 할 수 있으며, P형 반사막 전극을 P-GaN 위에 메시(mesh) 형태로 부분적으로 형성시키고 그 사이에 반사막을 넣으므로써 활성층에서 형성한 빛 입자가 N-GaN 층 쪽으로 방출되는 것을 극대화시킬 수 있으며, 사파이어 기판대신 금속 기판 또는 전도층 기판 또는 전도성 세라믹 기판을 사용함으로써 소자 동작시 발생하는 열 방출을 용이하게 할 수 있으므로 고출력 소자로 적합하고, InGaN 층에서 발생한 빛 입자 (photon)가 N-GaN 층을 통해 방출되므로 빛 입자가 방출되는 경 로가 짧기 때문에 방출 중 흡수되는 광자(photon)의 수를 줄일 수 있고, N-GaN 층에 도핑을 크게 할 수 있으므로 (> 1019/cm3) 전기 전도도가 크므로 전류 확산저항이 향상되므로 광 출력특성을 향상시킬 수 있는 발광소자를 제공하고, 사파이어 기판으로부터 레이저를 이용하여 LED 구조의 GaN 박막층을 분리하는 기술과 분리된 박막층 위에 수직형 GaN LED를 만드는 제조공정을 제공함을 그 목적으로 한다.
본 발명에 따른 P형 반도체층과, N형 반도체층과, 상기 N형 반도체층 상에 형성된 N형 전극과, 적어도 상기 N형 반도체층 측면에 형성된 절연층 및 상기 P형 반도체층 상기 N형 반도체층을 보호하기 위한 금속보호막층을 포함하는 발광 소자를 제공한다.
여기서, 상기 금속 보호막층은 상기 P형 반도체층 및 상기 N형 반도체층 측면과, 상기 P형 반도체층 하부에 형성된다.
그리고, 상기 P형 반도체층 하부의 일부에 형성된 절연층을 더 포함하고, 상기 N형 반도체층 상에 형성된 반사 반지막층을 더 포함하며, 상기 금속보호막층 하부에 형성된 금속 지지층을 더 포함하며, 상기 P형 반도체층 하부에 형성된 반사막층을 더 포함하며, 상기 P형 반도체층 하부에 형성된 P형 전극을 더 포함한다. 상기의 P형 전극은 접촉금속층, 반사 금속층, 확산 방지층 및 본딩 금속층을 포함한다. 여기서, 상기 접촉 금속층은 Ni, Ir, Pt, Pd, Au, Ti, Ru, W, Ta, V, Co, Os, Re 및 Rh 중 적어도 어느 하나를 사용하고, 상기 반사 금속층은 Al, Ag를 사용하 며, 상기 확산 방지층은 Ru, Ir, Re, Rh, Os, V, Ta, W, ITO(Indium Tin Oxide), IZO(Indium Zinc oxide), RuO2, VO2, MgO, IrO2, ReO2, RhO2, OsO2, Ta2O3 및 WO2 중 적어도 어느 하나를 사용한다. 그리고, 상기 본딩 금속층은 제 1 본딩 금속층 및 제 2 본딩 금속층으로 형성하되, 상기 제 1 본딩 금속층은 Ni, Cr, Ti, Pd, Ru, Ir, Rh, Re, Os, V 및 Ta 중 적어도 어느 하나를 사용하며, 상기 제 2 본딩 금속층은 Au, Pd 및 Pt 중 적어도 어느 하나를 사용한다.
뿐만 아니라, 상기 P형 반도체층과 상기 N형 반도체층 사이에 형성된 활성층을 더 포함하고, 상기 절연층이 상기 활성층의 측면 까지 연장된다.
이때, 상기 절연층은 적어도 한층 이상의 막으로 형성되며, SiO2, Si3N4, MgO, Al2O3, TiO2, VO2, ZrO2, Ce2O3, HfO2, NbO2, Ta2O5, Y2O3, V2O3, WO3, GaN, AlGaN, AlN, SiC 및 다이아몬드 중 적어도 어느 하나를 사용한다.
또한, 상기 금속 보호막층 및 상기 금속 지지층으로는 적어도 한층 이상의 막으로 형성하되, Au 금속막, Ni금속막, W 금속막, Mo 금속막, Cu 금속막, Al 금속막, Ta 금속막, Ag 금속막, Pt 금속막, Cr 금속막,
Nb가 도핑된 SrTiO3, Al이 도핑된 ZnO, ITO 또는 IZO(Indium Zinc Oxide)의 전도성 세라믹막과,
B도핑된 Si, As 도핑된 Si 또는 불순물 도핑된 다이아몬드의 불순물 도핑된 반도체막 중 적어도 어느 하나를 사용한다.
또한, 본 발명에 따른 기판상에 N형 반도체층 및 P형 반도체층을 순차적으로 형성하는 단계와, 상기 P형 반도체층의 일부를 제외한 상기 N형 반도체층 측면에 절연막을 형성하는 단계와, 상기 절연막이 형성되지 않은 상기 P형 반도체층 상에 P형 전극을 형성하는 단계와, 상기 P형 반도체층 및 상기 N형 반도체층을 감싸도록 금속보호막층을 형성하는 단계와, 상기 기판을 제거하는 단계 및 상기 N형 반도체층 상에 N형 전극을 형성하는 단계를 포함하는 수직형 반도체 발광 소자의 제조 방법을 제공한다.
이때, 상기 P형 전극을 형성하는 단계 후에, 상기 P형 전극이 형성된 상기 P형 반도체층 상에 반사막을 형성하는 단계를 더 포함한다. 또한 상기 P형 전극을 형성하는 단계는, 상기 P형 반도체 층 상에 반사막을 형성하는 단계와, 상기 P형 전극이 형성될 영역의 상기 반사막을 제거하는 단계 및 상기 반사막이 제거된 영역에 상기 P형 전극을 형성하는 단계를 포함한다.
그리고, 상기 금속보호막층을 형성하는 단계 후에,상기 금속보호막층이 형성된 상기 P형 반도체층 상에 금속 지지층을 형성하는 단계를 더 포함한다. 또한, 상기 기판을 제거하는 단계 후에, 상기 N형 반도체 기판상에 반사 방지막을 형성하는 단계 및 상기 반사 방지막의 일부를 제거하여 상기 N형 반도체 기판의 일부를 노출하는 단계를 더 포함한다.
상기의 P형 반도체층의 일부를 제외한 상기 N형 반도체층 측면에 절연막을 형성하는 단계는, 상기 P형 반도체층 및 상기 N형 반도체층을 감싸도록 상기 절연막을 형성하는 단계 및 상기 P형 반도체층 상의 상기 절연막의 일부를 제거하는 단계를 포함한다.
여기서, 상기 N형 반도체층 사이 및 상기 P형 반도체층 사이에 활성층을 형성한다. 상기 P형 전극은 메시 형태로 형성한다. 그리고, 상기 금속보호막층을 금 속 도금 방법, 또는 스퍼터, 전자선 증착, 열 증착 등과 같은 진공증착법으로 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
GaN를 이용한 수직형 구조의 발광소자는 기존의 수평형 구조의 발광소자에 비해서 다음과 같은 장점을 지니고 있다. 첫째, InGaN 층에서 발생한 빛 입자 (photon)가 N-GaN 층을 통해 방출된다. 따라서 빛 입자가 방출되는 경로가 짧기 때문에 방출 중 흡수되는 광자의 수를 줄일 수 있고, 또한 N-GaN 층에 도핑을 크게 즉, 도핑량을 약 1019/cm3 이상으로 할 수 있어 전류 확산저항을 줄일 수 있으므로 광 출력특성을 향상시킬 수 있다. 둘째, 사파이어 기판 대신 금속 지지판을 사용하기 때문에 소자 동작시 전류 인가에 따라 발생하는 열 방출을 용이하게 할 수 있으므로 고출력 소자로 적합하다. 셋째, P형 전극으로 P형 GaN 위에 두꺼운 전극을 사용하기 때문에 전류 밀도를 감소시킬 수 있으므로 제품의 안정성 향상을 기대할 수 있다.
본 발명에서는 종래 수평형 LED와 플립칩 구조의 LED 소자에서의 문제를 해결하기 위해 도 4와 같은 다수의 수직형 GaN LED를 제공한다. 본 발명의 수직형 GaN LED구조는 우선 소자의 측면 즉, P형 반도체층(130), 활성층(140) 및 N형 반도체층(150)으로 이루어진 소자의 측면에 절연막(170)을 입힌 후, 금속 보호막층(110)을 P형 전극(120) 아래와 절연막의 측면에 입혀서 두께가 4 내지 5 미크론에 불과한 GaN 에피 성장한 기판을 보호할 수 있는 구조를 특징으로 하고 있다. 즉, 최하단 부분과 소자의 측면 부위에 10 미크론 이상의 두꺼운 금속 보호막 층(110)을 사용하고, 그 위에 P형 전극(120), P형 반도체층(130), 활성층(140), N형 반도체층(150) 및 N형 전극(160) 층이 순차적으로 구성되어 있다(도 4a). 본 발명의 두번째 수직형 GaN LED구조는 첫번째 구조를 기본으로 하며, 빛이 방출하는 N-GaN 층 위에 반사 방지 코팅(180)을 하여 빛 특성을 향상시키고 내구성을 향상시키는 것을 특징으로 한다(도 4b). 세번째 구조는, 첫번째 구조를 기본으로 하며, 금속 보호막 층(110) 아래에 두꺼운 금속 지지층(190)을 입혀서 칩 분리를 용이하게 하는 장점을 갖고 있다(도 4c). 이때, 아래의 금속지지층(190)이 일종의 다리 기둥과 같은 역할을 하기 때문에 그 사이가 비어 있어서 역학적으로 두 기둥사이를 누르는 형태가 되어 칩분리를 용이하게 할 수 있다. 본 발명의 네번째 수직형 GaN LED구조는 첫번째 구조를 기본으로 하며, P형 전극(120)을 P-GaN 위에 매시(mesh) 형태로 부분적으로 형성시키고 그 사이에 반사막(200)을 넣으므로써 활성층(140)에서 형성한 빛 입자가 N형 반도체층(150) 쪽으로 방출되는 것을 극대화 시킬 수 있는 특징을 갖고 있다(도 4d). 본 발명의 다섯 번째 수직형 GaN LED구조는 본 발명의 네번째 구조를 기본으로 하여, 빛이 방출하는 N형 반도체층(150) 위에 반사 방지 코팅(180)을 하여 빛 특성을 향상시키고 내구성을 향상시키는 것을 특징으로 한다(도 4e). 본 발명의 여섯 번째 수직형 GaN LED구조는 본 발명의 네 번째 구조를 기본으로 하여, 금속 보호막 층(110) 아래에 두꺼운 금속 지지층(190)을 입혀서 칩 분리를 용이하게 하는 장점을 갖고 있다(도 4f).
본 발명의 도 4와 같은 수직형 GaN LED는 P형 반도체층(130)과, 그 상부에 형성된 활성층(140) 및 N형 반도체층(150)과, 상기 N형 반도체층(150) 상에 형성된 N형 전극(160)과, P형 반도체층(130), 활성층(140) 및 N형 반도체층(150)을 보호하기 위한 금속보호막층(110)을 포함한다. 여기서, 금속보호막층(110)은 P형 반도체층(130), 활성층(140) 및 N형 반도체층(150)의 측면과 P형 반도체층(130) 하부에 형성되어 있다. 또한, 금속보호막층(110)과 P형 반도체층(130) 사이에 형성된 P형 전극(120)을 더 포함한다. P형 전극(120)은 매시 형태로 형성하는 것이 바람직하다. 또한, N형 반도체층(150), 활성층(140) 및 P형 반도체층(130)의 측면과 금속 보호막층(110) 사이에는 절연막(170)을 더 형성한다. 또한, P형 반도체층(130)과 금속보호막층(110) 사이에 반사막(200)을 더 형성할 수 있으며, 금속 보호막층(110) 하부에 금속지지층(190)을 더 형성할 수 있다.
본 발명의 도 4a와 같은 수직형 GaN LED는 P형 전극(120), P형 반도체층(130), 활성층(140), N형 반도체층(150) 및 N형 전극(160)이 순차적으로 형성되어 있고, P형 반도체층(130), 활성층(140) 및 N형 반도체층(150)의 측면을 보호하기 위해 절연막(170)이 형성되어 있으며, 절연막(170)과 P형 전극(120) 둘레에 금속 보호막층(110)이 형성되어 있다. 이때, 절연막(170)은 N형 반도체층(150)의 측면에만 형성될 수도 있고, P형 반도체층(130)의 측면에만 형성될 수도 있다. 본 발명의 도 4b와 같은 수직형 GaN LED는 도 4a와 같은 수직형 GaN LED의 N형 반도체층(150) 상에 반사 방지막(180)이 형성되어 빛의 반사를 방지하는 장점을 갖고 있다. 도 4c와 같은 수직형 GaN LED는 도 4b와 같은 수직형 GaN LED의 금속 보호막층(110) 하부에 금속지지층(190)이 형성되어 있다. 도 4d와 같은 수직형 GaN LED는 반사막(200)과, 반사막(200)에 형성된 매시 형태의 P형 전극(120)과, P형 전극(120) 상에 순차적으로 형성된 P형 반도체층(130), 활성층(140), N형 반도체층(150) 및 N 형 전극(160)과, 상기 P형 반도체층(130), 활성층(140) 및 N형 반도체층(150) 측면에 형성된 절연막(170)과, 절연막(170)과 반사막(200) 둘레를 감싸도록 형성된 금속보호막층(110)이 형성되어 있다. 이때, 절연막(170)은 도면에 도시된 바와 같이 P형 반도체층(130) 하부면에 부분적으로 형성될 수 있다. 도 4e의 수직형 GaN LED는 도 4d의 수직형 LED의 N형 반도체층(150) 상부에 반사 방지막(180)이 형성되어있다. 도 4f의 수직형 LED는 도 4d의 수직형 LED의 금속보호막층(110) 하부에 금속지지층(190)이 형성되어 있다.
상기의 P형 반도체층(130) 하부에 형성된 P형 전극(120)은 뛰어난 열적 안정성과 90%이상의 고반사도를 갖는 오믹전극층이 바람직하다. 이러한 오믹 전극층인 P형 전극(120)은 접촉 금속층(121), 반사 금속층(122), 확산방지층(123) 및 본딩 금속층(124, 125)을 포함한다. 상기 P형 전극(120)의 총두께는 300Å 내지 23000Å으로 하되, 2000Å 내지 5000Å으로 하는 것이 바람직하다.
여기서, 접촉 금속층(121)은 5Å 내지 500Å 두께로 형성하되, 200Å 이내로 형성하는 것이 바람직하다. 상기의 접촉 금속층(121)의 두께는 빛의 흡수량을 제어하기 위해 상술한 두께 범위 내에서 사용한다. 또한, 접촉 금속층(121)은 다층의 박막으로 형성할 수도 있다. 상기 접촉 금속층(121)은 Ni, Ir, Pt, Pd, Au, Ti, Ru, W, Ta, V, Co, Os, Re 및 Rh 중 적어도 어느 하나를 사용하고, 바람직하게는 Ni, Ir 및 Pt가 적층된 금속을 사용한다.
반사 금속층(122)은 100Å 내지 9000Å 두께로 형성하되, 1000Å 내지 2000Å로 형성하는 것이 바람직하다. 상기 반사 금속층(122)로는 Al 및/또는 Ag를 사용하고, 바람직하게는 Ag를 사용한다.
확산방지층(123)은 50Å 내지 1000Å 두께로 형성하되, 100Å 내지 800Å으로 형성하는 것이 바람직하다. 상기 확산 방지층(123)은 Ru, Ir, Re, Rh, Os, V, Ta, W, ITO(Indium Tin Oxide), IZO(Indium Zinc oxide), RuO2, VO2, MgO, IrO2, ReO2, RhO2, OsO2, Ta2O3 및 WO2 중 적어도 어느 하나를 사용하고, 바람직하게는 Ru를 사용한다.
본딩 금속층(124, 125)은 제 1 및 제 2 본딩 금속층(124, 125)으로 형성하되, 상기 제 1 본딩 금속층(124)은 100Å 내지 3000Å 두께로 형성하되, 1000Å 이내로 형성하는 것이 바람직하다. 상기 제 1 본딩 금속층(124)으로 Ni, Cr, Ti, Pd, Ru, Ir, Rh, Re, Os, V 및 Ta 중 적어도 어느 하나를 사용하고, 바람직하게는 Ni를 사용한다. 제 2 본딩 금속층(125)은 100Å 내지 9000Å 두께로 형성하되, 1000Å 이내로 형성하는 것이 바람직하다. 상기 제 2 본딩 금속층(125)은 Au, Pd 및 Pt 중 적어도 어느 하나를 사용하고, 바람직하게는 Au를 사용한다.
상술한 P형 전극은 접촉 금속층, 반사 금속층 및 확산 방지층을 순차적으로 적층한 다음 열처리하고 계속적으로 제 1 및 제 2 본딩금속층을 적층하여 형성하거나, 접촉 금속층, 반사 금속층, 확산 방지층, 제 1 본딩 금속층 및 제 2 본딩 금속층을 형성한 다음 열처리하여 형성할 수도 있다. 이로써, P형 반도체층 상에 Me(=Ir, Ni, Pt)/Ag/Ru/Ni/Au가 순차적으로 적층되어 반사막 특성과 낮은 접촉저항특성을 동시에 얻을 수 있는 P형 전극을 형성할 수 있다.
이하 이러한 구조를 갖는 수직형 LED소자의 제조 방법을 설명한다.
도 5를 참조하여 본 발명의 제 1 실시예에 따른 LED소자의 제조 방법을 설명한다.
도 5는 본 발명의 수직형 LED 소자 제작공정의 상세 단면도이다. 도 5a는 통상 사용하는 GaN LED 기판의 단면도이다. 사파이어 기판(100)위에 N형 반도체층(150), 활성층(140), P형 반도체층(130) 박막을 순차적으로 성장시킨다. 박막의 총 두께는 대략 4 미크론이고, 박막은 금속-유기물 화학증착법(metal-organic chemical vapor deposition, MOCVD)으로 증착시킨다.
상기의 기판(100)으로는 Al2O3, SiC, ZnO, Si, GaAs, GaP, LiAl2O3, BN, AlN 및 GaN 중 적어도 어느 하나의 기판을 사용한다. 본 실시예에서는 사파이어 기판을 사용한다. 본 실시예에서는 상술한 기판(100) 상에 N형 반도체층(140) 형성시 완충 역할을 하는 버퍼층을 더 형성할 수도 있다. N형 반도체층(140)은 N형 불순물이 주입된 질화갈륨(GaN)막을 사용하는 것이 바람직하고, 이에 한정되지 않고 다양한 반도체 성질의 물질층이 가능하다. 본 실시예에서는 N 형 AlxGa1-xN(0≤x≤1)막을 포함하는 N형 반도체층(140)을 형성한다. 또한, P형 반도체층(130) 또한 P형 불순물이 주입된 질화갈륨막을 사용한다. 본 실시예에서는 P형 AlxGa1-xN(0≤x≤1)막을 포함하는 P형 반도체층(130)을 형성한다. 이뿐 아니라 상기 반도체층 막으로 InGaN막을 사용할 수 있다. 또한 상기의 N형 반도체층(150) 및 P형 반도체층(130)은 다층막으로 형성할 수도 있다. 상기에서 N형의 불순물로는 Si를 사용하고, P형의 불순물로는 InGaAlP를 사용할 경우에는 Zn을 사용하고, 질화물계일때는 Mg를 사용한다.
또한 활성층(140)으로는 N형 AlxGa1-xN(0≤x≤1)막 위에 양자우물층과 장벽층이 반복적으로 형성된 다층막을 사용한다. 상기의 장벽층과 우물층은 2원 화합물인 GaN, InN, AlN 등을 사용할 수 있고, 3원 화합물 InxGa1 - xN(0≤x≤1), AlxGa1 - xN(0≤x≤1) 등을 사용할 수 있고, 4원 화합물 AlxInyGa1 -x- yN(0≤x+y≤1)을 사용할 수 있다. 물론 상기의 2원 내지 4원 화합물에 소정의 불순물을 주입하여 N형 반도체층(150) 및 P형 반도체층(130)을 형성할 수도 있다.
도 5b는 소자 영역 이외의 부분을 에칭하는 공정이다. 에칭은 통상 감광막 (photo-resist) 또는 SiO2로 마스킹 한 후 Cl2 가스를 흘리면서 건식식각 방법으로 에칭한다. 건식식각으로 에칭시킨 후, 에칭 마스크를 제거한 후 전체 면에 절연막 (170)을 증착하여 소자의 측면에 절연막(170)이 증착되도록 한다.
도 5c는 P형 반사막 오믹 전극 즉, P형 전극(120)이 형성될 부분을 에칭시킨 후 그 위에 반사막 오믹전극을 형성시킨다. 소자 분리를 위해 에칭 시킨 기판 위에 SiO2 보호막(170)을 0.05 내지 5.0 미크론 두께로 PECVD (plasma-enhanced chemical vapor deposition) 방법으로 증착시킨다. P형 반사막 오믹 전극(120) 형성을 위해 미세 패턴을 형성한 후 감광막을 마스크로 하여 BOE (buffered oxide etchant) 또는 CF4 가스를 이용하여 건식식각 방법으로 에칭시킨 후, 오믹 금속 층을 증착시킨다.
오믹 금속층의 증착전에 노출된 P형 반도체층(130)의 표면처리는 왕수(HCl:H2O = 3:1) 수용액에 P형 반도체층(130)을 10분 동안 담근 후 탈이온수 세척, 질소로 건조하는 과정으로 실시한다.
금속의 증착 전 염산을 탈이온수를 1:1로 섞은 용액에 1분 동안 담궈서 표면을 처리한 후, 전자선 증착장치(e-beam evaporator)에 장입하고, 금속전극/Ag/Ru/Ni/Au (Me = Ir, Ni, Pt)층(121, 122, 123, 124, 125)을 순서대로 증착하여 오믹전극을 형성한다. 그리고, 상기 오믹 전극을 급속 열처리(rapid thermal annealing) 장비를 이용하여 산소 분위기 또는 산소를 5% 이상 포함하는 분위기에서 100 내지 700℃에서 10초 이상 열처리한다. 즉, 5 내지 100%의 산소가 포함된 분위기로 100 내지 700℃의 온도에서 약 10 내지 100초간 열처리 하는 것이 바람직하다. 이후, 전기적 특성을 측정하여 오믹 전극의 접촉저항을 계산한다.
바람직하게 P형 반도체층(130) 상에 접촉 금속층(Me =Ir, Ni, Pt)(121), Ag층(122), Ru층(123)을 순차적으로 증착한다. 이후, 산소 분위기에서 열처리한다. 이때, 반사 금속층인 Ag층(122) 상에 확산방지층(123)인 Ru층이 형성되어 있어, 열처리 시 Ag층(122)이 확산되거나, 산화되는 현상을 방지할 수 있다. 다음으로, Ru층(123) 상에 Ni층(124) 및 Au층(125)을 증착하여 오믹 전극을 형성한다.
이뿐만 아니라, 접촉 금속층(Me =Ir, Ni, Pt)(121), Ag층(122), Ru층(123), Ni층(124) 및 Au층(125)을 순차적으로 형성한 다음, 산소 분위기에서 열처리하여 치밀화된 오믹 전극을 형성할 수도 있다. 오믹 전극 형성후, 소정의 패터닝 공정을 통해 P형 반도체층(130) 상의 오믹 전극을 목표로 하는 패턴이 되도록 할 수도 있다. 물론, N형 질화물층 상에 상술한 오믹 전극을 형성할 수도 있다.
상기 절연막(170)은 N형 반도체층(150)과 활성층(140)의 측면에만 형성되도록 할 수 있다. 앞서 설명에서는 전체 구조에 절연막(170)을 형성한 다음 P형 반도체층(130) 상에 형성된 절연막(170)의 일부를 식각하였지만, 이에 한정되지 않는다. 즉, P형 반도체층(130) 상부에 소정의 마스크를 형성하여 그 일부를 보호한 다음, 전체 구조상에 절연막(170)을 형성한 다음, N형 반도체층(150)과 활성층(140)의 측면에 형성된 절연막(170)을 제외한 절연막(170)을 제거할 수도 있다.
도 5d는 수 마이크론 내지 수 십 마이크론 두께의 금속 보호막층(110)을 형성하고 레이저를 조사하는 공정을 보여준다. 금속 보호막층(110)은 금속 도금 (electro-plating of metals) 방법, 또는 스퍼터(sputter), 전자선 증착(e-beam evaporator), 열 증착(thermal evaporator) 등과 같은 진공증착법을 이용하여 형성 한다. 레이저를 사파이어를 통해 조사시키면 레이저가 GaN 층에 흡수되며 GaN 기판은 Ga 금속과 N2 가스로 분해된다. 이때, 금속 보호막층(110)은 레이저 조사에 의해 사파이어 기판(100)이 분리될 때 약 4 미크론 정도의 얇은 GaN 박막층이 파손되는 것을 방지하는 역할을 한다. 이때 절연막의 일부도 함께 분리될 수 있다.
도 5e는 기판(100)이 분리 제거된 후, GaN 박막 층이 금속 보호막층(110)으로 둘러 쌓여 보호되어 있는 모습을 보여준다.
다음으로 도 5f에 도시된 바와 같이 활성층(i-InGaN; 140)에서 발생한 광 입자(photon)가 기판 밖으로 잘 빠져나가게 하기 위해 N형 반도체층(150) 위에 반사 방지층(180) 코팅(anti-reflective coating)을 한다. 반사 방지막(180)으로는 SiO2, Si3N4, ITO (indium tin oxide), IZO (indium zinc oxide) 등이 이용되며, 이 막들은 PECVD 또는 sputter 또는 전자선 증착법으로 증착시킨다.
도 5g는 반사 방지층(180)의 일 부분을 에칭하고 오믹 N형 전극(160)을 형성한 후의 단면도이다. N형 전극(160)으로는 Ti/Al, Cr/Au. 또는 이 층 위에 Cr/Au 혹은 Ni/Au층을 전자선 증착장치(e-beam evaporator)로 증착시켜 사용한다.
도 5h는 칩을 분리한 후의 단면도로서 이때, 칩은 디싱(dicing )이나 레이저 커팅(cutting) 방법으로 분리한다.
이하 본 발명의 제 2 실시예에 따른 LED소자의 제조 방법을 설명한다. 여기서 상기의 제 1 실시예와 중복되는 설명은 생략될 수 있다.
도 6a 내지 도 6c에 도시된 공정은 앞서 설명한 도 5a 내지 도 5c와 유사하 다. 즉, 기판(100) 상에 소정의 GaN층들 즉, PN접합구조의 층들을 형성한다. 이후, 소자간을 분리하고, 분리된 소자를 보호하기 위한 절연막(170)을 그 단차를 따라 형성한다. 절연막(170)의 일부를 패터닝하여 P형 반도체층(130)의 일부를 노출한 후, 노출된 P형 반도체층(130) 상에 P형 전극(120)을 형성한다.
다음으로, 도 6d에서와 같이 전체 구조 상에 그 단차를 따라 금속 보호막층(110)을 형성하고, P형 반도체층(130) 상의 금속 보호막층(110) 상에 금속지지층(190)을 형성한다. 즉, 금속보호막층(110) 상에 10 내지 50 미크론 두께의 금속지지층(190)을 형성하는 것이 바람직하다. 이후, 도 6e 내지 도 6h에 도시된 바와 같이 하부 기판(100)을 제거한 다음, N형 반도체층(150) 상에 반사 방지막(180)을 형성하고, 반사 방지막(180)의 일부를 패터닝하여 N형 반도체층(150)이 일부를 노출시킨다. 노출된 N형 반도체층(150) 상에 N형 전극(160)을 형성한다. 칩을 분리시켜 수직형 LED 구조를 완성한다.
이하 본 발명의 제 3 실시예에 따른 LED소자의 제조 방법을 설명한다. 여기서 상기의 제 1 및 제 2 실시예와 중복되는 설명은 생략될 수 있다.
도 7은 본 발명의 도 4d 및 도 4e의 수직형 LED의 제조 방법을 설명하기 위한 제작 공정도이다.
도 7a 및 도 7b에서와 같이 기판(100)상에 PN접합 구조의 다수의 반도체층을 형성한다. SiO2계열의 절연막(170)을 0.05 내지 5.0 미크론 두께로 PECVD (plasma-enhanced chemical vapor deposition) 방법으로 증착시킨다. 이후, 감광막을 이용 하여 메시 형태의 미세 패턴을 형성한 후 감광막을 마스크로 하여 BOE (buffered oxide etchant) 또는 CF4 가스를 이용하여 건식식각 방법으로 SiO2를 에칭 시켜 P형 반도체층(130)을 매시 형태로 노출시킨다.
도 7c에서와 같이 절연막(170)이 식각되어 노출된 P형 반도체층(130) 상에 P형 반사 오믹 전극층(120)을 증착시킨다. P형 전극(120)이 형성된 상기 P형 반도체층(130) 상에 반사막(200)을 형성한다. P형 오믹 전극(120)은 오믹 금속을 증착한 후, 열처리하여 형성한다. 통상 Ni과 Au를 수십에서 수백 나노미터 두께로 전자선 증착장치(e-beam evaporator)로 증착시켜 사용하지만, 본 실시예의 수직형 LED의 경우는 반사도가 중요하므로 Ni/Ag, Pt/Ag. Ru/Ag, Ir/Ag 등의 금속을 사용한다. 이 후 300 내지 600 ℃ 사이의 온도에서 수 초 내지 수 분 급속열처리 방법(rapid thermal annealing)을 사용하여 열처리하여 전극을 형성한다. 이후, 메시 형상의 P형 전극 위에 Ag 또는 Al 계의 반사막을 증착시킨다. 도 7d 내지 도 7h에서의 공정은 도 5 및 도 6에서 설명한 공정과 동일함으로 생략한다.
이하 본 발명의 제 4 실시예에 따른 LED소자의 제조 방법을 설명한다. 여기서 상기의 제 1 내지 제 3 실시예와 중복되는 설명은 생략될 수 있다.
도 8은 본 발명의 도 4f의 수직형 LED의 제조 방법을 설명하기 위한 단면도이다.
도 8a 내지 도 8c는 앞서 설명한 도7a 내지 도 7c에서 언급한 공정을 진행한다. 도 8d는 도 7d에서와 같이 전체 구조의 단차에 따라 금속 보호막층(110)을 형성한 다음, 금속보호막층(110) 상부에 금속지지층(190)을 형성한다. 도면에서와 같이 트렌치가 형성된 영역에는 금속지지층(190)을 형성하지 않음으로써 후속 개개의 소자 간을 분리하기 위한 공정을 용이하게 할 수 있다. 도 8e 내지 도 8h는 도 5 내지 도 7에서 설명한 공정과 동일하여 그 설명을 생략한다.
상술한 실시예들에서는 금속보호막층(110)으로 소자의 측면과 아랫면에 둘러 싸는 구조로 형성한다. 또한, 금속 보호막층(110) 하부에 금속지지층(190)을 형성하여 칩 분리시 소자가 휘거나 충격에 의해 손상되는 현상을 최소화 할 수 있다.
또한, 앞서 설명한 본 실시예들에서 사용한 절연막(170)으로 SiO2, Si3N4, MgO, Al2O3, TiO2, VO2, ZrO2, Ce2O3, HfO2, NbO2, Ta2O5, Y2O3, V2O3 및 WO3 중 적어도 어느 하나의 산화물 박막을 사용한다. 이때, 산화막으로 100 ㎚ 내지 100 ㎛ 두께를 사용한다. 또한 GaN, AlGaN, AlN, SiC, 다이아몬드 등과 같은 넓은 밴드갭(wide bandgap) 반도체를 1종류 또는 2종류 이상을 얇은 박막으로 하여 교대로 쌓아서 절연막으로 사용하고 100 ㎚ 내지 100 ㎛ 두께로 형성한다.
또한, 금속 보호막층(110) 및 금속 지지층(190)으로 Au, Ni, W, Mo, Cu, Al, Ta, Ag, Pt 및 Cr 중 적어도 어느 하나의 금속을 사용한다. 상기의 금속지지층(190)으로 0.5 내지 200 ㎛ 두께를 형성한다. 또한, 금속 보호막층(110) 및 금속 지지층(190)으로 Nb가 도핑된 SrTiO3, Al이 도핑된 ZnO, ITO, IZO(Indium Zinc Oxide) 등의 전도성 세라믹 막이나, B도핑된 Si, As 도핑된 Si, 불순물 도핑된 다이아몬드 등의 불순물 도핑된 반도체를 진공증착하여 사용할 수 있다.
또한, P형 전극(120)으로 Ni, Pt, Ru, Ir, Rh, Ta, Mo, Ti, Ag, W, Cu, Cr, Pd, V, Co, Nb, Zr 및 Al 중 적어도 어느 하나의 물질을 사용하고, 5 내지 2000㎚두께를 형성한다. 만일 P형 전극(120)을 2층으로 형성할 경우, 첫번째 층으로 Ni, Pt, Ru, Ir, Rh, Ta, Mo, Ti, Ag, W, Cu, Cr, Pd, V, Co, Nb 및 Zr 중 적어도 어느 하나의 물질을 사용하고, 두번째층으로 Ag 및/또는 Al을 사용한다. 이때 첫번째 층은 0.1 내지 1000㎚두께로 형성하고, 두번째 층은 10 내지 1000㎚ 두께로 형성한다. P형 전극(120)은 2층 이상의 다층으로 형성할 수 있다. 상술한 P형 전극(120)을 형성하기 위해 질소 분위기, 산소 분위기 또는 공기분위기에서 300 내지 600℃의 온도범위 에서 30 초 내지 30 분간 열처리한다. 또한, P형 전극(120)을 형성전에 반사막(200)을 P형 반도체층(130) 사이에 형성한 다음, P형 전극(120) 부분을 식각한다음, P형 전극(120)을 형성한다.
또한, 반사막(200)으로 Ag 및/또는 Al을 사용한다. 이 뿐아니라 Ag와 다른 금속이 10% 미만을 포함하는 합금 또는 Al과 다른 금속이 10% 미만을 포함하는 합금을 사용한다.
또한, 반사 방지막(180)으로 ITO, ZnO, SiO2, Si3N4 및 IZO중 적어도 어느 하나를 사용하고, 10 내지 5000㎚ 두께로 형성한다.
도 9는 본 발명의 도 5에서 설명한 공정으로 제작한 수직형 LED 소자를 통상적인 방법으로 제작한 수평형 LED 소자와의 전기적, 광학적 특성 비교한 실시예이다. 도 9a는 수평형 LED와 수직형 LED 소자의 전류-전압 특성을 비교한 결과이다. 주입 전류가 20 mA일 때 수직형 LED의 순방향 전압(forward voltage)는 3.2 V로 수평형 LED의 3.3V에 0.1V 정도 낮은 것으로 분석되었다. 이것은 수직형 구조의 LED가 전력소모가 작은 것을 보여준다. 도 9b는 수평형 LED와 수직형 LED 소자의 광출력 특성을 비교한 결과이다. 광 출력 특성이 2.5배 이상 향상됨을 보여준다. 이것은 수직형 구조의 LED가 같은 전력 소모에 비해 2.5배 더 밝은 빛을 방출함을 보여준다.
도 10은 본 발명의 도 7에서 설명한 공정으로 제작한 메시형 P형 전극을 사용하고 반사막을 설치한 수직형 LED 소자를 도 5에서 설명한 공정으로 제작한 수직형 LED 소자와의 전기적, 광학적 특성을 비교한 실시예이다. 반사막으로는 순도 99% 이상의 Ag를 500 nm 두께로 열증착 시킨 Ag 막을 사용하였다. 도 10a는 도 7의 공정으로 제작한 수직형 LED 소자와 도 5의 공정으로 제작한 수직형 LED 소자와의 소자의 전류-전압 특성을 비교한 결과이다. 주입 전류가 20 mA일 때 두 소자 모두 순방향 전압 (forward voltage)는 3.2 V로 분석되었다. 도 10b는 도 7의 공정으로 제작한 수직형 LED 소자와 도 5의 공정으로 제작한 수직형 LED 소자와의 광출력 특성을 비교한 결과이다. 광 출력 특성이 23% 이상 향상됨을 확인하였다. 이것은 Ag 막의 반사도가 98% 이상이기 때문이다. 즉 도 7의 공정을 통해서 수직형 LED 소자의 빛 특성을 23% 이상 향상시킬 수 있음을 확인하였다.
상술한 바와 같이, 본 발명은 수직형 GaN LED의 측면 및 아래부분에 10 미크 론 이상의 두꺼운 금속 보호막층을 형성하여 외부 충격으로 부터 소자를 보호할 수 있고, 칩 분리를 용이하게 할 수 있다.
또한, 사파이어 기판대신 금속기판을 사용하여 소자 동작시 발생하는 열 방출을 용이하게 할 수 있으므로, 고출력 소자에 접합하고, 광출력 특성이 향상된 소자를 제조할 수 있다.
또한, 금속지지층을 형성하여 칩 분리시 소자가 휘거나 충격에 의해 손상되는 현상을 방지할 수 있다.
또한, P형 전극을 P-GaN 위에 메시(mesh) 형태로 부분적으로 형성시켜 활성층에서 형성한 빛 입자가 N-GaN 층 쪽으로 방출되는 것을 극대화 시킬 수 있다.

Claims (25)

  1. P형 반도체층;
    상기 P형 반도체층 상에 형성된 N형 반도체층;
    상기 N형 반도체층 상에 형성된 N형 전극;
    적어도 상기 N형 반도체층 측면에 형성된 절연막; 및
    상기 P형 반도체층의 하면과, 상기 P형 반도체층의 측면의 적어도 일부 영역 및 상기 절연막 상의 적어도 일부 영역에 형성된 금속보호막층을 포함하는 발광 소자.
  2. 청구항 1에 있어서,
    상기 P형 반도체층과 상기 금속보호막층 사이에 형성된 절연층을 더 포함하는 발광 소자.
  3. 청구항 1에 있어서,
    상기 N형 반도체층 상에 형성된 반사 방지막층을 더 포함하는 발광 소자.
  4. 청구항 1에 있어서,
    상기 금속보호막층 하부에 형성된 금속 지지층을 더 포함하는 발광 소자.
  5. 청구항 1에 있어서,
    상기 P형 반도체층 하부에 형성된 반사막층을 더 포함하는 발광 소자.
  6. 청구항 1에 있어서,
    상기 P형 반도체층 하부에 형성된 P형 전극을 더 포함하는 발광 소자.
  7. 청구항 6에 있어서,
    상기 P형 전극은 접촉금속층, 반사 금속층, 확산 방지층 및 본딩 금속층을 포함하는 발광 소자.
  8. 청구항 7에 있어서,
    상기 접촉 금속층은Ni, Ir, Pt, Pd, Au, Ti, Ru, W, Ta, V, Co, Os, Re 및 Rh 중 적어도 어느 하나를 사용하는 발광 소자.
  9. 청구항 7에 있어서,
    상기 반사 금속층은 Al 및 Ag 중 적어도 어느 하나를 사용하는 발광 소자.
  10. 청구항 7에 있어서,
    상기 확산 방지층은 Ru, Ir, Re, Rh, Os, V, Ta, W, ITO(Indium Tin Oxide), IZO(Indium Zinc oxide), RuO2, VO2, MgO, IrO2, ReO2, RhO2, OsO2, Ta2O3 및 WO2 중 적어도 어느 하나를 사용하는 발광 소자.
  11. 청구항 7에 있어서,
    상기 본딩 금속층은 제 1 본딩 금속층 및 제 2 본딩 금속층으로 형성하되, 상기 제 1 본딩 금속층은 Ni, Cr, Ti, Pd, Ru, Ir, Rh, Re, Os, V 및 Ta 중 적어도 어느 하나를 사용하며, 상기 제 2 본딩 금속층은 Au, Pd 및 Pt 중 적어도 어느 하나를 사용하는 발광 소자.
  12. 청구항 1 내지 청구항 11 중 어느 하나에 있어서,
    상기 P형 반도체층과 상기 N형 반도체층 사이에 형성된 활성층을 더 포함하는 발광 소자.
  13. 청구항 12에 있어서,
    상기 절연층이 상기 활성층의 측면 까지 연장된 발광 소자.
  14. 청구항 1 내지 청구항 11 중 어느 하나에 있어서,
    상기 절연층은 적어도 한층 이상의 막으로 형성되며, SiO2, Si3N4, MgO, Al2O3, TiO2, VO2, ZrO2, Ce2O3, HfO2, NbO2, Ta2O5, Y2O3, V2O3, WO3, GaN, AlGaN, AlN, SiC 및 다이아몬드 중 적어도 어느 하나를 사용하는 발광 소자.
  15. 청구항 1 내지 청구항 11 중 어느 하나에 있어서,
    상기 금속 보호막층으로는 적어도 한층 이상의 막으로 형성하되, Au 금속막, Ni 금속막, W 금속막, Mo 금속막, Cu 금속막, Al 금속막, Ta 금속막, Ag 금속막, Pt 금속막, Cr 금속막,
    Nb가 도핑된 SrTiO3, Al이 도핑된 ZnO, ITO 또는 IZO(Indium Zinc Oxide)의 전도성 세라믹막과,
    B도핑된 Si, As 도핑된 Si 또는 불순물 도핑된 다이아몬드의 불순물 도핑된 반도체막 중 적어도 어느 하나를 사용하는 발광 소자.
  16. 청구항 4에 있어서,
    상기 금속 지지층으로는 적어도 한층 이상의 막으로 형성하되, Au 금속막, Ni 금속막, W 금속막, Mo 금속막, Cu 금속막, Al 금속막, Ta 금속막, Ag 금속막, Pt 금속막, Cr 금속막,
    Nb가 도핑된 SrTiO3, Al이 도핑된 ZnO, ITO 또는 IZO(Indium Zinc Oxide)의 전도성 세라믹막과,
    B도핑된 Si, As 도핑된 Si 또는 불순물 도핑된 다이아몬드의 불순물 도핑된 반도체막 중 적어도 어느 하나를 사용하는 발광 소자.
  17. 기판 상에 N형 반도체층 및 P형 반도체층을 순차적으로 형성하는 단계;
    상기 P형 반도체층의 일부를 제외한 상기 N형 반도체층 측면에 절연막을 형성하는 단계;
    상기 절연막이 형성되지 않은 상기 P형 반도체층 상에 P형 전극을 형성하는 단계;
    상기 P형 반도체층 및 상기 N형 반도체층을 감싸도록 금속보호막층을 형성하는 단계;
    상기 기판을 제거하는 단계; 및
    상기 N형 반도체층 상에 N형 전극을 형성하는 단계를 포함하는 수직형 반도체 발광 소자의 제조 방법.
  18. 청구항 17에 있어서, 상기 P형 전극을 형성하는 단계 후에,
    상기 P형 전극이 형성된 상기 P형 반도체층 상에 반사막을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  19. 청구항 18에 있어서, 상기 P형 반도체 층 상에 반사막을 형성하는 단계 이후에,
    상기 P형 전극이 형성될 영역의 상기 반사막을 제거하는 단계; 및
    상기 반사막이 제거된 영역에 상기 P형 전극을 형성하는 단계를 포함하는 발광 소자의 제조 방법.
  20. 청구항 17에 있어서, 상기 금속보호막층을 형성하는 단계 후에,
    상기 금속보호막층이 형성된 상기 P형 반도체층 상에 금속 지지층을 형성하는 단계를 더 포함하는 발광 소자의 제조 방법.
  21. 청구항 17에 있어서, 상기 기판을 제거하는 단계 후에,
    상기 N형 반도체 기판상에 반사 방지막을 형성하는 단계; 및
    상기 반사 방지막의 일부를 제거하여 상기 N형 반도체 기판의 일부를 노출하 는 단계를 더 포함하는 발광 소자의 제조 방법.
  22. 청구항 17에 있어서, 상기 P형 반도체층의 일부를 제외한 상기 N형 반도체층 측면에 절연막을 형성하는 단계는,
    상기 P형 반도체층 및 상기 N형 반도체층을 감싸도록 상기 절연막을 형성하는 단계; 및
    상기 P형 반도체층 상의 상기 절연막의 일부를 제거하는 단계를 포함하는 발광 소자의 제조 방법.
  23. 청구항 17 내지 청구항 22 중 어느 하나의 항에 있어서,
    상기 N형 반도체층 사이 및 상기 P형 반도체층 사이에 활성층을 형성하는 발광 소자의 제조 방법.
  24. 청구항 17 내지 청구항 22 중 어느 하나의 항에 있어서,
    상기 P형 전극은 메시 형태로 형성된 발광 소자의 제조 방법.
  25. 청구항 17 내지 청구항 22 중 어느 하나의 항에 있어서,
    상기 금속보호막층을 금속 도금 방법 또는 스퍼터, 전자선 증착 및 열 증착 중 하나의 진공증착법으로 형성하는 발광 소자의 제조 방법.
KR1020050055348A 2004-10-22 2005-06-25 ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법 KR100670928B1 (ko)

Priority Applications (14)

Application Number Priority Date Filing Date Title
KR1020050055348A KR100670928B1 (ko) 2004-11-29 2005-06-25 ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
US11/577,710 US7964884B2 (en) 2004-10-22 2005-10-21 GaN compound semiconductor light emitting element and method of manufacturing the same
CNB2005800411101A CN100561758C (zh) 2004-10-22 2005-10-21 氮化镓化合物半导体发光元件及其制造方法
JP2007537803A JP4999696B2 (ja) 2004-10-22 2005-10-21 ＧａＮ系化合物半導体発光素子及びその製造方法
EP05808626.5A EP1810351B1 (en) 2004-10-22 2005-10-21 Gan compound semiconductor light emitting element
PCT/KR2005/003527 WO2006043796A1 (en) 2004-10-22 2005-10-21 Gan compound semiconductor light emitting element and method of manufacturing the same
EP11181312.7A EP2426743B1 (en) 2004-10-22 2005-10-21 GaN compound semiconductor light emitting element and method of manufacturing the same
US12/695,596 US8008101B2 (en) 2004-10-22 2010-01-28 GaN compound semiconductor light emitting element and method of manufacturing the same
US12/769,614 US7999279B2 (en) 2004-10-22 2010-04-28 GaN compound semiconductor light emitting element and method of manufacturing the same
US13/073,783 US8039861B2 (en) 2004-10-22 2011-03-28 GaN compound semiconductor light emitting element and method of manufacturing the same
US13/192,848 US8143640B2 (en) 2004-10-22 2011-07-28 GaN compound semiconductor light emitting element and method of manufacturing the same
US13/399,474 US8274094B2 (en) 2004-10-22 2012-02-17 GaN compound semiconductor light emitting element and method of manufacturing the same
JP2012035499A JP2012124523A (ja) 2004-10-22 2012-02-21 ＧａＮ系化合物半導体発光素子及びその製造方法
JP2014117745A JP2014179654A (ja) 2004-10-22 2014-06-06 ＧａＮ系化合物半導体発光素子及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20040098467 2004-11-29
KR1020040098467 2004-11-29
KR1020050055348A KR100670928B1 (ko) 2004-11-29 2005-06-25 ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060059783A KR20060059783A (ko) 2006-06-02
KR100670928B1 true KR100670928B1 (ko) 2007-01-17

Family

ID=37156910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050055348A KR100670928B1 (ko) 2004-10-22 2005-06-25 ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100670928B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100975659B1 (ko) 2007-12-18 2010-08-17 포항공과대학교 산학협력단 발광 소자 및 그 제조 방법
KR101004712B1 (ko) 2006-12-30 2011-01-04 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR101007133B1 (ko) 2009-06-08 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101165252B1 (ko) 2008-06-30 2012-07-17 서울옵토디바이스주식회사 발광 소자 및 그 제조방법
US9515224B2 (en) 2014-08-25 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
US11961945B2 (en) 2020-11-19 2024-04-16 Samsung Display Co., Ltd. Light emitting element, method of manufacturing the same, and display device including the light emitting element

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113878B1 (ko) 2006-06-23 2012-03-09 엘지이노텍 주식회사 수직형 발광 소자 및 그 제조방법
JP2008053685A (ja) 2006-08-23 2008-03-06 Samsung Electro Mech Co Ltd 垂直構造窒化ガリウム系発光ダイオード素子及びその製造方法
KR100727472B1 (ko) * 2006-10-17 2007-06-13 (주)에피플러스 발광 다이오드 및 그 형성 방법
KR101252558B1 (ko) * 2006-11-06 2013-04-08 엘지이노텍 주식회사 수직형 발광 소자의 제조방법
KR101007117B1 (ko) 2008-10-16 2011-01-11 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
KR101014136B1 (ko) 2009-02-17 2011-02-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
TWI531088B (zh) 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
US8963178B2 (en) 2009-11-13 2015-02-24 Seoul Viosys Co., Ltd. Light emitting diode chip having distributed bragg reflector and method of fabricating the same
EP2942823B1 (en) * 2009-12-09 2021-05-05 LG Innotek Co., Ltd. Light emitting device, light emitting package, and lighting system
JP5706962B2 (ja) 2010-06-24 2015-04-22 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード
KR101154510B1 (ko) * 2010-06-24 2012-06-13 서울옵토디바이스주식회사 고효율 발광 다이오드
KR101125025B1 (ko) 2010-07-23 2012-03-27 엘지이노텍 주식회사 발광소자 및 그 제조방법
EP2599133A2 (en) 2010-07-28 2013-06-05 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector
KR101296946B1 (ko) * 2011-04-21 2013-08-14 영남대학교 산학협력단 화학적 리프트 오프 방식을 이용한 수직형 발광 다이오드 및 그 제조방법
KR101484112B1 (ko) * 2013-11-01 2015-01-21 주식회사 모브릭 Mit를 기반으로 하는 led 칩 및 led 칩 제조 방법
KR102626452B1 (ko) * 2019-01-15 2024-01-18 삼성디스플레이 주식회사 발광 소자의 제조방법 및 발광 소자를 포함하는 표시 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101004712B1 (ko) 2006-12-30 2011-01-04 주식회사 에피밸리 3족 질화물 반도체 발광소자
KR100975659B1 (ko) 2007-12-18 2010-08-17 포항공과대학교 산학협력단 발광 소자 및 그 제조 방법
KR101165252B1 (ko) 2008-06-30 2012-07-17 서울옵토디바이스주식회사 발광 소자 및 그 제조방법
KR101007133B1 (ko) 2009-06-08 2011-01-10 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
US9515224B2 (en) 2014-08-25 2016-12-06 Samsung Electronics Co., Ltd. Semiconductor light-emitting device
US11961945B2 (en) 2020-11-19 2024-04-16 Samsung Display Co., Ltd. Light emitting element, method of manufacturing the same, and display device including the light emitting element

Also Published As

Publication number Publication date
KR20060059783A (ko) 2006-06-02

Similar Documents

Publication Publication Date Title
KR100670928B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
JP4999696B2 (ja) ＧａＮ系化合物半導体発光素子及びその製造方法
US8629474B2 (en) Light emitting device and method of manufacturing the same
US20090278150A1 (en) Method for forming metal electrode, method for manufacturing semiconductor light emitting elements and nitride based compound semiconductor light emitting elements
TWI420698B (zh) 半導體發光元件之製造方法
KR101203137B1 (ko) ＧａＮ계 화합물 반도체 발광 소자 및 그 제조 방법
KR101239852B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
KR101008268B1 (ko) 외부양자효율 개선을 위한 수직구조 발광다이오드 및 그 제조방법
KR101018280B1 (ko) 수직구조 발광다이오드 및 그 제조방법
JP5818031B2 (ja) Ｌｅｄ素子
KR101115571B1 (ko) ＧａＮ계 화합물 반도체 발광 소자
KR101205831B1 (ko) 반도체 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150112

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161212

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171211

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20200103

Year of fee payment: 14