KR100670782B1 - Fabrication method of phase-change memory device - Google Patents
Fabrication method of phase-change memory device Download PDFInfo
- Publication number
- KR100670782B1 KR100670782B1 KR1020040090920A KR20040090920A KR100670782B1 KR 100670782 B1 KR100670782 B1 KR 100670782B1 KR 1020040090920 A KR1020040090920 A KR 1020040090920A KR 20040090920 A KR20040090920 A KR 20040090920A KR 100670782 B1 KR100670782 B1 KR 100670782B1
- Authority
- KR
- South Korea
- Prior art keywords
- metal alloy
- based metal
- chalcogenide
- alloy layer
- antimony
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 46
- 229910001092 metal group alloy Inorganic materials 0.000 claims abstract description 125
- 150000004770 chalcogenides Chemical class 0.000 claims abstract description 124
- 238000005530 etching Methods 0.000 claims abstract description 81
- 239000007789 gas Substances 0.000 claims abstract description 75
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 60
- 238000001312 dry etching Methods 0.000 claims abstract description 51
- 239000000460 chlorine Substances 0.000 claims abstract description 41
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052786 argon Inorganic materials 0.000 claims abstract description 30
- 229910052787 antimony Inorganic materials 0.000 claims abstract description 26
- 229910052732 germanium Inorganic materials 0.000 claims abstract description 25
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims abstract description 24
- UUXZFMKOCRKVDG-UHFFFAOYSA-N methane;hydrofluoride Chemical compound C.F UUXZFMKOCRKVDG-UHFFFAOYSA-N 0.000 claims abstract description 19
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 18
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 16
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 16
- 239000012782 phase change material Substances 0.000 claims abstract description 12
- 239000000203 mixture Substances 0.000 claims abstract description 8
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical class C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 claims 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 abstract 1
- 239000010408 film Substances 0.000 description 56
- 239000000463 material Substances 0.000 description 13
- 239000013078 crystal Substances 0.000 description 6
- 239000007772 electrode material Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000011162 core material Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000313 electron-beam-induced deposition Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8828—Tellurides, e.g. GeSbTe
Landscapes
- Semiconductor Memories (AREA)
Abstract
상변화 메모리 소자의 제조방법을 제공한다. 본 발명은 반도체 기판 상부에 상변화 재료로 이용되는 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금층을 형성하는 것을 포함한다. 이어서, 본 발명은 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비가 10% 내지 80%인 식각 가스나, 아르곤과 불화 메탄의 혼합 가스에 대한 불화 메탄 가스의 비(CHF3/Ar+CHF3)가 10% 내지 60%인 식각 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, 상기 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금층을 건식 식각하여 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금 패턴을 형성하는 것을 포함한다.A method of manufacturing a phase change memory device is provided. The present invention includes forming a germanium (Ge) -antimony (Sb) -telelium (Te) chalcogenide-based metal alloy layer used as a phase change material on a semiconductor substrate. Next, the present invention provides an etching gas having a ratio of 10% to 80% of chlorine gas to a mixture of argon and chlorine, or a ratio of methane fluoride gas to a mixture of argon and methane fluoride (CHF 3 / Ar + CHF 3 ). Helicon plasma dry etching apparatus using an etching gas of 10% to 60%, the germanium (Ge) -antimony (Sb) -telelium (Te) chalcogenide-based metal alloy layer by dry etching germanium (Ge) Forming antimony (Sb) -telelium (Te) chalcogenide-based metal alloy patterns.
Description
도 1은 본 발명의 상변화 메모리 소자의 제조시 이용되는 헬리콘 플라즈마 건식 식각 장치의 개념도이고,1 is a conceptual diagram of a helicon plasma dry etching apparatus used in manufacturing a phase change memory device of the present invention;
도 2는 도 1의 헬리콘 플라즈마 건식 식각 장치의 안테나를 이용하여 헬리콘 플라즈마를 발생시키기 위한 구조를 모식적으로 나타낸 도면이고,FIG. 2 is a diagram schematically illustrating a structure for generating helicon plasma using an antenna of the helicon plasma dry etching apparatus of FIG. 1,
도 3은 본 발명에 채용된 헬리콘 플라즈마 건식 식각 장치로 제작 가능한 상변화 메모리 소자의 일 예를 도시한 단면도이고,3 is a cross-sectional view showing an example of a phase change memory device that can be manufactured by the helicon plasma dry etching apparatus employed in the present invention.
도 4 및 도 5는 본 발명에 채용된 헬리콘 플라즈마 건식 식각 장치로 상변화 재료인 GST 칼코게나이드계 금속 합금층을 식각할 때 GST 칼코게나이드계 금속 합금층의 식각율을 나타내는 그래프이고,4 and 5 are graphs showing the etching rate of the GST chalcogenide-based metal alloy layer when the GST chalcogenide-based metal alloy layer is etched by the helicon plasma dry etching device employed in the present invention.
도 6 및 도 7은 본 발명에 채용된 헬리콘 플라즈마 건식 식각 장치로 상변화 재료인 GST 칼코게나이드계 금속 합금층을 식각할 때, GST 칼코게나이드계 금속 합금층과 절연물인 실리콘 산화막 및 금속 전극 재료인 티타늄 질화막간의 식각 선택비를 도시한 그래프이고, 6 and 7 illustrate a silicon oxide film and a metal insulated from the GST chalcogenide-based metal alloy layer when the GST chalcogenide-based metal alloy layer is etched by the helicon plasma dry etching device employed in the present invention. It is a graph showing the etching selectivity between the titanium nitride film as an electrode material,
도 8 및 도 9는 본 발명에 따라 GST 칼코게나이드계 금속 합금층을 식각하여 얻은 SEM 사진이다. 8 and 9 are SEM images obtained by etching the GST chalcogenide-based metal alloy layer in accordance with the present invention.
본 발명은 상변화 메모리 소자의 제조방법에 관한 것으로, 보다 상세하게는 상변화 재료인 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금층(이하, "GST 칼코게나이드계 금속 합금층"이라 칭함)의 건식 식각 방법에 관한 것이다. The present invention relates to a method of manufacturing a phase change memory device, and more particularly, a germanium (Ge) -antimony (Sb) -telelium (Te) chalcogenide-based metal alloy layer (hereinafter, referred to as "GST knife) Dry etching method of " cogenide metal alloy layer ".
일반적으로, 전원을 차단하더라도 저장된 정보가 사라지지 않는 특징을 가지고 있는 비휘발성 메모리 소자는 휴대용 개인 단말기기의 수요 증대와 함께 비약적인 기술의 발전을 보이고 있다. 상기 비휘발성 메모리 소자중에서 대표적으로 플래쉬 메모리 소자를 들 수 있다. 상기 플래쉬 메모리 소자는 실리콘 공정을 기반으로 하는 저비용의 장점을 살려 비휘발성 메모리 시장의 대부분을 점하고 있다. 그러나 플래쉬 메모리 소자는 정보의 저장에 비교적 높은 전압을 사용해야 한다는 점과 정보의 반복 저장 횟수가 제한된다는 점 때문에, 이를 극복하기 위한 차세대 비휘발성 메모리 소자의 연구 개발이 활발히 이루어지고 있다.In general, a nonvolatile memory device having a feature that stored information does not disappear even when a power supply is cut off is showing rapid development with increasing demand of a portable personal terminal device. Among the nonvolatile memory devices, flash memory devices can be exemplified. The flash memory device occupies most of the nonvolatile memory market by taking advantage of low cost based on a silicon process. However, since the flash memory device has to use a relatively high voltage for storing information and the number of times of repeated storage of information is limited, research and development of next generation nonvolatile memory devices have been actively performed to overcome this problem.
상기 차세대 비휘발성 메모리 소자중에서 상변화 메모리 소자를 들 수 있다. 상기 상변화 메모리 소자(Phase-Change memory device)는 재료가 갖는 결정 상태에 따라 그 저항값이 바뀌는 상변화 재료를 이용하여, 적절한 조건의 전류 또는 전압의 인가 방법을 선택함으로써 재료가 갖는 결정 상태를 제어하는 방법으로 정보를 저장하고, 재료의 결정 상태에 따른 저항값의 변화로부터 저장된 정보의 종류를 판 독하는 방식을 취한다. Among the next generation nonvolatile memory devices, there may be mentioned a phase change memory device. The phase-change memory device uses a phase change material whose resistance value changes according to a crystal state of a material, and selects a method of applying a current or voltage under an appropriate condition to determine a crystal state of the material. As a control method, information is stored and a type of stored information is read from a change in resistance value according to a crystal state of a material.
이러한 상변화 메모리 소자는 CD-RW나 DVD 등의 광저장 정보 장치에 주로 사용되어 오던 GST 칼코게나이드계 금속 합금을 그대로 사용할 수 있다. 또한, 상기 상변화 메모리 소자는 제조 공정이 기존의 실리콘 기반 소자 제조 공정과 잘 정합하기 때문에 DRAM과 동등한 정도 이상의 집적도를 쉽게 구현할 수 있다는 장점이 있다. The phase change memory device may use the GST chalcogenide-based metal alloy that has been mainly used for optical storage information devices such as CD-RW and DVD. In addition, the phase change memory device has an advantage in that the fabrication process is well matched with a conventional silicon-based device fabrication process, so that an integration degree higher than that of DRAM can be easily implemented.
그런데, 상기 GST 칼코게나이드계 금속 합금은 레이저광에 의한 상변화 현상을 이용하는 광저장 매체의 핵심 재료로도 널리 이용되어 왔기 때문에 재료의 물리적 특성에 관해서는 많은 실험 결과가 보고되어 있다. 그러나 반도체 공정이 필요하지 않은 광저장 매체의 제작 특성 때문에, 소자 제조 공정과 관련한 GST 칼코게나이드계 금속 합금층의 특성에 대해서는 거의 알려진 바가 없다. However, since the GST chalcogenide-based metal alloy has been widely used as a core material of an optical storage medium using a phase change phenomenon by laser light, many experimental results have been reported regarding physical properties of the material. However, due to the fabrication properties of optical storage media that do not require a semiconductor process, little is known about the properties of the GST chalcogenide-based metal alloy layers associated with device fabrication processes.
특히, 상변화 메모리 소자의 제조를 위해서는 GST 칼코게나이드계 금속 합금층의 식각 특성을 확립하는 것이 매우 중요하다. 상기 GST 칼코게나이드계 금속 합금층의 식각 특성은 상변화 메모리 소자의 미세화가 진행됨에 따라 더욱 중요해진다. 물론, GST 칼코게나이드계 금속 합금층의 식각 공정을 고찰하는 것은 상변화 메모리 소자의 전기적 특성 및 신뢰성과, 동작의 파괴 현상을 이해하는 데 있어서도 매우 중요하다. In particular, it is very important to establish the etching characteristics of the GST chalcogenide-based metal alloy layer for manufacturing a phase change memory device. The etching characteristics of the GST chalcogenide-based metal alloy layer become more important as the phase change memory device becomes smaller. Of course, considering the etching process of the GST chalcogenide-based metal alloy layer is also very important in understanding the electrical characteristics and reliability of the phase change memory device, and the destruction of operation.
더욱이, 상변화 메모리 소자의 제조 공정에 있어서는 상기 GST 칼코게나이드계 금속 합금층의 근방에 배치되는 절연막 또는 전극 재료가 인접하는 경우가 많다. 이에 따라, 상변화 메모리 소자 제조 공정의 신뢰성을 확보하기 위해서는 상기 GST 칼코게나이드계 금속 합금층의 식각 공정시 인접 재료와의 높은 식각 선택비를 확보하지 않으면 안된다. Moreover, in the manufacturing process of a phase change memory element, the insulating film or electrode material arrange | positioned in the vicinity of the said GST chalcogenide metal alloy layer is often adjacent. Accordingly, in order to secure the reliability of the phase change memory device manufacturing process, a high etching selectivity with an adjacent material must be secured during the etching process of the GST chalcogenide-based metal alloy layer.
여기서, 상변화 메모리 소자의 제조시 상기 GST 칼코게나이드계 금속 합금층을 건식 식각할 경우, 높은 식각 선택비는 특정 조건의 식각 공정을 통해서만 달성된다. 따라서, 상변화 메모리 소자 제조시 상기 GST 칼코게나이드계 금속 합금층을 건식 식각할 경우, 식각 공정 조건 및 식각 가스 종류 등을 최적화하여 각 인접 재료와의 식각 선택비를 최대로 만들기 위한 공정 방법의 개발이 필수적이다. 아울러, 이러한 공정이 전체 소자 구조의 건전성이나 소자의 전기적 특성을 열화시키지 않아야 함은 물론이다. In the case of dry etching the GST chalcogenide-based metal alloy layer during fabrication of a phase change memory device, a high etching selectivity is achieved only through an etching process under specific conditions. Therefore, when dry etching the GST chalcogenide-based metal alloy layer in manufacturing a phase change memory device, the process method for maximizing the etching selectivity with each adjacent material by optimizing the etching process conditions and types of etching gas, etc. Development is essential. In addition, of course, such a process should not deteriorate the integrity of the overall device structure or the electrical characteristics of the device.
특히, 상변화 메모리 소자를 제조시 열적/전기적 절연을 위해 사용하게 될 대표적인 재료인 실리콘 산화막(SiO2)과 발열성 금속 전극(또는 상부 금속 전극)으로 사용되고 있는 티타늄 질화막과, GST 칼코게나이드계 금속 합금층과의 식각 선택비를 확보하는 것은 상변화 메모리 소자의 설계는 물론 최적의 공정 변수를 확보하는 데 있어서 매우 중요하다. In particular, a silicon nitride film (SiO 2 ), a titanium nitride film used as a heat generating metal electrode (or an upper metal electrode), and a GST chalcogenide-based material, which are typical materials to be used for thermal / electrical insulation in manufacturing a phase change memory device. Ensuring the etch selectivity with the metal alloy layer is very important in designing the phase change memory device as well as securing the optimal process parameters.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상변화 재료인 GST 칼코게나이드계 금속 합금층의 식각 공정 조건을 최적화하고, GST 칼코게나이드계 금속 합금층과 인접한 실리콘 산화막이나 전극 재료인 티타늄 질화막과의 식각 선택비를 최대화할 수 있는 상변화 메모리 소자의 제조방법을 제공하는 데 있다. Accordingly, the technical problem to be achieved by the present invention is to optimize the etching process conditions of the GST chalcogenide-based metal alloy layer, which is a phase change material, and the silicon oxide film or the titanium nitride film as an electrode material adjacent to the GST chalcogenide-based metal alloy layer. The present invention provides a method of manufacturing a phase change memory device capable of maximizing an etching selectivity.
상기 기술적 과제를 달성하기 위하여, 본 발명의 일 예에 의한 상변화 메모리 소자의 제조방법은 반도체 기판 상부에 상변화 재료로 이용되는 GST 칼코게나이드계 금속 합금층을 형성하는 것을 포함한다. 이어서, 본 발명은 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)가 10% 내지 80%인 식각 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, 상기 GST 칼코게나이드계 금속 합금층을 건식 식각하여 GST 칼코게나이드계 금속 합금 패턴을 형성하는 것을 포함한다.
또한, 본 발명의 다른 예에 의한 상변화 메모리 소자의 제조방법은 반도체 기판 상부에 상변화 재료로 이용되는 GST 칼코게나이드계 금속 합금층을 형성하는 것을 포함한다. 이어서, 아르곤과 불화 메탄의 혼합 가스에 대한 불화 메탄 가스의 비(CHF3/Ar+CHF3)가 10% 내지 60%인 식각 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, 상기 GST 칼코게나이드계 금속 합금층을 건식 식각하여 GST 칼코게나이드계 금속 합금 패턴을 형성하는 것을 포함한다.
상기 헬리콘 플라즈마 건식 식각 장치를 이용하여 GST 칼코게나이드계 금속 합금층을 건식 식각할 때, RF 전력은 500와트(W) 내지 1200와트(W)이고, 공정 압력은 3mTorr 내지 5mTorr인 조건에서 수행하는 것이 바람직하다. In order to achieve the above technical problem, a method of manufacturing a phase change memory device according to an embodiment of the present invention includes forming a GST chalcogenide-based metal alloy layer used as a phase change material on the semiconductor substrate. Next, the present invention is a helicon plasma dry etching apparatus using an etching gas in which the ratio (Cl 2 / Ar + Cl 2 ) of the chlorine gas to the mixed gas of argon and chlorine is 10% to 80%, wherein the GST chalcogenide Dry etching the system metal alloy layer to form a GST chalcogenide-based metal alloy pattern.
In addition, the method of manufacturing a phase change memory device according to another embodiment of the present invention includes forming a GST chalcogenide-based metal alloy layer used as a phase change material on a semiconductor substrate. Subsequently, in the helical plasma dry etching apparatus using an etching gas having a ratio (CHF 3 / Ar + CHF 3 ) of methane fluoride gas to a mixed gas of argon and fluoride methane, the GST chalcogenide system Dry etching the metal alloy layer to form a GST chalcogenide-based metal alloy pattern.
When dry etching the GST chalcogenide-based metal alloy layer using the helicon plasma dry etching device, the RF power is performed at a condition of 500 watts (W) to 1200 watts (W) and a process pressure of 3 mTorr to 5 mTorr. It is desirable to.
삭제delete
본 발명의 다른 예에 의한 상변화 메모리 소자의 제조방법은 반도체 기판 상에 실리콘 산화막을 형성한 후, 상기 실리콘 산화막 상에 상변화 재료로 이용되는 GST 칼코게나이드계 금속 합금층을 형성하는 것을 포함한다. 이어서, 본 발명은 아르곤과 염소의 혼합 가스에 대한 염소 가스의 비(Cl2/Ar+Cl2)가 10%인 식각 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, 상기 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금층을 건식 식각하여 상기 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금층과 상기 실리콘 산화막간의 식각 선택비를 높게 하여 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금 패턴을 형성하는 것을 포함한다. A method of manufacturing a phase change memory device according to another embodiment of the present invention includes forming a silicon oxide film on a semiconductor substrate and then forming a GST chalcogenide metal alloy layer used as a phase change material on the silicon oxide film. do. Next, the present invention is a helicon plasma dry etching apparatus using an etching gas in which the ratio (Cl 2 / Ar + Cl 2 ) of the chlorine gas to the mixed gas of argon and chlorine is 10%, wherein the germanium (Ge) -antimony ( Etch selectivity between the germanium (Ge) -antimony (Sb) -telelium (Te) chalcogenide-based metal alloy layer and the silicon oxide layer by dry etching the Sb) -telelium (Te) chalcogenide-based metal alloy layer And forming a germanium (Ge) -antimony (Sb) -telelium (Te) chalcogenide-based metal alloy pattern to a higher value.
또한, 본 발명의 또 다른 예에 의한 상변화 메모리 소자의 제조방법은 반도체 기판 상에 실리콘 산화막을 형성한 후, 상기 실리콘 산화막 상에 티타늄질화막(TiN)으로 구성되는 금속전극을 형성한다. 이어서, 본 발명은 상기 금속 전극 상에 상변화 재료로 이용되는 GST 칼코게나이드계 금속 합금층을 형성한 후, 아르곤과 불화 메탄의 혼합 가스에 대한 불화 메탄 가스의 비(CHF3/Ar+CHF3)가 20%인 식각 가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, 상기 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금층을 건식 식각하여 상기 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금층과 상기 티타늄 질화막(TiN)으로 구성되는 금속전극간의 식각 선택비를 높게 하여 게르마늄(Ge)-안티몬(Sb)-텔레륨(Te) 칼코게나이드계 금속 합금 패턴을 형성하는 것을 포함한다. In addition, in the method of manufacturing a phase change memory device according to another embodiment of the present invention, after forming a silicon oxide film on a semiconductor substrate, a metal electrode composed of a titanium nitride film (TiN) is formed on the silicon oxide film. Next, the present invention forms a GST chalcogenide-based metal alloy layer used as a phase change material on the metal electrode, and then the ratio of methane fluoride gas to a mixed gas of argon and methane fluoride (CHF 3 / Ar + CHF 3 ) Helicon plasma dry etching apparatus using an etching gas of 20%, dry germanium (Ge) -antimony (Sb) -telelium (Te) chalcogenide-based metal alloy layer to dry the germanium (Ge) -Antimony (Sb) -telelium (Te) chalcogenide-based metal alloy layer and the etching selectivity between the metal electrode composed of the titanium nitride film (TiN) to increase the chromium (Ge)-antimony (Sb)-tellurium ( Te) forming a chalcogenide-based metal alloy pattern.
삭제delete
이상과 같이 본 발명은 식각 가스로 아르곤과 염소의 혼합가스 또는 아르곤과 불화메탄의 혼합가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, GST 칼코게나이드계 금속 합금층을 용이하게 건식 식각할 수 있고, 실리콘 산화막이나 티타늄 질화막과 높은 식각 선택비를 얻을 수 있다. As described above, the present invention is a helicon plasma dry etching apparatus using a mixed gas of argon and chlorine or a mixed gas of argon and methane fluoride as an etching gas, and easily dry-etch the GST chalcogenide-based metal alloy layer. A high etching selectivity can be obtained with a silicon oxide film or a titanium nitride film.
삭제delete
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되는 것으로 해석되어서는 안된다. Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, embodiments of the present invention illustrated below may be modified in many different forms, and the scope of the present invention is not limited to the embodiments described below. The embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. In the drawings, the size or thickness of films or regions is exaggerated for clarity. In addition, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as limited by the embodiments described below.
본 발명에 의한 상변화 메모리 소자의 제조중 GST 칼코게나이드계 금속 합금층의 건식 식각은 헬리콘 플라즈마 건식 식각 장치를 이용한다. 특히, 본 발명은 상변화 메모리 제조중 GST 칼코게나이드계 금속 합금층의 건식 식각을 일반적으로 사용되는 반응성 이온 식각 장치(Reactive-Ion Etching, RIE) 또는 자장형 인덕티브 플라즈마(Inductively Coupled Plasma) 식각 장치를 사용하지 않고 헬리콘 플라즈마 건식 식각 장치와 이에 따른 적절한 혼합 가스를 이용한다. Dry etching of the GST chalcogenide-based metal alloy layer during the manufacture of the phase change memory device according to the present invention uses a helicon plasma dry etching device. In particular, the present invention relates to a reactive ion etching apparatus (RI) or a magnetic field inductively coupled plasma (RI) etching commonly used for dry etching of a GST chalcogenide-based metal alloy layer during phase change memory fabrication. Instead of using a device, a helicon plasma dry etching device and a suitable mixed gas are used.
도 1은 본 발명의 상변화 메모리 소자의 제조시 이용되는 헬리콘 플라즈마 건식 식각 장치의 개념도이고, 도 2는 도 1의 헬리콘 플라즈마 건식 식각 장치의 안테나를 이용하여 헬리콘 플라즈마를 발생시키기 위한 구조를 모식적으로 나타낸 도면이다. 1 is a conceptual diagram of a helicon plasma dry etching apparatus used in manufacturing a phase change memory device of the present invention, and FIG. 2 is a structure for generating a helicon plasma using an antenna of the helicon plasma dry etching apparatus of FIG. 1. It is a figure which shows typically.
구체적으로, 본 발명에 이용되는 헬리콘 플라즈마 건식 식각 장치는 몸체(90) 상부에 반도체 기판(100)이 놓여지는 양극 척(102)을 포함하는 챔버(104)를 구비한다. 상기 챔버(100)는 부식성이 강한 식각 가스를 사용하기 때문에 챔버 내부의 부식을 막기 위하여 알루미늄(Al)을 산화 처리(애노다이징, Anodizing)한다. 상기 챔버(104)의 벽 내에는 상기 챔버(104)를 가열할 수 있는 히터(106)가 설치되어 있다. 상기 양극척(102)에는 13.56MHz의 주파수의 0 내지 1.0kW 전력을 인가할 수 있는 바이어스 전원(108)이 연결된다. 상기 챔버의 벽은 캐소드 역할을 수행한다. 도 2에서는 챔버(104)의 압력을 낮추기 위한 진공 수단(미도시), 예컨대 진공 펌프나 밸브 등은 편의상 생략하여 도시한다.Specifically, the helicon plasma dry etching apparatus used in the present invention includes a
상기 챔버(100) 상부에는 헬리콘 플라즈마 소스부(112)가 설치된다. 상기 헬리콘 플라즈마 소스부(112)는 방전 튜브(113) 내에 식각 가스 주입구(114)를 통하여 주입된 식각 가스를 소오스 전원(116)과, 자석(영구자석이나 전자석, 118) 및 안테나(120)로 구성된 안테나 박스(121)를 이용하여 헬리콘 웨이브(122)를 발생시켜 고밀도의 플라즈마를 발생시킨다. The helicon
특히, 상기 플라즈마 소스부(112)에서는 안테나 박스(121)에 의해 전자의 속도와 일치되는 헬리콘 웨이브(122)를 가하여 파동의 에너지가 특정전자의 에너지를 높임으로써 전체 전자의 에너지를 높여 충돌횟수를 증가시킴으로써 고밀도 플라즈마를 발생시킨다. 도 2에 도시한 바와 같이 상기 소오스 전원(116)은 매칭 네트워크(117)를 통하여 안테나(120)에 연결되며, 상기 소오스 전원(116)은 60MHz의 주파수의 0 내지 2.0kW 전력을 인가할 수 있다.In particular, the
도 3은 본 발명에 채용된 헬리콘 플라즈마 건식 식각 장치로 제작 가능한 상변화 메모리 소자의 일 예를 도시한 단면도이다. 3 is a cross-sectional view illustrating an example of a phase change memory device that may be manufactured by the helicon plasma dry etching device employed in the present invention.
구체적으로, 본 발명에 의해 제작 가능한 상변화 메모리 소자는 실리콘으로 이루어진 반도체 기판(200)의 표면을 열산화하여 형성된 제1 실리콘 산화막(202)이 배치된다. 상기 제1 실리콘 산화막(202)은 반도체 기판(200)과 후에 형성되는 상변화 메모리 소자의 스택 구조(204)와 전기적 또는 열적으로 절연시킨다. Specifically, in the phase change memory device fabricated by the present invention, a first
상기 제1 실리콘 산화막(202) 상에 상변화 메모리 소자의 스택 구조(204)가 배치된다. 상기 스택 구조(204)는 상기 제1 실리콘 산화막(202) 상에 하부 금속 전극(206), 발열성 금속 전극(208), 제2 실리콘산화막(210), 상변화 재료로 이용되는 GST 칼코게나이드계 금속 합금 패턴(212), 제3 실리콘 산화막(214) 및 상부 금속 전극(216)이 순차적으로 적층되는 구조를 갖는다. The
상기 하부 금속 전극(206)은 상변화 메모리 소자의 하부 단자 역할을 하며, 저저항의 금속 전극으로 형성된다. 상기 하부 금속 전극(206)은 백금(Pt), 텅스텐(W), 티타늄텅스텐(TiW) 등으로 구성되며, 일반적인 금속 전극 형성 방법에 의해 형성된다. The
상기 발열성 금속 전극(208)은 GST 칼코게나이드계 금속 합금 패턴(212)과의 접촉 부분에서 결정 상태를 변화시키기에 충분한 열을 발생시키는 역할을 한다. 이것은 하부 금속 전극(206)을 통해 공급된 전류에 의해 달성된다. 상기 발열성 금속 전극(208)의 저항은 일반적인 금속 전극에 비해 높게 구성한다. 상기 발열성 금속 전극(208) 재료의 선택은 상변화 메모리 소자의 동작 특성을 결정짓는 중요한 요소 이다. 상기 발열성 금속 전극(208)은 티타늄 질화막(TiN)으로 구성한다. The
상기 제2 및 제3 실리콘산화막(210, 214)은 GST 칼코게나이드계 금속 합금 패턴(212)과 발열성 금속 전극(208)을 극히 일부분에서만 접촉시켜 각 재료를 열적으로 절연하는 역할을 수행한다. 상기 제2 실리콘산화막(210)은 가능한 한 저온에서 형성해야 할 필요가 있다. 왜냐하면, 상기 발열성 금속 전극(208)이 상기 제2 실리콘산화막(210)의 형성 도중 산화되지 않아야 하기 때문이다. 상기 GST 칼코게나이드계 금속 합금 패턴(212) 상층에 형성되는 상기 제3 실리콘 산화막(214)도 가능한 한 저온에서 형성해야 할 필요가 있다. 왜냐하면, GST 칼코게나이드계 금속 합금 패턴(212)의 산화를 막고, 상기 GST 칼코게나이드계 금속 합금 패턴(212)의 결정 상태를 크게 변화시키지 않아야 하기 때문이다. The second and third
상기 GST 칼코게나이드계 금속 합금 패턴(212)은 상변화 메모리 소자를 구성하는 가장 핵심적인 재료이다. 상기 GST 칼코게나이드계 금속 합금 패턴(212)은 조성에 따라 다양한 상변화 특성을 가지며, 이것은 상변화 메모리 소자의 동작에 매우 중요한 역할을 한다. 본 실시예에서, 상기 GST 칼코게나이드계 금속 합금 패턴(212)은 광저장 장치에서 폭넓게 사용되는 재료인 Ge, Sb, Te이 2:2:5 의 비율로 조합된 Ge2Sb2Te5를 이용한다. 상기 GST 칼코게나이드계 금속 합금 패턴(212)은 다원계 스퍼터링 성막법 또는 일원계 전자빔 증착법 등을 이용하여 형성한다. The GST chalcogenide-based
상기 GST 칼코게나이드계 금속 합금 패턴(212)은 발열성 금속 전극(208) 및 제2 실리콘 산화막(210) 상에 GST 칼코게나이드계 금속 합금층을 형성한 후, 도 2 에 도시한 헬리콘 플라즈마 건식 식각 장치로 건식 식각하여 형성한다. 상기 GST 칼코게나이드계 금속 합금층의 건식 식각시 식각 가스로 아르곤과 염소의 혼합가스 또는 아르곤과 불화메탄의 혼합가스를 이용한다. 상기 혼합 가스의 가스비, 인가되는 전력, 공정 압력 등은 후에 자세하게 설명한다. The GST chalcogenide-based
상기 상부 금속 전극(216)은 상변화 메모리 소자의 상부 단자 역할을 한다. 상기 상부 금속 전극(216)은 하부 금속 전극(206)과 마찬가지로 저저항의 금속 전극으로 형성된다. 상기 GST 칼코게나이드계 금속 합금 패턴(212) 상에는, 상부 금속 전극(216)과 상기 GST 칼코게나이드계 금속 합금 패턴(212)의 접촉 특성을 좋게 하고, 계면에서 일어날 수 있는 불필요한 반응이나 원소의 이동 등을 막기 위해 확산 방지의 성질을 갖는 여분의 금속층이 삽입될 수도 있다. The
상기 도 3에서 참조한 상변화 메모리 소자의 구조는 메모리 소자의 특성을 향상시키기 위해 일정 부분 변경될 수 있으며, 본 발명에 따른 식각 공정을 이용하여 제조 가능한 상변화 메모리 소자가 도 3에서 도시한 소자의 구조만으로 한정되는 것은 아니다. 따라서, 도 3에서 참조한 상변화 메모리 소자의 구조는 본 발명에 따른 식각 공정의 상세한 내용을 효과적으로 설명하기 위해 제시하는 소자 구조의 대표도로 이해되어야 한다.The structure of the phase change memory device referred to in FIG. 3 may be partially changed to improve the characteristics of the memory device. It is not limited only to a structure. Therefore, the structure of the phase change memory device referenced in FIG. 3 should be understood as a representative of the device structure presented to effectively explain the details of the etching process according to the present invention.
도 4 및 도 5는 본 발명에 채용된 헬리콘 플라즈마 건식 식각 장치로 상변화 재료인 GST 칼코게나이드계 금속 합금층을 식각할 때 GST 칼코게나이드계 금속 합금층의 식각율을 나타내는 그래프이다.4 and 5 are graphs showing the etch rate of the GST chalcogenide-based metal alloy layer when the GST chalcogenide-based metal alloy layer is etched by the helicon plasma dry etching device employed in the present invention.
구체적으로, 반도체 기판 상부에 형성된 GST 칼코게나이드계 금속 합금층을 도 1 및 도 2의 헬리콘 플라즈마 건식 식각 장치를 이용하여 식각하였다. 이때, 도 4에서는 식각 가스로 아르곤과 염소의 혼합 가스를 이용하여 수행하고, 도 5에서는 아르곤과 불화메탄의 혼합 가스를 이용하여 수행하였다. 도 4 및 도 5에 적용된 GST 칼코게나이드계 금속 합금층은 RF 마그네트론 스퍼터링(Magnetron Sputerring) 방법에 의해 상온에서 형성하였다. 이렇게 형성할 경우, 상기 GST 칼코게나이드계 금속 합금층은 비정질상을 가지며, 결정상 GST 칼코게나이드계 금속 합금층을 얻기 위하여 질소 분위기 중에서 약 200℃, 2분간의 열처리 공정을 실시하였다. 상기 GST 칼코게나이드계 금속 합금층의 식각공정시 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 한다. 그리고, 소스 전원은 전력은 500W 내지 1200W, 바람직하게는 600W를 인가하고, 바이어스 전원의 전력은 150W를 인가하였다. 그리고, 공정 챔버 압력은 3mTorr 내지 5mTorr로 하였다. Specifically, the GST chalcogenide-based metal alloy layer formed on the semiconductor substrate was etched using the helicon plasma dry etching apparatus of FIGS. 1 and 2. In this case, in FIG. 4, a mixed gas of argon and chlorine is used as an etching gas, and in FIG. 5, a mixed gas of argon and methane fluoride is performed. The GST chalcogenide-based metal alloy layer applied to FIGS. 4 and 5 was formed at room temperature by an RF magnetron sputerring method. In this case, the GST chalcogenide-based metal alloy layer had an amorphous phase, and a heat treatment process was performed at about 200 ° C. for 2 minutes in a nitrogen atmosphere to obtain a crystalline GST chalcogenide-based metal alloy layer. In the etching process of the GST chalcogenide-based metal alloy layer, operating frequencies of the source power supply and the bias power supply are 60 MHz and 13.56 MHz, respectively. The source power was 500W to 1200W, preferably 600W, and the bias power was 150W. The process chamber pressure was set to 3 mTorr to 5 mTorr.
도 4의 X축 및 Y축은 각각 헬리콘 플라즈마 건식 식각 장치를 이용하여 GST 칼코게나이드계 금속 합금층을 식각할 때, 식각 가스로 사용되는 아르곤과 염소의 혼합 가스(Ar+Cl2)에 대한 염소 가스의 혼합비(Cl2/Ar+Cl2)와 식각율을 나타낸다. 따라서, 도 4는 상기 가스 혼합비가 10% 내지 80%인 조건에서 결정상 및 비정질상 GST 칼코게나이드계 금속 합금층의 식각율을 도시한 것이다. X-axis and Y-axis of Figure 4 are respectively used for the mixed gas (Ar + Cl 2 ) of argon and chlorine used as an etching gas when etching the GST chalcogenide-based metal alloy layer using a helicon plasma dry etching device The mixing ratio (Cl 2 / Ar + Cl 2 ) and etching rate of chlorine gas are shown. Accordingly, FIG. 4 shows the etch rates of the crystalline and amorphous GST chalcogenide-based metal alloy layers under the condition that the gas mixing ratio is 10% to 80%.
도 4에 도시한 바와 같이, GST 칼코게나이드계 금속 합금층은 가스 혼합비(Cl2/(Ar+Cl2))가 증가함에 따라 식각율이 높아지는 경향을 보이다가, 가스 혼합비 (Cl2/(Ar+Cl2))가 60% 이상이 되면 다시 감소하는 경향을 보이는 것을 알 수 있다. 특히, 가스 혼합비(Cl2/Ar+Cl2))가 10%인 경우에도 결정상 GST 칼코게나이드계 금속 합금층의 식각율은 370nm/min이어서 공정 열화 현상을 최소화하기에 충분히 좋은 값이다. 그리고, 비정질상 GST 칼코게나이드계 금속 합금층은 결정상 GST 칼코게나이드계 금속 합금층보다 높은 식각율을 보인다. 결과적으로, 식각 가스로 사용되는 아르곤과 염소의 혼합 가스로 GST 칼코게나이드계 금속 합금층 식각할 때, 상기 가스 혼합비를 10% 내지 80%로 할 수 있다. As shown in FIG. 4, the GST chalcogenide-based metal alloy layer tends to have an increased etch rate as the gas mixing ratio Cl 2 / (Ar + Cl 2 ) increases, and the gas mixing ratio Cl 2 / ( It can be seen that when Ar + Cl 2 )) is more than 60%, the content tends to decrease again. Particularly, even when the gas mixing ratio (Cl 2 / Ar + Cl 2 )) is 10%, the etch rate of the crystalline GST chalcogenide-based metal alloy layer is 370 nm / min, which is good enough to minimize process degradation. In addition, the amorphous GST chalcogenide-based metal alloy layer exhibits higher etching rate than the crystalline GST chalcogenide-based metal alloy layer. As a result, when the GST chalcogenide-based metal alloy layer is etched with a mixed gas of argon and chlorine used as an etching gas, the gas mixing ratio may be 10% to 80%.
도 5의 X축 및 Y축은 각각 헬리콘 플라즈마 건식 식각 장치를 이용하여 GST 칼코게나이드계 금속 합금층을 식각할 때, 식각 가스로 사용되는 아르곤과 불화메탄의 혼합 가스에 대한 불화메탄 가스의 혼합비(CHF3/Ar+CHF3)와 식각율을 나타낸다. 따라서, 도 5는 상기 가스 혼합비를 10% 내지 60%인 조건에서 결정상 및 비정질상 GST 칼코게나이드계 금속 합금층의 식각율을 도시한 것이다.X-axis and Y-axis in Figure 5 is a mixture ratio of methane fluoride gas to the mixed gas of argon and methane fluoride used as an etching gas when etching the GST chalcogenide-based metal alloy layer using a helicon plasma dry etching device, respectively (CHF 3 / Ar + CHF 3 ) and an etching rate. Thus, FIG. 5 shows the etch rates of the crystalline and amorphous GST chalcogenide-based metal alloy layers under the gas mixing ratio of 10% to 60%.
도 5에 도시한 바와 같이, GST 칼코게나이드계 금속 합금층은 가스 혼합비(CHF3/Ar+CHF3)가 20%일 경우에 가장 높은 식각율을 나타내다가, 그 이후에는 가스 혼합비(CHF3/Ar+CHF3)가 증가할수록 식각율이 감소하는 경향을 보이고 있다. 특히, 가스 혼합비(CHF3/Ar+CHF3)가 60%인 경우에도 결정상 GST 칼코게나이드계 금속 합금층의 식각율은 약 220nm/min(분)으로 공정 열화 현상을 최소화하기에 충분히 좋은 값이다. 상기 식각율 자체는 아르곤과 염소의 혼합 가스를 사용한 경우에 비해 전반적으로 약간 낮은 값을 보이고 있음을 알 수 있다. 비정질상 GST 칼코게나이드계 금속 합금층의 식각율은 결정상 GST 칼코게나이드계 금속 합금층의 식각율에 비 해 다소 높은 값을 보이는 것을 확인할 수 있다. 이것은 아르곤과 염소의 혼합 가스를 사용한 경우와 유사한 경향임을 알 수 있다. 결과적으로, 식각 가스로 사용되는 아르곤과 불화메탄의 혼합 가스로 GST 칼코게나이드계 금속 합금층 식각할 때, 상기 가스 혼합비를 10% 내지 60%로 할 수 있다. As shown in FIG. 5, the GST chalcogenide-based metal alloy layer exhibits the highest etching rate when the gas mixing ratio (CHF 3 / Ar + CHF 3 ) is 20%, and then the gas mixing ratio (CHF 3). As / Ar + CHF 3 ) increases, the etch rate decreases. In particular, even when the gas mixture ratio (
도 6 및 도 7은 본 발명에 채용된 헬리콘 플라즈마 건식 식각 장치로 상변화 재료인 GST 칼코게나이드계 금속 합금층을 식각할 때, GST 칼코게나이드계 금속 합금층과 절연물인 실리콘 산화막 및 금속 전극 재료인 티타늄 질화막간의 식각 선택비를 도시한 그래프이다.6 and 7 illustrate a silicon oxide film and a metal insulated from the GST chalcogenide-based metal alloy layer when the GST chalcogenide-based metal alloy layer is etched by the helicon plasma dry etching device employed in the present invention. It is a graph showing the etching selectivity between titanium nitride films as electrode materials.
구체적으로, 도 6에서는, 후의 도 8과 같이 반도체 기판 상에 실리콘 산화막 및 GST 칼코게나이드계 금속 합금층을 순차적으로 형성한 후, 헬리콘 플라즈마 건식 식각 장치를 이용하여 GST 칼코게나이드계 금속 합금층을 식각한 결과이다. 그리고, 도 7에서는 후의 도 9와 같이 반도체 기판 상에 실리콘 산화막, 티타늄 질화막 및 GST 칼코게나이드계 금속 합금층을 순차적으로 형성한 후, 헬리콘 플라즈마 건식 식각 장치를 이용하여 GST 칼코게나이드계 금속 합금층을 식각한 결과이다. 그리고, 상기 실리콘 산화막은 습식산화법에 의해 형성하였으며, 상기 금속 전극 재료인 티타늄 질화막은 스퍼터링법에 의해 형성하였다. Specifically, in FIG. 6, after the silicon oxide film and the GST chalcogenide metal alloy layer are sequentially formed on the semiconductor substrate as shown in FIG. 8, the GST chalcogenide metal alloy is formed using a helicon plasma dry etching device. This is the result of etching the layer. In FIG. 7, a silicon oxide film, a titanium nitride film, and a GST chalcogenide metal alloy layer are sequentially formed on a semiconductor substrate as shown in FIG. 9, and then a GST chalcogenide metal is formed using a helicon plasma dry etching device. This is the result of etching the alloy layer. The silicon oxide film was formed by a wet oxidation method, and the titanium nitride film as the metal electrode material was formed by a sputtering method.
도 6에 도시된 바와 같이, 아르곤과 염소의 혼합 가스를 사용하여 GST 칼코게나이드계 금속 합금층을 식각할 때 실리콘 산화막과의 식각 선택비는 매우 높은데 반하여, 티타늄 질화막과의 식각 선택비는 그리 높지 않음을 알 수 있다. 특히, 상기 가스 혼합비(Cl2/Ar+Cl2))가 10%일 경우, 결정상 GST 칼코게나이드계 금속 합금층과 실리콘 산화막과의 식각 선택비는 10에 가까운 높은 값을 얻을 수 있다. 이것은 두 재료 사이의 선택적인 식각 공정이 요구되는 소자 구조에 있어서 신뢰성 있는 소자의 제작을 가능하게 할 매우 중요한 값이다. 그리고, 결정상 GST 칼코게나이드계 금속 합금층과 티타늄 질화막과의 식각 선택성은 가스 혼합비(Cl2/Ar+Cl2 )를 10%로 조절할 경우 4 정도이다. As shown in FIG. 6, when the GST chalcogenide-based metal alloy layer is etched using a mixed gas of argon and chlorine, the etching selectivity with the silicon oxide film is very high, whereas the etching selectivity with the titanium nitride film is very low. It can be seen that it is not high. Particularly, when the gas mixture ratio (Cl 2 / Ar + Cl 2 )) is 10%, the etching selectivity ratio of the crystalline GST chalcogenide-based metal alloy layer and the silicon oxide film may be high, close to 10. This is a very important value that will enable reliable device fabrication in device structures that require selective etching between the two materials. The etch selectivity of the crystalline GST chalcogenide-based metal alloy layer and the titanium nitride film is about 4 when the gas mixing ratio (Cl 2 / Ar + Cl 2 ) is adjusted to 10%.
상변화 메모리 소자인 경우 GST 칼코게나이드계 금속 합금층의 식각 공정은 열적 또는 전기적 절연을 위해 실리콘 산화막 형성 후에 이루어지는 것이 바람직하다. GST 칼코게나이드계 금속합금층의 식각 공정시간은 하부의 실리콘 산화막의 두께 감소 및 물리적인 열화를 야기하지 않는 범위에서 결정되어야 할 필요가 있다. 그것은 GST 칼코게나이드계 금속 합금층과 실리콘 산화막과의 계면에서 식각 공정이 효과적으로 종료되어야 하기 때문이다. 하지만, 실제 소자의 제작 공정에 있어서는 상기 계면의 정확한 시작점을 결정하기 어려우며, 일정 크기를 갖는 기판 위의 모든 부분에서 균일하게 공정이 진행될 것을 기대하기도 어렵다. 따라서 일반적으로는 상층에 위치하는 GST 칼코게나이드계 금속 합금층이 충분히 식각될 수 있는 공정시간을 설정하는 것이 보통이다. 이때 사용하는 식각 조건은 하부에 위치하는 실리콘 산화막을 되도록 식각하지 않도록 선택되어야 하는 것은 물론이다. 이러한 점을 생각한다면 본 발명에 따른 가스 혼합비(Cl2/(Ar+Cl2))가 10%일 경우, GST 칼코게나이드계 금속 합금층의 식각 공정 조건으로 매우 적합한 것으로 판단된다. In the case of a phase change memory device, the etching process of the GST chalcogenide-based metal alloy layer is preferably performed after the silicon oxide film is formed for thermal or electrical insulation. The etching process time of the GST chalcogenide-based metal alloy layer needs to be determined in a range that does not cause a decrease in the thickness and physical degradation of the underlying silicon oxide film. This is because the etching process must be effectively terminated at the interface between the GST chalcogenide metal alloy layer and the silicon oxide film. However, in the actual device fabrication process, it is difficult to determine the exact starting point of the interface, and it is difficult to expect the process to proceed uniformly on all parts on the substrate having a certain size. Therefore, in general, it is common to set a process time at which the GST chalcogenide metal alloy layer located in the upper layer can be sufficiently etched. At this time, the etching conditions to be used should of course be selected so as not to etch the silicon oxide film located below. Considering this point, when the gas mixing ratio (Cl 2 / (Ar + Cl 2 )) of the present invention is 10%, it is determined that it is very suitable as an etching process condition of the GST chalcogenide-based metal alloy layer.
도 7에 도시한 바와 같이, 아르곤과 불화메탄의 혼합 가스를 사용하여 GST 칼코게나이드계 금속 합금층을 식각할 때, 티타늄 질화막과의 식각 선택비는 높은 반면, 실리콘 산화막과의 식각 선택비는 그리 높지 않다. As shown in FIG. 7, when the GST chalcogenide-based metal alloy layer is etched using a mixed gas of argon and methane fluoride, the etching selectivity with the titanium nitride film is high, while the etching selectivity with the silicon oxide film is high. Not very high
특히, 가스 혼합비(CHF3/Ar+CHF3)가 20%인 경우, 결정상 GST 칼코게나이드계 금속 합금층과 티타늄 질화막(TiN)과의 식각 선택성은 12에 가까운 값을 얻을 수 있다. 이것은 두 재료 사이의 선택적인 식각 공정이 요구되는 소자 구조에 있어서 신뢰성 있는 소자의 제작을 가능하게 할 매우 중요한 값이다. 그러나, 결정상 GST 칼코게나이드계 금속 합금층과 실리콘 산화막과의 식각 선택비는 가스 혼합비(CHF3/Ar+CHF3)를 10%로 조절할 경우 3 정도이다. 이상 설명한 본 발명에 따른 GST 칼코게나이드계 금속 합금층의 식각 공정은 소정의 소자 구조를 제작하기 위한 공정 방법으로 활용할 수 있다. In particular, when the gas mixing ratio (CHF 3 / Ar + CHF 3 ) is 20%, the etching selectivity of the crystalline GST chalcogenide-based metal alloy layer and the titanium nitride film (TiN) can obtain a value close to 12. This is a very important value that will enable reliable device fabrication in device structures that require selective etching between the two materials. However, the etching selectivity ratio between the crystalline GST chalcogenide-based metal alloy layer and the silicon oxide film is about 3 when the gas mixing ratio CHF 3 / Ar + CHF 3 is adjusted to 10%. The etching process of the GST chalcogenide-based metal alloy layer according to the present invention described above may be utilized as a process method for manufacturing a predetermined device structure.
도 8 및 도 9는 본 발명에 따라 GST 칼코게나이드계 금속 합금층을 식각하여 얻은 SEM 사진이다. 8 and 9 are SEM images obtained by etching the GST chalcogenide-based metal alloy layer in accordance with the present invention.
구체적으로, 도 8은 앞서 설명한 바와 같이 반도체 기판 상에 실리콘 산화막 및 GST 칼코게나이드계 금속 합금층을 순차적으로 형성한 후, 헬리콘 플라즈마 건식 식각 장치를 이용하여 GST 칼코게나이드계 금속 합금층을 식각하여 GST 칼코게나이드계 금속 합금 패턴을 형성한 결과이다. 도 8은 GST 칼코게나이드계 금속 합금층을 식각할 때, 아르곤과 염소의 혼합 가스를 사용하고 가스 혼합비(Cl2/Ar+Cl2 )가 10%인 경우이다. Specifically, FIG. 8 sequentially forms the silicon oxide film and the GST chalcogenide metal alloy layer on the semiconductor substrate as described above, and then uses the helicon plasma dry etching device to form the GST chalcogenide metal alloy layer. It is the result of forming the GST chalcogenide metal alloy pattern by etching. FIG. 8 illustrates a case where a mixed gas of argon and chlorine is used and a gas mixing ratio (Cl 2 / Ar + Cl 2 ) is 10% when etching the GST chalcogenide-based metal alloy layer.
도 9는 반도체 기판 상에 실리콘 산화막, 티타늄 질화막 및 GST 칼코게나이드계 금속 합금층을 순차적으로 형성한 후, 헬리콘 플라즈마 건식 식각 장치를 이용하여 GST 칼코게나이드계 금속 합금층을 식각하여 GST 칼코게나이드계 금속 합금 패턴을 얻은 결과이다. 도 9는 GST 칼코게나이드계 금속 합금층을 식각할 때, 아르곤과 불화메탄의 혼합 가스를 사용하고, 가스 혼합비(CHF3/Ar+CHF3)가 20%인 경우이다. 도 8 및 도 9에서, 가스 혼합비 이외의 식각 공정의 조건은 앞에서 기술한 것과 동일하다. FIG. 9 illustrates a step of sequentially forming a silicon oxide film, a titanium nitride film, and a GST chalcogenide-based metal alloy layer on a semiconductor substrate, and then etching the GST chalcogenide-based metal alloy layer using a helicon plasma dry etching device. This is a result of obtaining a cogenide metal alloy pattern. 9 illustrates a case where a gas mixture ratio (CHF 3 / Ar + CHF 3 ) is 20% using a mixed gas of argon and methane fluoride when etching the GST chalcogenide-based metal alloy layer. 8 and 9, the conditions of the etching process other than the gas mixing ratio are the same as described above.
도 8을 참조하면, 본 발명에 따른 아르곤과 염소의 혼합 가스를 이용한 GST 칼코게나이드계 금속 합금층을 식각하면, 실제로 식각된 GST 칼코게나이드계 금속 합금 패턴은 양호한 식각 프로파일을 가지며, 하부 실리콘 산화막과의 계면에서 효과적으로 식각 공정이 종료되어 있음을 알 수 있다. 이것은 본 발명이 GST 칼코게나이드계 금속 합금층과 실리콘 산화막간의 식각 선택비가 높은 것임을 보여주는 것이다. Referring to FIG. 8, when the GST chalcogenide-based metal alloy layer using the mixed gas of argon and chlorine is etched according to the present invention, the actually etched GST chalcogenide-based metal alloy pattern has a good etching profile, and the lower silicon It can be seen that the etching process is effectively completed at the interface with the oxide film. This shows that the present invention has a high etching selectivity between the GST chalcogenide metal alloy layer and the silicon oxide film.
도 9를 참조하면, 본 발명에 따른 아르곤과 불화메탄의 혼합 가스를 이용한 GST 박막을 식각하면, 실제로 식각된 GST 칼코게나이드계 금속 합금 패턴은 양호한 식각 프로파일을 가지고, 하부의 티타늄 질화막과의 계면에서 효과적으로 식각 공정이 종료되어 있음을 알 수 있다. 이것은 본 발명이 GST 칼코게나이드계 금속 합금층과 티타늄 질화막간의 식각 선택비가 높은 것임을 보여주는 것이다. Referring to FIG. 9, when the GST thin film using the mixed gas of argon and methane fluoride is etched according to the present invention, the actually etched GST chalcogenide-based metal alloy pattern has a good etching profile and interfaces with a lower titanium nitride film. It can be seen that the etching process is effectively terminated at. This shows that the present invention has a high etching selectivity between the GST chalcogenide metal alloy layer and the titanium nitride film.
이상 설명한 바와 같이, 본 발명은 식각 가스로 아르곤과 염소의 혼합가스 또는 아르곤과 불화메탄의 혼합가스를 이용하는 헬리콘 플라즈마 건식 식각 장치로, GST 칼코게나이드계 금속 합금층을 용이하게 건식 식각할 수 있다. As described above, the present invention is a helicon plasma dry etching apparatus using a mixed gas of argon and chlorine or a mixed gas of argon and methane fluoride as an etching gas, and can easily dry-etch the GST chalcogenide-based metal alloy layer. have.
그리고, 본 발명은 GST 칼코게나이드계 금속 합금층을 식각할 때 실리콘 산화막이나 티타늄 질화막과의 높은 식각 선택비를 가져 상변화 메모리 소자의 제조에 대한 신뢰성을 높일 수 있다. In addition, the present invention has a high etching selectivity with the silicon oxide film or titanium nitride film when etching the GST chalcogenide-based metal alloy layer can improve the reliability of the manufacturing of the phase change memory device.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040090920A KR100670782B1 (en) | 2004-11-09 | 2004-11-09 | Fabrication method of phase-change memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040090920A KR100670782B1 (en) | 2004-11-09 | 2004-11-09 | Fabrication method of phase-change memory device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060042314A KR20060042314A (en) | 2006-05-12 |
| KR100670782B1 true KR100670782B1 (en) | 2007-01-17 |
Family
ID=37148218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040090920A KR100670782B1 (en) | 2004-11-09 | 2004-11-09 | Fabrication method of phase-change memory device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100670782B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100960011B1 (en) | 2007-06-27 | 2010-05-28 | 주식회사 하이닉스반도체 | Method for manufcturing phase change memory device |
| KR101108193B1 (en) | 2008-12-16 | 2012-01-31 | 한국전자통신연구원 | Non-volatile programmable device including phase change layer and fabricating method thereof |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100780404B1 (en) * | 2005-08-11 | 2007-11-28 | 인하대학교 산학협력단 | Dry Etching Method for Phase Change Materials |
| KR100838527B1 (en) * | 2006-07-31 | 2008-06-17 | 삼성전자주식회사 | Method for forming a phase change memory device |
| KR100805844B1 (en) * | 2006-08-22 | 2008-02-21 | 인하대학교 산학협력단 | Dry etching method for phase change materials |
| KR100779099B1 (en) * | 2006-08-29 | 2007-11-27 | 한국전자통신연구원 | Fabrication method for phase-change memory device having gst chalcogenide pattern |
| KR100830060B1 (en) * | 2006-12-15 | 2008-05-19 | 한국과학기술연구원 | Phase-change ram and fabrication method thereof |
| KR101097436B1 (en) | 2009-09-30 | 2011-12-23 | 주식회사 하이닉스반도체 | Phase Change Random Access Memory And Method of manufacturing The Same |
| KR101747095B1 (en) | 2010-06-07 | 2017-06-15 | 삼성전자 주식회사 | Fabricating method of semiconductor device |
| TWI625785B (en) * | 2016-03-02 | 2018-06-01 | 東京威力科創股份有限公司 | Isotropic silicon and silicon-germanium etching with tunable selectivity |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003303941A (en) | 2002-03-28 | 2003-10-24 | Micronics Internatl Co Ltd | Self-aligned programmable phase change memory |
| JP2004146500A (en) | 2002-10-23 | 2004-05-20 | Matsushita Electric Ind Co Ltd | Thin film processing method |
| KR20040083144A (en) * | 2003-03-21 | 2004-10-01 | 삼성전자주식회사 | Phase change memory device structure and method for fabricating the same |
-
2004
- 2004-11-09 KR KR1020040090920A patent/KR100670782B1/en not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003303941A (en) | 2002-03-28 | 2003-10-24 | Micronics Internatl Co Ltd | Self-aligned programmable phase change memory |
| JP2004146500A (en) | 2002-10-23 | 2004-05-20 | Matsushita Electric Ind Co Ltd | Thin film processing method |
| KR20040083144A (en) * | 2003-03-21 | 2004-10-01 | 삼성전자주식회사 | Phase change memory device structure and method for fabricating the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100960011B1 (en) | 2007-06-27 | 2010-05-28 | 주식회사 하이닉스반도체 | Method for manufcturing phase change memory device |
| KR101108193B1 (en) | 2008-12-16 | 2012-01-31 | 한국전자통신연구원 | Non-volatile programmable device including phase change layer and fabricating method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060042314A (en) | 2006-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7166533B2 (en) | Phase change memory cell defined by a pattern shrink material process | |
| US7199444B2 (en) | Memory device, programmable resistance memory cell and memory array | |
| US8258038B2 (en) | Method of manufacturing semiconductor memory | |
| TWI469268B (en) | Method of forming memory cell using gas cluster ion beams | |
| CN101461071B (en) | A vertical phase change memory cell and methods for manufacturing thereof | |
| JP3954667B2 (en) | Method for manufacturing ferroelectric capacitor | |
| US20030026158A1 (en) | Anti-fuse memory cell with asymmetric breakdown voltage | |
| US20070018149A1 (en) | Semiconductor device and method of producing the same | |
| KR100670782B1 (en) | Fabrication method of phase-change memory device | |
| KR100713936B1 (en) | Phase change ram device and method of manufacturing the same | |
| TW200425555A (en) | Electric device with phase change material and method of manufacturing the same | |
| KR20070115778A (en) | Process for etching tungsten silicide overlying polysilicon especially in a flash memory | |
| US7776644B2 (en) | Phase change memory cell and method and system for forming the same | |
| KR100779099B1 (en) | Fabrication method for phase-change memory device having gst chalcogenide pattern | |
| TWI392026B (en) | Modification method and modification device of titanium nitride film | |
| US7569430B2 (en) | Phase changeable structure and method of forming the same | |
| JP5090375B2 (en) | Method for forming chalcogenide film and method for manufacturing recording element | |
| KR20100006680A (en) | Phase change memory device having bottom electrode contact struture and method of maunfacturing the same | |
| JP2011238696A (en) | Resistance change element and manufacturing method thereof, and semiconductor device and manufacturing method thereof | |
| JP2008060541A (en) | Method for manufacturing phase change memory device comprising gst chalcogenide pattern | |
| JP2002057223A (en) | Capacitor of semiconductor element and its manufacturing method | |
| US20070166870A1 (en) | Method of forming a phase-changeable structure | |
| CN111540828A (en) | Forming method of phase change memory | |
| US11189786B2 (en) | Tapered resistive memory with interface dipoles | |
| KR20070076360A (en) | Method of forming a phase changeable structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |