KR100670744B1 - Method for forming silicide in semiconductor device - Google Patents
Method for forming silicide in semiconductor device Download PDFInfo
- Publication number
- KR100670744B1 KR100670744B1 KR1020000036752A KR20000036752A KR100670744B1 KR 100670744 B1 KR100670744 B1 KR 100670744B1 KR 1020000036752 A KR1020000036752 A KR 1020000036752A KR 20000036752 A KR20000036752 A KR 20000036752A KR 100670744 B1 KR100670744 B1 KR 100670744B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- titanium
- silicide film
- silicide
- titanium silicide
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 23
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 54
- 239000010703 silicon Substances 0.000 claims abstract description 54
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 53
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 43
- 238000005121 nitriding Methods 0.000 claims abstract description 14
- 150000004767 nitrides Chemical class 0.000 claims abstract description 11
- 238000007740 vapor deposition Methods 0.000 claims abstract description 6
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 3
- 238000000151 deposition Methods 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 18
- 238000005240 physical vapour deposition Methods 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 28
- 238000005530 etching Methods 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 8
- 239000002184 metal Substances 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 21
- 230000008021 deposition Effects 0.000 description 20
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 17
- 239000010936 titanium Substances 0.000 description 17
- 229910052719 titanium Inorganic materials 0.000 description 17
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 15
- 239000010410 layer Substances 0.000 description 11
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000002829 reductive effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000000089 atomic force micrograph Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
- H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
실리사이드막을 이용한 콘택 형성시 기판의 식각손실을 억제하고 균일한 실리사이드막을 형성하는데 적합한 실리사이드막 형성 방법에 관한 것으로, 본 발명의 실리사이드막 형성 방법은 실리콘층 표면에 질소원자를 포함하는 분위기에서 질화처리하여 질화층을 형성하는 단계; 및 상기 질화층 상에 플라즈마기상증착법으로 티타늄실리사이드막을 형성하는 단계를 포함하여 이루어진다.
A silicide film forming method suitable for suppressing etching loss of a substrate and forming a uniform silicide film when forming a contact using a silicide film. The silicide film forming method of the present invention is nitrided in an atmosphere containing nitrogen atoms on a surface of a silicon layer. Forming a nitride layer; And forming a titanium silicide film on the nitride layer by plasma vapor deposition.
실리사이드막, 티타늄실리사이드, 질화처리, 콘택홀, 금속배선Silicide film, titanium silicide, nitriding, contact hole, metal wiring
Description
도 1은 종래기술에 따른 티타늄실리사이드막의 형성 방법을 나타낸 공정 단면도,1 is a process cross-sectional view showing a method of forming a titanium silicide film according to the prior art,
도 2는 종래기술에 따른 티타늄 증착전(a)과 증착후(b)의 콘택 단면도,2 is a cross-sectional view of a contact before (a) and after deposition (b) of titanium according to the prior art,
도 3은 종래기술에 따른 티타늄 증착후의 실리콘 표면을 나타낸 이미지,3 is an image showing a silicon surface after titanium deposition according to the prior art,
도 4a 내지 도 4c는 본 발명의 실시예에 따른 티타늄실리사이드막의 형성 방법을 나타낸 공정 단면도,4A to 4C are cross-sectional views illustrating a method of forming a titanium silicide film according to an embodiment of the present invention;
도 5는 종래기술과 본 발명의 실시예에 따른 NH3 처리시간에 따른 실리콘의 식각 두께를 나타낸 도면,5 is a view showing an etching thickness of silicon according to the NH 3 treatment time according to the prior art and the embodiment of the present invention,
도 6은 본 발명의 실시예에 따른 NH3 처리 시간에 따른 티타늄실리사이드의 반사율을 나타낸 도면.
6 is a view showing the reflectance of the titanium silicide according to the NH 3 treatment time according to an embodiment of the present invention.
*도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings
11 : 실리콘기판 12 : 층간절연막
11
13 : 질화층 14 : 티타늄실리사이드
13: nitride layer 14: titanium silicide
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 금속콘택에 있어 콘택저항을 낮추기 위한 금속실리사이드막의 형성 방법에 관한 것이다.BACKGROUND OF THE
일반적으로, 반도체 소자에 금속콘택(Metal contact)을 형성할 때 콘택 저항을 낮추기 위해서 금속실리사이드(Metal silicide)를 형성하는데, 종래기술은 물리기상증착법(Pysical Vapor Deposition; 이하 PVD)에 의해 실리콘 기판에 티타늄 (Ti)을 증착한 후 열처리를 하여 티타늄실리사이드(TiSi)를 형성한다.In general, metal silicides are formed to reduce contact resistance when forming metal contacts in a semiconductor device, and the related art is formed on a silicon substrate by physical vapor deposition (PVD). Titanium (Ti) is deposited and then heat treated to form titanium silicide (TiSi).
이 때, 산소 등의 불순물 침투에 의해 티타늄실리사이드가 응집되는 현상을 방지하기 위해 티타늄 상에 금속질화막 예를 들면, TiN을 증착한 후 열처리하는 방법이 사용되기도 한다.At this time, in order to prevent the titanium silicide from agglomerating due to impurity penetration such as oxygen, a method of depositing a metal nitride film, for example, TiN, on titanium and then heat-treating may be used.
그러나, 반도체 소자의 집적도가 증가하면서 콘택홀 크기가 점점 감소함에 따라 PVD법에 의해 증착된 티타늄막의 피복성(Step coverage)이 문제되고 있다. 즉, 콘택홀 크기가 줄어들면 콘택홀 바닥에 일정두께 이상의 티타늄실리사이드막을 형성하기 위해서 증착해야 하는 티타늄의 양이 늘어나게 되고, 이로 인해 콘택홀 입구가 좁아져 배리어막(Barrier layer)을 증착한 후 금속플러그(Metal plug)를 형성할 때 완전히 채워지지 않는 문제가 있다. However, as the contact hole size gradually decreases as the degree of integration of semiconductor devices increases, step coverage of the titanium film deposited by the PVD method is problematic. In other words, if the contact hole size is reduced, the amount of titanium to be deposited to form a titanium silicide film of a predetermined thickness or more increases on the bottom of the contact hole. As a result, the contact hole entrance is narrowed to deposit a barrier layer and then a metal There is a problem in that the plug is not completely filled when forming a metal plug.
이러한 문제를 해결하기 위해 화학기상증착법(Chemical Vapor Deposition; 이하 CVD)에 의한 티타늄 증착법이 제안되었다. 이 방법은 TiCl4 기체를 H2/Ar 또는 SiH4/Ar 플라즈마에 유입하여 TiCl4와 H2 또는 SiH4의 반응에 의해 티타늄이 증착되는 방법으로, 고온에서 증착하므로 실리콘기판 상에서는 인시튜(In-situ) 티타늄실리사이드막을 형성한다. 따라서 CVD법의 특징인 우수한 바닥피복성(Bottom coverage)을 보일뿐만 아니라 인시튜로 티타늄실리사이드를 형성하므로 PVD의 경우와는 달리 실리사이드를 형성하기 위한 고온 열처리 공정이 필요없다는 장점이 있다. 티타늄실리사이드 증착시 TiCl4/H2 또는 TiCl4/SiH4 유량비를 변화시키면서 증착하기도 한다.In order to solve this problem, a titanium deposition method using chemical vapor deposition (CVD) has been proposed. In this method, TiCl 4 gas is introduced into H 2 / Ar or SiH 4 / Ar plasma and titanium is deposited by the reaction of TiCl 4 and H 2 or SiH 4 . -situ) Titanium silicide film is formed. Therefore, not only shows excellent bottom coverage, which is a characteristic of the CVD method, but also forms titanium silicide in situ, so that unlike the case of PVD, a high temperature heat treatment process for forming silicide is not required. In the case of titanium silicide deposition, the TiCl 4 / H 2 or TiCl 4 / SiH 4 may be deposited while changing the flow rate ratio.
도 1은 종래의 PECVD법을 이용하여 티타늄실리사이드 콘택을 형성하는 방법으로, 실리콘기판(1)에 증착한 절연막(2)에 콘택홀을 형성하고 콘택바닥의 불순물 또는 자연산화막을 제거해주기 위한 전세정(Precleaning)을 실시한다.1 is a method of forming a titanium silicide contact by using a conventional PECVD method, a pre-clean for forming a contact hole in the
이어 TiCl4기체와 H2/Ar 플라즈마, 또는 TiCl4기체와 SiH4/Ar 플라즈마를 이용하여 콘택홀 바닥의 실리콘 기판(1)이 드러난 부분에 티타늄실리사이드(3)를 원하는 두께만큼 형성시킨다. 이 때, TiCl4/H2, 또는 TiCl4/SiH4 유량비를 증착 중에 변화시키기도 한다.Next,
그러나 PECVD법을 이용한 티타늄실리사이드 공정에 사용되는 소스기체인 TiCl4와 TiCl4/H2 또는 TiCl4/SiH4의 반응 부산물인 HCl 등에 의해 실리콘기판(1)의 식각이 일어나 접합깊이가 줄어드는 효과가 있어 누설전류가 증가하고, 실리사이드와 실리콘의 계면에서의 도핑 농도 감소로 인해 콘택저항이 증가하는 문제점이 있다. 또한 고온 증착 공정이므로 티타늄과 실리콘의 급격한 반응 또는 티타늄 실리사이드의 응집 현상에 의해 실리사이드/실리콘 계면이 거칠어지는 단점이 있다.However, the
도 2a 및 도 2b는 콘택홀이 형성된 실리콘기판에 PECVD(Plasma Enhanced CVD)법으로 티타늄실리사이드를 형성하기 전 후의 단면을 주사전자현미경(Scanning Eelectron Microscope; SEM)으로 관찰한 결과이다.2A and 2B show the results of observing a cross section before and after forming titanium silicide by PECVD (Plasma Enhanced CVD) on a silicon substrate on which contact holes are formed, using a scanning electron microscope (SEM).
도 2b 에 도시된 바와 같이, 약 10nm 두께의 티타늄시리사이드 증착 후의 사진을 보면 증착전과 비교해서 실리콘 표면이 아래로 수십 nm만큼 이동한 것을 알 수 있다.As shown in FIG. 2B, the photo after the deposition of titanium silicide having a thickness of about 10 nm shows that the silicon surface is moved by several tens of nm down compared to before deposition.
여기서, 10nm의 티타늄 실리사이드가 형성될 때 소비되는 실리콘의 두께는 10nm 미만이므로, 티타늄실리사이드 증착시 TiCl4 또는 HCl 등 실리콘 식각성 기체인 Cl을 포함하는 기체종에 노출된 실리콘이 SiClx 형태로 식각되었다는 것을 알 수 있다.Here, since the thickness of silicon consumed when the 10 nm titanium silicide is formed is less than 10 nm, silicon exposed to a gas species containing Cl, which is a silicon etching gas such as TiCl 4 or HCl, is etched in the form of SiCl x during titanium silicide deposition. It can be seen that.
도 3은 실리콘 기판에 PECVD법으로 티타늄실리사이드를 증착한 후 티타늄실리사이드를 제거한 실리콘 표면의 AFM 이미지이다.3 is an AFM image of a silicon surface from which titanium silicide is removed after the deposition of titanium silicide on a silicon substrate by PECVD.
도 3에 도시된 바와 같이, PECVD법을 이용한 티타늄 증착 후, 실리콘 표면이 매우 거칠어진 것을 확인할 수 있으며, 이로부터 티타늄 증착 후 열처리에 의해 티타늄 실리사이드를 형성한 경우에 비해 PECVD 법은 실리사이드와 실리콘 계면의 거 칠기도 더 큰 단점이 있음을 알 수 있다.
As shown in FIG. 3, after the titanium deposition using the PECVD method, it can be seen that the silicon surface is very rough. From this, the PECVD method has a silicide-silicon interface as compared with the case where the titanium silicide is formed by heat treatment after the titanium deposition. It can be seen that there is a bigger disadvantage.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로, PECVD법을 이용하여 티타늄 증착시 TiCl4기체를 증착 챔버내로 유입하기 전에 NH3 또는 N
2기체, 또는 그 플라즈마를 이용하여 실리콘 표면을 짧은 시간동안 질화처리해주므로써 실리콘 기판 표면에 얇은 보호층을 형성시켜 이후 TiCl4기체 유입 및 티타늄 증착시 발생하는 Cl 포함 기체들에 의한 실리콘 기판 식각 현상을 억제하고 보다 균일한 티타늄 실리사이드 박막을 형성하는데 적합한 실리사이드막의 형성 방법을 제공함에 그 목적이 있다.
The present invention has been made to solve the above problems of the prior art, the surface of silicon using NH 3 or N 2 gas, or plasma thereof before introducing TiCl 4 gas into the deposition chamber during titanium deposition by PECVD method By forming a thin protective layer on the surface of the silicon substrate by nitriding for a short time, it is possible to suppress the silicon substrate etching phenomenon caused by the Cl containing gas generated during TiCl 4 gas inflow and titanium deposition and to form a more uniform titanium silicide thin film. It is an object of the present invention to provide a method for forming a silicide film suitable for the purpose.
상기의 목적을 달성하기 위한 본 발명의 실리사이드막 형성 방법은 실리콘층표면에 질소원자를 포함하는 분위기에서 질화처리하여 질화층을 형성하는 단계; 및 상기 질화층 상에 플라즈마기상증착법으로 티타늄실리사이드막을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.The silicide film forming method of the present invention for achieving the above object comprises the steps of forming a nitride layer by nitriding in an atmosphere containing a nitrogen atom on the surface of the silicon layer; And forming a titanium silicide film on the nitride layer by plasma vapor deposition.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. Hereinafter, the preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. .
도 4a 내지 도 4c는 본 발명의 실시예에 따른 티타늄실리사이드막의 형성 방법을 나타낸 도면이다.4A to 4C illustrate a method of forming a titanium silicide film according to an exemplary embodiment of the present invention.
도 4a에 도시된 바와 같이, 실리콘기판(11) 상에 절연막(12)을 증착하고 상기 절연막(12)을 식각하여 상기 실리콘기판(11)의 소정 표면이 노출되는 콘택홀을 형성한다. 이어 상기 콘택홀 바닥의 불순물 또는 자연산화막을 제거하기 위한 전세정 공정을 실시한다.As shown in FIG. 4A, an
도 4b에 도시된 바와 같이, 이어 NH3 또는 N2 기체를 유입하여, 또는 NH3 및 N2 플라즈마 분위기에서 상기 콘택홀에 의해 노출된 실리콘기판(11)을 질화처리한다. 이 때, 상기 질화처리에 의해 상기 실리콘기판(11)의 표면에는 얇은 질화층 (13)이 형성되거나, 질화처리 시간이 짧은 경우에는 수 원자층 두께의 질소흡착층이 형성된다.As shown in FIG. 4B, the
이어 TiCl4/H2 또는 TiCl4/SiH4 기체를 유입하여 PECVD법으로 콘택홀 바닥에 티타늄실리사이드(14)를 증착한다.Then, TiCl 4 / H 2 or TiCl 4 / SiH 4 gas is introduced to
여기서, 상기 티타늄실리사이드(14)의 증착은 다음 식과 같이 이루어진다.
Here, the deposition of the
이 때, 티타늄 증착의 소오스로 사용되는 TiCl4 기체는 Cl을 포함하고 있어 티타늄은 물론이고 실리콘도 식각할 수 있는 기체이며, 화학식1에서 반응부산물로 생성되는 HCl도 실리콘과 반응하여 SiClx형태의 화합물을 형성하므로써 실리콘기판을 식각시킬 수 있는 물질이다. At this time, the TiCl 4 gas used as a source of titanium deposition contains Cl, so that not only titanium but also silicon can be etched. HCl produced as a reaction by-product in
따라서, 상기와 같이 티타늄실리사이드 증착 전에 콘택홀 바닥의 실리콘기판 표면을 질화처리하여 보호층을 형성하므로써 TiCl4 나 HCl 기체가 실리콘기판과 반응하는 것을 방지하여 주므로 실리콘 기판이 식각되는 양을 감소시킬 수 있다.Therefore, by forming the protective layer by nitriding the surface of the silicon substrate at the bottom of the contact hole before the deposition of titanium silicide as described above, the amount of silicon substrate etched can be reduced because TiCl 4 or HCl gas is prevented from reacting with the silicon substrate. have.
또한 급격한 실리사이드 형성 반응을 억제하여 TiCl4 기체에서 분리된 티타늄 원자와 실리콘이 보다 균일하게 반응이 일어날 수 있도록 반응을 제어해주는 역할을 하므로써 실리콘과 실리사이드의 계면의 거칠기를 감소시켜 줄 수 있다.In addition, it is possible to reduce the roughness of the interface between silicon and silicide by inhibiting the rapid silicide formation reaction and controlling the reaction so that the titanium atom and the silicon separated from the TiCl 4 gas react more uniformly.
그리고, 상기 질화처리는 티타늄실리사이드 증착용 플라즈마기상증착장치에서 이루어진다.In addition, the nitriding treatment is performed in a plasma vapor deposition apparatus for titanium silicide deposition.
도 5 는 종래의 PECVD법에 의한 티타늄시리사이드를 증착한 경우와 본 발명의 실시예에 따른 NH3 처리를 한 후, PECVD법에 의해 티타늄실리사이드를 증착한 경우의 실리콘기판의 식각두께를 비교한 그래프로서, PECVD법에 의한 티타늄 증착 시간은 동일하였으며 이 때 증착된 티타늄실리사이드의 두께도 거의 차이가 없으므로 NH3 처리에 의한 증착속도의 감소는 없다.Figure 5 compares the etching thickness of the silicon substrate when the titanium silicide is deposited by the conventional PECVD method and the titanium silicide is deposited by the PECVD method after the NH 3 treatment according to an embodiment of the present invention As a graph, the titanium deposition time by PECVD was the same, and since the thickness of the deposited titanium silicide was almost no difference, there was no decrease in deposition rate by NH 3 treatment.
도 5에 도시된 바와 같이, NH3 처리를 해준 경우, 실리콘기판의 식각량이 줄어듦을 알 수 있으며, NH3 처리 시간이 길어질수록 실리콘기판의 식각량이 줄어들고 있음을 알 수 있다.As shown in FIG. 5, when the NH 3 treatment is performed, the etching amount of the silicon substrate is reduced, and as the NH 3 treatment time increases, the etching amount of the silicon substrate is decreased.
도 6 은 NH3 처리 시간에 따른 티타늄실리사이드의 반사율 그래프로서, NH3 처리 시간이 길어질수록 반사율이 증가하여 그 균일성도 좋아지는 것을 알 수 있으며, 이는 PECVD법에 의한 티타늄실리사이드 증착 전에 실리콘기판의 표면을 질화처리해주므로써 보다 부드러운 티타늄실리사이드 박막이 증착됨을 의미한다.6 is a graph of reflectance of titanium silicide according to NH 3 treatment time, and it can be seen that as the NH 3 treatment time increases, the reflectivity increases and the uniformity thereof is also improved. This shows that the surface of the silicon substrate before the deposition of titanium silicide by PECVD is performed. By nitriding, a softer titanium silicide thin film is deposited.
본 발명의 제 2 실시예로서, 실리콘 기판 상에 PVD법 또는 CVD법으로 티타늄질화막(TiN)을 증착한 다음, 그 상부에 PECVD법으로 티타늄실리사이드(TiSi)를 증착한다.As a second embodiment of the present invention, a titanium nitride film (TiN) is deposited on a silicon substrate by PVD or CVD, and then titanium silicide (TiSi) is deposited on the silicon substrate.
본 발명의 제 3 실시예로서, 실리콘기판을 NH3 또는 N2 를 포함한 기체 분위기에서 열처리한 후 그 상부에 PECVD법으로 티타늄실리사이드막을 형성한다.As a third embodiment of the present invention, after the silicon substrate is heat-treated in a gas atmosphere containing NH 3 or N 2 , a titanium silicide film is formed thereon by PECVD.
본 발명의 제 4 실시예로서, 실리콘기판을 NH3 또는 N2 플라즈마 처리해준 후, 그 상부에 PECVD법으로 티타늄실리사이드막을 형성한다.As a fourth embodiment of the present invention, after a silicon substrate is subjected to NH 3 or N 2 plasma treatment, a titanium silicide film is formed on the silicon substrate by PECVD.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
상술한 본 발명은 티타늄실리사이드막을 형성하기 전에 실리콘 표면을 질화 처리하여 질화층을 형성하여 주므로써 TiCl4 및 HCl 기체에 의한 실리콘기판의 식각량을 감소시켜 유효접합깊이의 감소를 최소화하여 티타늄실리사이드 증착에 의해 발생하는 누설전류를 억제할 수 있는 효과가 있다.The present invention described above forms a nitride layer by nitriding a silicon surface before forming the titanium silicide layer, thereby reducing the amount of etching of the silicon substrate by TiCl 4 and HCl gas, thereby minimizing the reduction of the effective bonding depth, thereby minimizing the reduction of titanium silicide. There is an effect that can suppress the leakage current generated by the.
또한, 실리콘 표면의 질화처리에 의해 실리콘의 식각량을 최소화하므로 실리콘에 포함된 도펀트의 감소를 억제하여 콘택저항의 증가를 방지할 수 있으며, 질화층이 급격한 실리사이드 반응을 억제하여 보다 균일한 실리사이드막을 형성시켜 주므로 부드러운거칠기를 갖는 실리사이드/실리콘 계면을 확보할 수 있는 효과가 있다.In addition, since the etching amount of silicon is minimized by nitriding the silicon surface, it is possible to prevent the increase of contact resistance by suppressing the decrease of dopant included in the silicon, and the nitride layer suppresses the rapid silicide reaction to form a more uniform silicide film. Since it forms, there is an effect that can ensure a silicide / silicon interface having a smooth roughness.
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036752A KR100670744B1 (en) | 2000-06-30 | 2000-06-30 | Method for forming silicide in semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000036752A KR100670744B1 (en) | 2000-06-30 | 2000-06-30 | Method for forming silicide in semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020002545A KR20020002545A (en) | 2002-01-10 |
| KR100670744B1 true KR100670744B1 (en) | 2007-01-17 |
Family
ID=19675064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000036752A KR100670744B1 (en) | 2000-06-30 | 2000-06-30 | Method for forming silicide in semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100670744B1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155128A (en) * | 1989-11-13 | 1991-07-03 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPH05160068A (en) * | 1991-05-17 | 1993-06-25 | Ricoh Co Ltd | Manufacture of semiconductor device |
| KR0161732B1 (en) * | 1995-05-31 | 1999-02-01 | 김주용 | Method of manufacturing contact in semiconductor device |
| KR20000043044A (en) * | 1998-12-28 | 2000-07-15 | 김영환 | Metallization process of semiconductor device |
-
2000
- 2000-06-30 KR KR1020000036752A patent/KR100670744B1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03155128A (en) * | 1989-11-13 | 1991-07-03 | Seiko Epson Corp | Manufacture of semiconductor device |
| JPH05160068A (en) * | 1991-05-17 | 1993-06-25 | Ricoh Co Ltd | Manufacture of semiconductor device |
| KR0161732B1 (en) * | 1995-05-31 | 1999-02-01 | 김주용 | Method of manufacturing contact in semiconductor device |
| KR20000043044A (en) * | 1998-12-28 | 2000-07-15 | 김영환 | Metallization process of semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020002545A (en) | 2002-01-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6635939B2 (en) | Boron incorporated diffusion barrier material | |
| US6940172B2 (en) | Chemical vapor deposition of titanium | |
| US7923322B2 (en) | Method of forming a capacitor | |
| US20060024959A1 (en) | Thin tungsten silicide layer deposition and gate metal integration | |
| US20070099421A1 (en) | Methods For Forming Cobalt Layers Including Introducing Vaporized Cobalt Precursors And Methods For Manufacturing Semiconductor Devices Using The Same | |
| KR20030027392A (en) | Method for forming a titanium silicide thin film | |
| JP4987189B2 (en) | Process for forming a semiconductor device | |
| KR20170104936A (en) | Selective formation of metal silicides | |
| KR100456314B1 (en) | Method for forming gate electrode in semiconductor deivce | |
| KR100603588B1 (en) | Semiconductor device with low contact resistance and method for fabricating the same | |
| KR100755121B1 (en) | Method for forming electrode structure and method for fabricating semiconductor device | |
| KR102163383B1 (en) | Methods for silicide formation | |
| KR20040059842A (en) | Method for forming a contact hole in a semiconductor device | |
| US6407003B2 (en) | Fabrication process of semiconductor device with titanium film | |
| KR100290467B1 (en) | Method of forming a metal barrier film in a semiconductor device | |
| KR100670744B1 (en) | Method for forming silicide in semiconductor device | |
| TWI329340B (en) | Method for manufacturing semiconductor device | |
| KR100379333B1 (en) | Fabrication method for titanium silicide layer | |
| KR100609049B1 (en) | Method for forming metal interconnection of semiconductor device | |
| KR100459945B1 (en) | Method of manufacturing a semiconductor device | |
| KR100604672B1 (en) | CAPACITOR WITH HfN AND METHOD FOR FABRICATING THE SAME | |
| KR100585011B1 (en) | Method for forming gateelectrode in semiconductor device | |
| KR100335129B1 (en) | Method for forming contact of semiconductor device | |
| KR20080020092A (en) | Method of fabricating the metal contact in semiconductor device | |
| JP2006093182A (en) | Semiconductor device and manufacturing method therefor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101224 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |