KR100670376B1 - Organic thin film transistor, method for preparing the same and flat panel display device comprising the same - Google Patents

Organic thin film transistor, method for preparing the same and flat panel display device comprising the same Download PDF

Info

Publication number
KR100670376B1
KR100670376B1 KR1020050122585A KR20050122585A KR100670376B1 KR 100670376 B1 KR100670376 B1 KR 100670376B1 KR 1020050122585 A KR1020050122585 A KR 1020050122585A KR 20050122585 A KR20050122585 A KR 20050122585A KR 100670376 B1 KR100670376 B1 KR 100670376B1
Authority
KR
South Korea
Prior art keywords
thin film
insulating film
film transistor
organic thin
electrode
Prior art date
Application number
KR1020050122585A
Other languages
Korean (ko)
Inventor
안택
서민철
박진성
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050122585A priority Critical patent/KR100670376B1/en
Application granted granted Critical
Publication of KR100670376B1 publication Critical patent/KR100670376B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

An OTFT(Organic Thin Film Transistor), its manufacturing method and a flat panel display device with the same are provided to perform an automatic patterning process and to reduce remarkably a parasitic capacitance without the degradation of capacitance in a capacitor by using a hydrophobic insulating layer with an opening portion. Source and drain electrodes(210) are formed on a substrate(100). A hydrophobic insulating layer(290) with an opening portion for exposing selectively the source and drain electrodes to the outside is formed on the resultant structure. An organic semiconductor layer(230) is formed in the opening portion of the hydrophobic insulating layer to contact the source and drain electrodes, respectively. A gate insulating layer(270) is formed on the opening portion of the hydrophobic insulating layer to cover the organic semiconductor layer. A gate electrode is formed on the gate insulating layer.

Description

유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 디스플레이 장치{Organic thin film transistor, method for preparing the same and flat panel display device comprising the same}Organic thin film transistor, method for manufacturing same, and flat panel display device having same {organic thin film transistor, method for preparing the same and flat panel display device comprising the same}

도 1은 종래의 탑 게이트형 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.1 is a cross-sectional view schematically showing a conventional top gate type organic thin film transistor.

도 2는 종래의 탑 게이트형 유기 박막 트랜지스터와 커패시터가 어레이 형태로 구비된 구조를 개략적으로 도시하는 단면도이다.2 is a cross-sectional view schematically illustrating a structure in which a conventional top gate type organic thin film transistor and a capacitor are provided in an array form.

도 3 내지 5는 각각 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.3 to 5 are cross-sectional views schematically illustrating organic thin film transistors according to exemplary embodiments of the present invention, respectively.

도 6은 도 3에 도시된 구조를 갖는 유기 박막 트랜지스터와 커패시터가 어레이 형태로 구비된 구조를 개략적으로 도시하는 단면도이다.6 is a cross-sectional view schematically illustrating a structure in which an organic thin film transistor having a structure shown in FIG. 3 and a capacitor are provided in an array form.

도 7은 도 3에 도시된 구조를 갖는 유기 박막 트랜지스터를 구비한 유기 발광 디스플레이 장치를 개략적으로 도시하는 단면도이다.FIG. 7 is a cross-sectional view schematically illustrating an organic light emitting display device including an organic thin film transistor having a structure shown in FIG. 3.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100: 기판 210: 소스 전극 및 드레인 전극 100 substrate 210 source electrode and drain electrode

230: 유기 반도체층 250: 게이트 전극 230: organic semiconductor layer 250: gate electrode

270: 게이트 절연막 290: 소수성 절연막270: gate insulating film 290: hydrophobic insulating film

290a: 개구부290a: opening

본 발명은 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 유기 발광 디스플레이 장치에 관한 것으로서, 더 상세하게는 유기 반도체층과 게이트 절연막이 용이하면서도 정밀하게 형성될 수 있으며, 커패시터와 어레이로 구현될 시 커패시터의 높은 커패시턴스를 유지하면서도 기생 커패시턴스가 획기적으로 감소될 수 있는 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 유기 발광 디스플레이 장치에 관한 것이다.The present invention relates to an organic thin film transistor, a method for manufacturing the same, and an organic light emitting display device having the same. More specifically, the organic semiconductor layer and the gate insulating film can be easily and precisely formed. An organic thin film transistor, a method for manufacturing the same, and an organic light emitting display device including the same, which can significantly reduce parasitic capacitance while maintaining a high capacitance of the present invention.

반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 유기물의 특징, 즉 합성 방법이 다양하고 섬유나 필름 형태로 용이하게 성형할 수 있다는 특징과, 유연성, 전도성 및 저렴한 생산비 등의 장점 때문에, 유기물을 이용한 트랜지스터에 대한 연구가 기능성 전자소자 및 광소자 등의 광범위한 분야에서 활발히 이루어지고 있다.After the development of polyacetylene, a conjugated organic polymer exhibiting semiconductor characteristics, the characteristics of organic matters, that is, various synthetic methods and easy molding into fibers or films, and advantages such as flexibility, conductivity, and low production cost Research into transistors using organic materials has been actively conducted in a wide range of fields such as functional electronic devices and optical devices.

종래의 실리콘 박막 트랜지스터는 고농도의 불순물로 도핑된 소스 영역 및 드레인 영역과 상기 두 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 구비하며, 상기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스 영역 및 드레인 영역에 각각 접하는 소스 전극 및 드레인 전극을 갖는다.The conventional silicon thin film transistor has a semiconductor layer having a source region and a drain region doped with a high concentration of impurities and a channel region formed between the two regions, and is located in a region corresponding to the channel region insulated from the semiconductor layer. A gate electrode and a source electrode and a drain electrode in contact with the source region and the drain region, respectively.

그러나 상기와 같은 구조의 기존의 실리콘 박막 트랜지스터에는 제조 비용이 많이 들고, 외부의 충격에 의해 쉽게 깨지며, 300℃ 이상의 고온 공정에 의해 생산되기 때문에 플라스틱 기판 등을 사용할 수 없다는 등의 문제점이 있었다.However, the conventional silicon thin film transistor having the above structure has a problem such as high manufacturing cost, easily broken by an external impact, and cannot be used as a plastic substrate because it is produced by a high temperature process of 300 ° C. or higher.

특히 액정 디스플레이 장치나 유기 발광 디스플레이 장치 등의 평판 디스플레이 장치에는 각 화소의 동작을 제어하는 스위칭 소자 및 각 화소의 구동 소자로 박막 트랜지스터가 사용되는 바, 이러한 평판 디스플레이 장치에 있어서 최근 요구되고 있는 대형화 및 박형화와 더불어 플렉서블(flexible) 특성을 만족시키기 위해, 기존의 글라스재가 아닌 플라스틱재 등으로 구비되는 기판을 사용하려는 시도가 계속되고 있다. 그러나 플라스틱 기판을 사용할 경우에는 전술한 바와 같이 고온 공정이 아닌 저온 공정을 사용해야 한다. 따라서, 종래의 실리콘 박막 트랜지스터를 사용하기가 어려운 문제가 있었다.In particular, a thin film transistor is used as a switching element for controlling the operation of each pixel and a driving element of each pixel in a flat panel display device such as a liquid crystal display device or an organic light emitting display device. In order to satisfy the flexible characteristics along with the thinning, attempts to use substrates made of plastic materials, etc., rather than conventional glass materials, continue. However, when using a plastic substrate, it is necessary to use a low temperature process rather than a high temperature process as described above. Therefore, there is a problem that it is difficult to use a conventional silicon thin film transistor.

반면, 박막 트랜지스터의 반도체층으로 유기막을 사용할 경우에는 이러한 문제점들을 해결할 수 있기 때문에, 최근 유기막을 반도체층으로 사용하는 유기 박막 트랜지스터(organic thin film transistor)에 대한 연구가 활발히 이루어지고 있다.On the other hand, when the organic film is used as the semiconductor layer of the thin film transistor, these problems can be solved. Recently, researches on organic thin film transistors using the organic film as the semiconductor layer have been actively conducted.

도 1은 종래의 탑 게이트형 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.1 is a cross-sectional view schematically showing a conventional top gate type organic thin film transistor.

종래의 탑 게이트형 유기 박막 트랜지스터는 기판(10) 상에 배치된 소스 전극 및 드레인 전극(21)과, 이 소스 전극 및 드레인 전극(21)에 각각 접하는 유기 반도체층(23)과, 소스 전극 및 드레인 전극(21)과 유기 반도체층(23)을 덮도록 배 치된 게이트 절연막(27)과, 게이트 절연막(27) 상에 배치된 게이트 전극(25)을 구비한다. 이러한 유기 박막 트랜지스터가 커패시터와 어레이 형태로 구비될 경우, 통상적으로 도 2에 도시된 바와 같은 구조를 갖게 된다. 즉, 커패시터(30)의 제 1 전극(31)이 소스 전극 및 드레인 전극(21)과 동일 평면 상에 배치되고, 커패시터(30)의 제 2 전극(32)이 게이트 전극(25)과 동일 평면 상에 배치되며, 커패시터(30)의 제 1 전극(31)과 제 2 전극(32) 사이에 게이트 절연막(27)이 개재된 구조를 갖게 된다.The conventional top gate type organic thin film transistor includes a source electrode and a drain electrode 21 disposed on the substrate 10, an organic semiconductor layer 23 in contact with the source electrode and the drain electrode 21, a source electrode, and A gate insulating film 27 disposed to cover the drain electrode 21 and the organic semiconductor layer 23, and a gate electrode 25 disposed on the gate insulating film 27 are provided. When the organic thin film transistor is provided in the form of a capacitor and an array, the organic thin film transistor has a structure as shown in FIG. 2. That is, the first electrode 31 of the capacitor 30 is disposed on the same plane as the source electrode and the drain electrode 21, and the second electrode 32 of the capacitor 30 is coplanar with the gate electrode 25. The gate insulating layer 27 is interposed between the first electrode 31 and the second electrode 32 of the capacitor 30.

상기와 같은 구조에 있어서, 유기 박막 트랜지스터의 경우에는 게이트 전극(25)에 소정의 전기적 신호가 인가되었을 시 유기 반도체층(23) 내에 형성되는 채널이 소스 전극 및 드레인 전극(21) 각각에 컨택되는 것을 확실히 하기 위하여, 게이트 전극(25)의 가장자리와 소스 전극 및 드레인 전극(21)의 가장자리는 중첩되도록 구비된다.In the above structure, in the case of the organic thin film transistor, when a predetermined electrical signal is applied to the gate electrode 25, a channel formed in the organic semiconductor layer 23 contacts each of the source electrode and the drain electrode 21. In order to ensure that the edges of the gate electrode 25 and the edges of the source electrode and the drain electrode 21 are provided to overlap.

이 경우, 커패시터(30)의 양 전극 사이에 개재된 물질의 유전율이 높을수록 커패시터(30)의 커패시턴스가 증가하게 되어 효율적인 커패시터(30)가 된다. 그러나 커패시터(30)의 양 전극 사이에 개재된 물질은 바로 게이트 절연막(27)이므로, 고유전율값을 갖는 게이트 절연막(27)의 사용은 결국 게이트 전극(25)과 소스 전극 및 드레인 전극(21)이 중첩되는 부분에서 발생하게 되는 기생 커패시턴스 역시 증가시키게 된다는 문제점이 있었다.In this case, as the dielectric constant of the material interposed between both electrodes of the capacitor 30 increases, the capacitance of the capacitor 30 increases, resulting in an efficient capacitor 30. However, since the material interposed between the two electrodes of the capacitor 30 is the gate insulating film 27, the use of the gate insulating film 27 having a high dielectric constant is the gate electrode 25, the source electrode and the drain electrode 21 after all. There was a problem in that the parasitic capacitance generated at this overlapping part was also increased.

한편, 최근에는, 재료 손실을 최소화하고 제조 비용 및 시간을 절감하기 위하여, 유기 박막 트랜지스터의 각 층을 각종 인쇄법, 예를 들면 잉크젯 프린팅법을 이용하여 형성하려는 시도가 이루어지고 있다.On the other hand, in recent years, in order to minimize material loss and reduce manufacturing cost and time, attempts have been made to form each layer of the organic thin film transistor using various printing methods, for example, inkjet printing.

잉크젯 프린팅 공정은 형성하고자 하는 층을 이루는 유기물 또는 도전성 입자를 용매와 혼합하여 잉크 조성물을 제조한 후, 상기 잉크 조성물을 소정의 위치에 적가하는 방식으로 이루어 진다. 이러한 잉크젯 프린팅 공정으로 유기물 또는 도전성 입자를 포함하는 층을 형성할 경우, 상기 잉크 조성물 적가 시 원하는 부위가 아닌 그 주변부로 잉크 조성물이 퍼지는 경우가 있어, 정밀한 패턴의 층을 형성하기가 용이하지 않았는 바, 이의 개선이 필요하다.The inkjet printing process is performed by mixing an organic material or conductive particles forming a layer to be formed with a solvent to prepare an ink composition, and then dropping the ink composition at a predetermined position. In the case of forming the layer including the organic material or the conductive particles by the inkjet printing process, the ink composition may spread to the periphery of the ink composition instead of the desired portion when dropping the ink composition, and thus it is not easy to form a precise pattern layer. This needs to be improved.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 유기 반도체층과 게이트 절연막이 용이하면서도 정밀하게 형성되며, 커패시터와 어레이로 구현될 시 커패시터의 높은 커패시턴스를 유지하면서도 기생 커패시턴스가 획기적으로 감소될 수 있는 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 디스플레이 장치를 제공하는 것을 목적으로 한다.The present invention is to solve the various problems including the above problems, the organic semiconductor layer and the gate insulating film is easily and precisely formed, and when implemented as a capacitor and an array, the parasitic capacitance is significant while maintaining the high capacitance of the capacitor An object of the present invention is to provide an organic thin film transistor which can be reduced, a manufacturing method thereof, and a flat panel display device having the same.

전술한 바와 같은 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은, 기판과, 상기 기판 상에 배치된 소스 전극 및 드레인 전극과, 상기 소스 전극과 상기 드레인 전극의 상호 대향된 부분을 노출시키는 개구부를 갖는 소수성 절연막과, 상기 소수성 절연막의 개구부 내에 배치되어 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층과, 상기 소수성 절연막의 개구부 내에 배치되어 상기 유기 반도체층을 덮는 게이트 절연막과, 상기 게이트 절연막 상에 배치된 게이 트 전극을 구비한 유기 박막 트랜지스터를 제공한다.In order to achieve the object of the present invention as described above, the first aspect of the present invention exposes a substrate, a source electrode and a drain electrode disposed on the substrate, and mutually opposing portions of the source electrode and the drain electrode. A hydrophobic insulating film having an opening to be formed, an organic semiconductor layer disposed in the opening of the hydrophobic insulating film to be in contact with the source electrode and the drain electrode, a gate insulating film disposed in the opening of the hydrophobic insulating film to cover the organic semiconductor layer, and An organic thin film transistor having a gate electrode disposed on a gate insulating film is provided.

전술한 바와 같은 본 발명의 다른 과제를 이루기 위하여, 본 발명의 제2태양은, 기판 상부에 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극의 상호 대향된 부분을 노출시키는 개구부를 갖는 소수성 절연막을 형성하는 단계와, 상기 개구부 내에 유기 반도체층 및 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 게이트 전극을 형성하는 단계를 포함하는 유기 박막 트랜지스터의 제조 방법을 제공한다.In order to achieve the other object of the present invention as described above, the second aspect of the present invention, forming a source and drain electrode on the substrate, and having an opening for exposing the opposing portions of the source and drain electrode A method of manufacturing an organic thin film transistor comprising forming a hydrophobic insulating film, forming an organic semiconductor layer and a gate insulating film in the opening, and forming a gate electrode on the gate insulating film.

전술한 바와 같은 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제3태양은, 전술한 바와 같은 유기 박막 트랜지스터 및 상기 유기 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자를 구비하는 평판 디스플레이 장치를 제공한다.In order to achieve another object of the present invention as described above, a third aspect of the present invention provides a flat panel display device having the organic thin film transistor as described above and an organic light emitting element electrically connected to the organic thin film transistor. .

상기 본 발명의 유기 박막 트랜지스터 중 유기 반도체층 및 게이트 절연막은 용이하면서도 정밀하게 패터닝될 수 있으며, 상기 유기 박막 트랜지스터를 구비한 평판 디스플레이 장치는 커패시터와 어레이로 구현될 시 커패시터의 높은 커패시턴스를 유지하면서도 기생 커패시턴스가 획기적으로 감소될 수 있어, 전기적 성능이 향상될 수 있다. The organic semiconductor layer and the gate insulating layer of the organic thin film transistor of the present invention can be easily and precisely patterned, and the flat panel display device having the organic thin film transistor is parasitic while maintaining the high capacitance of the capacitor when implemented as a capacitor and an array. Capacitance can be significantly reduced, so that electrical performance can be improved.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 바람직한 일 실시예에 따른 탑 게이트형 유기 박막 트랜지스터를 개략적으로 도시하는 단면도이다.3 is a cross-sectional view schematically illustrating a top gate organic thin film transistor according to an exemplary embodiment of the present invention.

도 3을 참조하면, 기판(100) 상에 소스 전극 및 드레인 전극(210)이 구비되 어 있고, 이 소스 전극 및 드레인 전극(210)에 접하도록 유기 반도체층(230)이 구비되어 있다. 그리고 이 유기 반도체층(230)의 상부에 게이트 전극(250)이 구비되어 있는데, 유기 반도체층(230)과 게이트 전극(250) 사이에는 게이트 절연막(270)이 구비되어 소스 전극 및 드레인 전극(210)과 유기 반도체층(230)으로부터 게이트 전극(250)을 절연시킨다. 이때, 기판(100) 상에는 소스 전극과 드레인 전극(210)의 상호 대향된 부분을 노출시키는 개구부(290a)를 갖는 소수성 절연막(290)이 구비되어, 상기 소수성 절연막(290)의 개구부(290a) 내에 유기 반도체층(230) 및 게이트 절연막(270)이 구비된다.Referring to FIG. 3, a source electrode and a drain electrode 210 are provided on the substrate 100, and an organic semiconductor layer 230 is provided to contact the source electrode and the drain electrode 210. A gate electrode 250 is provided on the organic semiconductor layer 230, and a gate insulating layer 270 is provided between the organic semiconductor layer 230 and the gate electrode 250 to provide a source electrode and a drain electrode 210. ) And the gate electrode 250 from the organic semiconductor layer 230. In this case, a hydrophobic insulating film 290 having an opening 290a exposing mutually opposing portions of the source electrode and the drain electrode 210 is provided on the substrate 100, and is formed in the opening 290a of the hydrophobic insulating film 290. The organic semiconductor layer 230 and the gate insulating layer 270 are provided.

도 3 중, 기판(100)으로서 유리 기판, 플라스틱 기판 또는 메탈 기판이 사용될 수 있다. In FIG. 3, a glass substrate, a plastic substrate, or a metal substrate may be used as the substrate 100.

상기 유리 기판은 실리콘 산화물, 실리콘 질화물 등으로 이루어질 수 있다. 상기 플라스틱 기판은 절연성 유기물로 이루어질 수 있는데, 예를 들면, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 탄소, 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인 레스 스틸(SUS), Invar 합금, ZInconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 상기 금속 기판은 금속 포일일 수 있다. 이 중, 플렉시블 특성을 얻기 위하여, 플라스틱 기판 또는 금속 기판을 사용할 수 있다.The glass substrate may be made of silicon oxide, silicon nitride, or the like. The plastic substrate may be made of an insulating organic material, for example, polyethersulphone (PES), polyacrylate (PAR, polyacrylate), polyetherimide (PEI, polyetherimide), polyethylene naphthalate (PEN, polyethyelenen) napthalate, polyethylene terephthalate (PET, polyethyeleneterepthalate), polyphenylene sulfide (PPS), polyallylate, polyimide, polycarbonate (PC), cellulose triacetate (TAC), cellulose It may be composed of an organic material selected from the group consisting of cellulose acetate propinonate (CAP), but is not limited thereto. The metal substrate may include one or more selected from the group consisting of carbon, iron, chromium, manganese, nickel, titanium, molybdenum, stainless steel (SUS), Invar alloy, ZInconel alloy, and Kovar alloy, but is not limited thereto. no. The metal substrate may be a metal foil. Among these, a plastic substrate or a metal substrate can be used in order to acquire a flexible characteristic.

기판(100)의 일면 또는 양면에는 버퍼층이나, 베리어층, 또는 불순 원소의 확산방지층 등이 형성될 수 있다. 특히, 상기 기판(100)이 금속 기판을 포함하는 경우, 상기 기판 상부에 절연층(편의상 미도시함)이 더 구비될 수 있다.A buffer layer, a barrier layer, or a diffusion barrier layer of an impure element may be formed on one or both surfaces of the substrate 100. In particular, when the substrate 100 includes a metal substrate, an insulating layer (not shown for convenience) may be further provided on the substrate.

기판(100) 상에 구비된 소스 전극 및 드레인 전극(210)은 Au, Pd, Pt, Ni, Rh, Ru, Ir, Os 외에도, Al, Mo, Al:Nd 합금, MoW 합금 등과 같은 2 종 이상의 금속으로 이루어진 합금을 사용할 수 있으며, 금속의 산화물로서는 ITO, IZO, NiO, Ag2O, In2O3-Ag2O, CuAlO2, SrCu2O2 및 Zr으로 도핑된 ZnO 등을 사용할 수 있으나, 이에 한정되는 것은 아니다. 전술한 바와 같은 금속 또는 금속 산화물 중 2 이상을 조합하여 사용할 수 있음은 물론이다. 이와 같은 소스 전극 및 드레인 전극(210)은 마스크를 이용한 증착, 스퍼터링 등의 다양한 방법으로 형성할 수 있다. The source electrode and the drain electrode 210 provided on the substrate 100 may include at least two kinds of Al, Mo, Al: Nd alloy, MoW alloy, etc., in addition to Au, Pd, Pt, Ni, Rh, Ru, Ir, and Os. Alloys made of metals may be used, and as oxides of metals, ITO, IZO, NiO, Ag 2 O, In 2 O 3 -Ag 2 O, CuAlO 2 , SrCu 2 O 2, and ZnO doped with Zr may be used. It is not limited to this. It goes without saying that two or more of the metals or metal oxides described above can be used in combination. The source electrode and the drain electrode 210 may be formed by various methods such as deposition using a mask, sputtering, or the like.

한편, 소수성 절연막(290)은 상기 소스 및 드레인 전극의 상호 대향된 부분을 노출시키는 개구부(290a)를 갖는다. 상기 소수성 절연막(290)은 막 표면이 소수성 특성을 갖는다. 따라서, 개구부(290a)의 내부에 구비될 유기 반도체층(230) 및 게이트 절연막(270)을 정밀한 패턴으로 자동적으로 형성할 수 있다. On the other hand, the hydrophobic insulating film 290 has an opening 290a exposing opposite portions of the source and drain electrodes. The hydrophobic insulating layer 290 has a hydrophobic property on its surface. Therefore, the organic semiconductor layer 230 and the gate insulating film 270 to be provided inside the opening 290a can be automatically formed in a precise pattern.

통상적으로, 유기 반도체층(230) 및 게이트 절연막(270)을 인쇄법, 예를 들 면 잉크젯 프린팅법을 이용하여 형성할 경우, 유기 반도체 재료 또는 게이트 절연막 재료를 용매에 용해시켜 잉크 조성물을 제조한 후, 이를 유기 반도체층(230) 및 게이트 절연막(270)이 형성되어야 할 위치에 적가하게 된다. 이 때, 상기 유기 반도체 재료 또는 게이트 절연막 재료와 혼합되는 용매는 통상적으로 친수성을 갖는다. 따라서, 상기 잉크 조성물은 친수성이 되므로, 상기 소수성 절연막(290)과는 반대의 극성을 가지게 되는 바, 상기 잉크 조성물의 적가물은 퍼짐 현상 등이 없이 정확히 개구부(290a) 내에 자동적으로 채워질 수 있다. 이로써, 유기 반도체층(230) 및 게이트 절연막(270)이 정밀하면서도 자동적으로 패터닝될 수 있게 되는 것이다.Typically, when the organic semiconductor layer 230 and the gate insulating film 270 are formed using a printing method, for example, an inkjet printing method, an ink composition may be prepared by dissolving an organic semiconductor material or a gate insulating film material in a solvent. Thereafter, this is added dropwise to the position where the organic semiconductor layer 230 and the gate insulating film 270 should be formed. At this time, the solvent mixed with the organic semiconductor material or the gate insulating film material is usually hydrophilic. Therefore, since the ink composition is hydrophilic, it has a polarity opposite to that of the hydrophobic insulating film 290, and the dropwise addition of the ink composition can be automatically filled in the opening 290a without spreading or the like. As a result, the organic semiconductor layer 230 and the gate insulating layer 270 can be accurately and automatically patterned.

상기 소수성 절연막(290)은 소수성 막 특성을 갖기 위하여, 예를 들면, 불소계 고분자의 경화물을 포함할 수 있다. 상기 불소계 고분자는 예를 들면, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프타닐렌, 에틸렌-테트라플루오로에틸렌 및 폴리(비닐리덴 플루오라이드)로 이루어진 군으로부터 선택된 하나 이상일 수 있으나, 이에 한정되는 것은 아니다.The hydrophobic insulating layer 290 may include, for example, a cured product of a fluorine-based polymer in order to have hydrophobic film characteristics. The fluorine-based polymer is, for example, polytetrafluoroethylene, tetrafluoroethylene / perfluoro (alkyl vinyl ether) copolymer, tetrafluoroethylene / hexafluoropropylene copolymer, perfluorophenylene, perfluoro It may be one or more selected from the group consisting of lobbyphenylene, perfluoronaphtanylene, ethylene-tetrafluoroethylene and poly (vinylidene fluoride), but is not limited thereto.

상기 게구부(290a)를 갖는 소수성 절연막(290)은 공지된 다양한 방법을 이용하여 형성될 수 있다. 예를 들면, 상기 소수성 절연막(290)은 불소계 고분자를 포함하는 포토레지스트 형성용 조성물을 이용한 통상의 포토리쏘그래피법을 이용하여 형성될 수 있다. 이 때, 상기 포토레지스트 형성용 조성물은 불소계 고분자를 포 함한 통상의 포토레지스트 형성용 조성물에서 용이하게 선택될 수 있다. 보다 구체적으로, 소스 및 드레인 전극(210)이 구비된 기판(100) 상부에 상기 불소계 고분자를 포함한 포토레지스트 형성용 조성물을 전면 도포한 다음, 개구부(290a)의 패턴에 따라 노광한 후 이를 현상함으로써, 개구부(290a)가 형성되도록 할 수 있는 등, 다양한 방법이 이용될 수 있다.The hydrophobic insulating layer 290 having the recess 290a may be formed using various known methods. For example, the hydrophobic insulating layer 290 may be formed using a conventional photolithography method using a composition for forming a photoresist including a fluorine-based polymer. In this case, the photoresist forming composition may be easily selected from a conventional photoresist forming composition including a fluorine-based polymer. More specifically, the entire surface of the photoresist forming composition including the fluorine-based polymer is coated on the substrate 100 having the source and drain electrodes 210, and then exposed and developed according to the pattern of the opening 290a. Various methods may be used, such as allowing the opening 290a to be formed.

상기 소수성 절연막(290) 중 개구부(290a) 내에서는 유기 반도체층(230)이 구비되어 있다. 상기 유기 반도체층(230)을 이루는 유기 반도체 재료에는, 예를 들면, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-5-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 이들 중 2 이상의 조합을 사용하는 것도 가능하다.The organic semiconductor layer 230 is provided in the opening 290a of the hydrophobic insulating layer 290. Examples of the organic semiconductor material constituting the organic semiconductor layer 230 include pentacene, tetracene, anthracene, naphthalene, alpha-6-thiophene, and alpha-5. -Thiophene, alpha-4-thiophene, perylene and its derivatives, rubrene and its derivatives, coronene and its derivatives, perylene tetracarboxylic diimide ) And its derivatives, perylene tetracarboxylic dianhydride and its derivatives, polythiophene and its derivatives, polyparaphenylenevinylene and its derivatives, polyparaphenylene and its derivatives, polyple Lauren and its derivatives, polythiophenevinylene and its derivatives, polythiophene-heterocyclic aromatic copolymers and their derivatives, phthalocyanine with and without metals and their derivatives, pyromellitic dianhydrides and their Derivatives, pyromellitic diimides and derivatives thereof may be used, but is not limited thereto. It is also possible to use a combination of two or more of these.

상기 유기 반도체층(230)은 다양한 방법으로 형성될 수 있으나, 바람직하게는 공정 비용 절감을 고려하여 잉크젯 프린팅법을 이용할 수 있다. 이 때, 소수성 절연막(290) 중 구비된 개구부(290a) 내로 유기 반도체층(230)이 형성되는 것이므로, 유기 반도체 재료를 포함하는 잉크 조성물을 개구부(290a) 내로 정확히 자동적으로 채워질 수 있다.The organic semiconductor layer 230 may be formed by various methods, but preferably, inkjet printing may be used in consideration of process cost reduction. In this case, since the organic semiconductor layer 230 is formed into the opening 290a of the hydrophobic insulating layer 290, the ink composition including the organic semiconductor material may be automatically and accurately filled into the opening 290a.

상기 유기 반도체층(230) 상부에는 유기 반도체층(230)과 소스 및 드레인 전극(210)을 게이트 전극(250)과 절연시키는 게이트 절연막(270)이 구비되어 있다.A gate insulating layer 270 is provided on the organic semiconductor layer 230 to insulate the organic semiconductor layer 230 and the source and drain electrodes 210 from the gate electrode 250.

상기 게이트 절연막(270)의 유전율값은 상기 소수성 절연막(290)의 유전율값보다 작을 수 있다. 이로서 얻을 수 있는 잇점을 후술하는 다른 실시예에서 추가적으로 설명하기로 한다.The dielectric constant of the gate insulating layer 270 may be smaller than the dielectric constant of the hydrophobic insulating layer 290. Advantages that can be obtained will be described further in another embodiment to be described later.

상기 게이트 절연막(270)은 상기 게이트 절연막(270)은 무기물 또는 유기물과 같은 다양한 재료를 이용하여 형성될 수 있다. 특히, 절연성 유기물로 이루어질 수 있는데, 예를 들면, 폴리비닐피롤리돈(PVP), 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트(PMMA), 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐아세테이트(PVA), 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르, 폴리카보네이트, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합 체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프타닐렌, 에틸렌-테트라플루오로에틸렌 및 폴리(비닐리덴 플루오라이드)로 이루어진 군으로부터 선택된 하나 이상의 경화물을 포함할 수 있으나, 이에 한정되는 것은 아니다. The gate insulating layer 270 may be formed using various materials such as an inorganic material or an organic material. In particular, it may be made of an insulating organic material, for example, polyvinylpyrrolidone (PVP), polystyrene, styrene-butadiene copolymer, polyvinylphenol, polyphenol, polyacrylate, polymethylmethacrylate (PMMA), Polyacrylamide, aliphatic polyamide, aliphatic-aromatic polyamide, aromatic polyamide, polyamideimide, polyimide, polyacetal, polyethylene glycol, polypropylene glycol, epoxy resin, polyphenylene oxide, polyphenylene sulfide, polyvinyl Alcohol, polyvinylacetate (PVA), polyvinylidene, benzocyclobutene, parylene, cyanocellulose, poly (ether ether) ketone, polyethylene terephthalate, polybutylene terephthalate, polydihydroxymethylcyclohexyl terephthalate , Cellulose ester, polycarbonate, polytetrafluoroethylene, tetrafluoro Ethylene / perfluoro (alkyl vinylether) copolymers, tetrafluoroethylene / hexafluoropropylene copolymers, perfluorophenylene, perfluorobiphenylene, perfluoronaphtanylene, ethylene-tetrafluoroethylene and It may include, but is not limited to, one or more cured products selected from the group consisting of poly (vinylidene fluoride).

상기 게이트 절연막(270)은 다양한 방법으로 형성될 수 있으나, 바람직하게는 공정 비용 절감을 고려하여 잉크젯 프린팅법을 이용할 수 있다. 이 때, 소수성 절연막(290) 중 구비된 개구부(290a) 내로 게이트 절연막(270)이 형성되는 것이므로, 게이트 절연막 재료를 포함하는 잉크 조성물을 개구부(290a) 내로 정확히 자동적으로 채워질 수 있다.The gate insulating layer 270 may be formed by various methods, but preferably, inkjet printing may be used in consideration of process cost reduction. At this time, since the gate insulating film 270 is formed into the opening 290a of the hydrophobic insulating film 290, the ink composition including the gate insulating film material can be automatically and accurately filled into the opening 290a.

상기 게이트 절연막 상부로는 게이트 전극(250)이 구비되어 있다. 상기 게이트 전극(250)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 이와는 별개로, 상기 금속 등의 도전성 입자를 포함한 잉크 조성물을 적가하는 방식의 잉크젯 프린팅법으로 형성될 수도 있다.The gate electrode 250 is provided on the gate insulating layer. The gate electrode 250 may be made of, for example, a metal or an alloy of a metal such as Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, or Al: Nd, Mo: W alloy, but is not limited thereto. It doesn't happen. Apart from this, it may be formed by an inkjet printing method in which a ink composition containing conductive particles such as the metal is added dropwise.

이 때, 게이트 전극(250)에 소정의 전기적 신호가 인가되었을 시 유기 반도체층(230) 내에 형성되는 채널이 소스 전극 및 드레인 전극(210) 각각에 컨택되는 것을 확실히 하기 위하여, 게이트 전극(250)의 가장자리와 소스 전극 및 드레인 전극(210)의 가장자리는 중첩되도록 하는 것이 바람직하다. In this case, when a predetermined electrical signal is applied to the gate electrode 250, the gate electrode 250 is used to ensure that the channel formed in the organic semiconductor layer 230 contacts each of the source electrode and the drain electrode 210. The edges of and the edges of the source electrode and the drain electrode 210 are preferably overlapped.

상기 게이트 절연막(270) 상부에 구비되는 게이트 전극(250)은, 도 4 및 5에 도시된 바와 같이 소수성 절연막(290)의 개구부(290a) 내부에 배치될 수 도 있다. 즉, 도 4에 도시된 바와 같이, 게이트 전극(250)은 개구부(290a) 내부에 배치되어 개구부(290a)의 측면과 접할 수도 있으며, 도 5에 도시된 바와 같이 개구부(290a)의 측면과 접하지 않을 수도 있는 등, 다양한 변형예가 가능하다.The gate electrode 250 provided on the gate insulating layer 270 may be disposed in the opening 290a of the hydrophobic insulating layer 290, as shown in FIGS. 4 and 5. That is, as shown in FIG. 4, the gate electrode 250 may be disposed inside the opening 290a to contact the side of the opening 290a, and as shown in FIG. 5, the gate electrode 250 may be in contact with the side of the opening 290a. Various modifications are possible, such as not necessarily.

도 6은 도 3에 도시된 탑 게이트형 유기 박막 트랜지스터와 커패시터가 어레이 형태로 구비된 구조를 개략적으로 도시하는 단면도이다.FIG. 6 is a cross-sectional view schematically illustrating a structure in which the top gate organic thin film transistor and the capacitor illustrated in FIG. 3 are provided in an array form.

도 6을 참조하면, 유기 박막 트랜지스터(200)와 커패시터(300)가 어레이 형태로 배치되어 있다. 도 6에서는 유기 박막 트랜지스터(200)와 커패시터(300)가 절연되어 있는 것으로 도시되어 있으나, 커패시터(300)의 제 1 전극(310) 또는 제 2 전극(320)은 유기 박막 트랜지스터(200)의 소스 전극 및 드레인 전극(210) 중 어느 하나, 또는 게이트 전극(250)에 전기적으로 연결될 수 있는 등 다양한 변형이 가능함은 물론이다.Referring to FIG. 6, the organic thin film transistor 200 and the capacitor 300 are arranged in an array form. In FIG. 6, the organic thin film transistor 200 and the capacitor 300 are insulated, but the first electrode 310 or the second electrode 320 of the capacitor 300 is a source of the organic thin film transistor 200. Various modifications are possible, such as being electrically connected to any one of the electrode and the drain electrode 210, or the gate electrode 250.

이때, 커패시터(300)의 제 1 전극(310)은 유기 박막 트랜지스터(200)의 소스 전극 및 드레인 전극(210)과 동일 평면 상에 배치되어 있고, 커패시터(300)의 제 2 전극(320)은 유기 박막 트랜지스터(200)의 소수성 절연막(290) 상에 배치되어 게이트 전극(250)과 동일 평면 상에 배치되어 있다. 이때, 커패시터(300)의 커패시턴스를 높이기 위하여 커패시터(300)의 양 전극들(310, 320) 사이에 개재되는 소수성 절연막(290)의 유전율값은 큰 것이 바람직하다.In this case, the first electrode 310 of the capacitor 300 is disposed on the same plane as the source electrode and the drain electrode 210 of the organic thin film transistor 200, and the second electrode 320 of the capacitor 300 is The organic thin film transistor 200 is disposed on the hydrophobic insulating layer 290 and is disposed on the same plane as the gate electrode 250. In this case, in order to increase the capacitance of the capacitor 300, the dielectric constant value of the hydrophobic insulating layer 290 interposed between both electrodes 310 and 320 of the capacitor 300 is preferably large.

한편, 전술한 실시예에 따른 유기 박막 트랜지스터에서 설명한 바와 같이 유기 박막 트랜지스터에서의 기생 커패시턴스를 줄이려면 소스 전극 및 드레인 전극과 게이트 전극 사이에 개재되는 절연막의 유전율값이 작아야 한다. 따라서, 도 2에 도시된 바와 같이 커패시터(30)의 양 전극들(31, 32) 사이에 개재된 절연막(27) 이 유기 박막 트랜지스터(20)의 게이트 절연막(27)인 종래의 어레이 형태에서는 커패시터(30)의 커패시턴스를 높이면서도 유기 박막 트랜지스터(20)에서의 기생 커패시턴스를 낮추는 것은 불가능하였다.On the other hand, as described in the organic thin film transistor according to the above-described embodiment, in order to reduce the parasitic capacitance in the organic thin film transistor, the dielectric constant of the insulating film interposed between the source electrode, the drain electrode, and the gate electrode must be small. Therefore, as shown in FIG. 2, in the conventional array form in which the insulating film 27 interposed between the positive electrodes 31 and 32 of the capacitor 30 is the gate insulating film 27 of the organic thin film transistor 20, the capacitor is used. It was not possible to lower the parasitic capacitance in the organic thin film transistor 20 while increasing the capacitance of (30).

그러나 도 6에 도시된 것과 같은 본 발명의 바람직한 실시예에 따른 어레이에서는, 커패시터(300)의 양 전극들(310, 320) 사이에 개재되는 소수성 절연막(290)과 유기 박막 트랜지스터(200)의 소스 전극 및 드레인 전극(210)과 게이트 전극(250) 사이에 개재되는 게이트 절연막(270)을 서로 상이한 물질로 형성하여, 게이트 절연막(270)의 유전율값이 커패시터(300)의 양 전극들(310, 320) 사이에 개재되는 소수성 절연막(290)의 유전율값보다 작게 조절할 수 있다. 따라서, 커패시터(300)의 커패시턴스를 높이면서도 유기 박막 트랜지스터(200)에서의 기생 커패시턴스는 획기적으로 감소시킬 수 있다.However, in the array according to the preferred embodiment of the present invention as shown in FIG. 6, the source of the hydrophobic insulating film 290 and the organic thin film transistor 200 interposed between the positive electrodes 310 and 320 of the capacitor 300. The gate insulating film 270 interposed between the electrode and the drain electrode 210 and the gate electrode 250 is formed of a different material, so that the dielectric constant of the gate insulating film 270 may have both the electrodes 310, It may be adjusted to be smaller than the dielectric constant value of the hydrophobic insulating film 290 interposed between 320. Therefore, the parasitic capacitance in the organic thin film transistor 200 may be significantly reduced while increasing the capacitance of the capacitor 300.

전술한 바와 같이 본 발명을 따르는 유기 박막 트랜지스터는 기판 상부에 소스 및 드레인 전극을 형성하는 단계와, 상기 소스 및 드레인 전극의 상호 대향된 부분을 노출시키는 개구부를 갖는 소수성 절연막을 형성하는 단계와, 상기 개구부 내에 유기 반도체층 및 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상부에 게이트 전극을 형성하는 단계를 포함할 수 있다.As described above, the organic thin film transistor according to the present invention comprises the steps of forming a source and a drain electrode on the substrate, forming a hydrophobic insulating film having an opening that exposes the opposite portions of the source and drain electrode, and The method may include forming an organic semiconductor layer and a gate insulating layer in the opening, and forming a gate electrode on the gate insulating layer.

이 때, 상기 소스 및 드레인 전극의 상호 대향된 부분을 노출시키는 개구부를 갖는 소수성 절연막을 형성하는 단계는, 불소계 고분자를 포함하는 포토레지스트 형성용 조성물을 이용한 포토리소그래피법을 이용하는 것이 바람직하다. 통상적으로 불소계 고분자의 경화물을 포함한 막은 UV 영역대에서의 흡수율이 낮아 레 이저 빔을 조사하는 등의 방법으로는 효과적으로 식각되지 않을 수 있다는 측면에서 불소계 고분자를 포함하는 포토레지스트 형성용 조성물을 이용하는 것이 바람직할 수 있는 것이다. 포토레지스트 형성용 조성물은 불소계 고분자를 포함하는 통상의 포토레지스트 형성용 조성물이거나, 통상의 포토레지스트 형성용 조성물에 불소계 고분자를 혼합하여 얻을 수 있다. 상기 포토레지스트 형성용 조성물로는 포지티브형 또는 네가티브형을 모두 사용할 수 있다.At this time, the step of forming a hydrophobic insulating film having an opening for exposing the opposing portions of the source and drain electrodes, it is preferable to use a photolithography method using a composition for forming a photoresist containing a fluorine-based polymer. In general, the film containing the cured product of the fluorine-based polymer has a low absorption rate in the UV region, so that it may not be etched effectively by a method such as irradiating a laser beam. It may be desirable. The composition for forming a photoresist may be a conventional composition for forming a photoresist including a fluorine-based polymer, or may be obtained by mixing a fluorine-based polymer with a composition for forming a conventional photoresist. As the composition for forming the photoresist, both positive and negative types may be used.

한편, 상기 유기 반도체층 및 게이트 절연막 중 적어도 하나는 잉크젯 프린팅법으로 형성할 수 있다. 잉크젯 프린팅법은 제조 비용이 저렴하여 대량 생산에 용이할 뿐만 아니라, 본 발명을 따르는 유기 박막 트랜지스터의 제조 방법에서는 소수성 절연막 내 개구부를 형성하여, 상기 개구부 내부에 유기 반도체층 및 게이트 절연막을 형성하므로, 통상적으로 친수성인 유기 반도체층 형성용 잉크 조성물 및 게이트 절연막 형성용 잉크 조성물은 상기 개구부 내로 정확하게 자동적으로 채워질 수 있다.On the other hand, at least one of the organic semiconductor layer and the gate insulating film may be formed by an inkjet printing method. The inkjet printing method is not only easy to mass production due to low manufacturing cost, but also in the method of manufacturing an organic thin film transistor according to the present invention, since an opening is formed in the hydrophobic insulating film, and an organic semiconductor layer and a gate insulating film are formed inside the opening. The ink composition for forming an organic semiconductor layer and the ink composition for forming a gate insulating film, which are usually hydrophilic, can be automatically and accurately filled into the opening.

도 7은 도 3에 도시된 유기 박막 트랜지스터를 구비한 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.FIG. 7 is a schematic cross-sectional view of an organic light emitting display device including the organic thin film transistor illustrated in FIG. 3.

상기와 같은 유기 박막 트랜지스터들은 플렉서블 특성이 좋은 바, 따라서 박막 트랜지스터를 구비하는 다양한 플렉서블 평판 디스플레이 장치에 이용될 수 있다. 이러한 평판 디스플레이 장치로서 액정 디스플레이 장치 및 유기 발광 디스플레이 장치 등 다양한 디스플레이 장치들이 있는 바, 이하에서는 유기 발광 디스플레이 장치에 상술한 바와 같은 유기 박막 트랜지스터가 구비된 경우에 대해 도 7을 참조하여 간략히 설명한다.Since the organic thin film transistors have good flexible characteristics, the organic thin film transistors may be used in various flexible flat panel display apparatuses having thin film transistors. As such a flat panel display device, there are various display devices such as a liquid crystal display device and an organic light emitting display device. Hereinafter, a case in which the organic light emitting display device includes the organic thin film transistor as described above will be briefly described with reference to FIG. 7.

상술한 실시예들에 따른 유기 박막 트랜지스터들을 구비하는 유기 발광 디스플레이 장치의 경우, 유기 박막 트랜지스터 및 발광 소자는 기판(100) 상에 구비된다.In the case of the organic light emitting display device including the organic thin film transistors according to the above-described embodiments, the organic thin film transistor and the light emitting device are provided on the substrate 100.

유기 발광 디스플레이 장치는 다양한 형태의 것이 적용될 수 있는 데, 본 실시예에 따른 유기 발광 디스플레이 장치는 유기 박막 트랜지스터를 구비한 능동 구동형(AM: active matrix) 발광 디스플레이 장치이다.The organic light emitting display device may be applied in various forms. The organic light emitting display device according to the present embodiment is an active matrix (AM) light emitting display device having an organic thin film transistor.

각 부화소들은 도 7에서 볼 수 있는 바와 같은 적어도 하나의 유기 박막 트랜지스터(200)를 구비한다. 도 7을 참조하면, 기판(100) 상에 필요에 따라 SiO2 등으로 버퍼층(미도시)이 형성될 수 있고, 그 상부로 전술한 바와 같은 유기 박막 트랜지스터가 구비된다. 물론 도 7에는 전술한 실시예 및 그 변형예 중 어느 하나의 경우의 유기 박막 트랜지스터가 도시된 것이며, 이에 본 발명이 한정되는 것은 아니다.Each subpixel includes at least one organic thin film transistor 200 as shown in FIG. 7. Referring to FIG. 7, a buffer layer (not shown) may be formed of SiO 2 on the substrate 100 as necessary, and the organic thin film transistor may be provided on the substrate 100. Of course, FIG. 7 illustrates an organic thin film transistor in any one of the above-described embodiments and modifications thereof, but the present invention is not limited thereto.

본 실시예에 따른 유기 발광 디스플레이 장치의 경우에는 유기 박막 트랜지스터의 소스 전극 및 드레인 전극(210) 중 일 전극이 유기 발광 소자(400)의 화소 전극(410)과 일체로 동일 평면 상에 구비되어 있는 것으로 도시되어 있다. 그러나 이는 일 예에 불과한 것이며, 유기 박막 트랜지스터(200)의 상부로 SiO2 등으로 이루어진 패시베이션막이 형성되고, 패시베이션막의 상부에 아크릴, 폴리이미드 등에 의한 화소정의막이 형성되도록 한 후, 그 화소정의막에 구비된 개구부 내에 유기 발광 소자가 구비될 수도 있는 등 다양한 변형이 가능함은 물론이다. 이하에서는 편의상 도 7에 도시된 구조를 기본으로 하여 설명하도록 한다.In the organic light emitting diode display according to the present exemplary embodiment, one of the source electrode and the drain electrode 210 of the organic thin film transistor is integrally provided on the same plane as the pixel electrode 410 of the organic light emitting diode 400. It is shown. However, this is only an example, and a passivation film made of SiO 2 or the like is formed on the organic thin film transistor 200, and a pixel definition film made of acryl, polyimide, etc. is formed on the passivation film, and then, on the pixel definition film. Various modifications are possible, such as the organic light emitting device may be provided in the provided opening. Hereinafter, for convenience, description will be made based on the structure shown in FIG. 7.

유기 발광 소자(400)는 상호 대향된 화소 전극(410) 및 대향 전극(420)과, 이 전극들 사이에 개재된 적어도 발광층을 포함하는 중간층(430)을 구비한다. 대향 전극(420)은 복수개의 화소들에 있어서 공통으로 형성될 수도 있는 등 다양한 변형이 가능하다.The organic light emitting diode 400 includes a pixel electrode 410 and an opposite electrode 420 facing each other, and an intermediate layer 430 including at least a light emitting layer interposed therebetween. The counter electrode 420 may be modified in various ways, such as may be commonly formed in a plurality of pixels.

한편, 도 7에는 중간층(430)이 부화소에만 대응되도록 패터닝된 것으로 도시되어 있으나 이는 부화소의 구성을 설명하기 위해 편의상 그와 같이 도시한 것이며, 중간층(430)은 인접한 부화소의 중간층과 일체로 형성될 수도 있음은 물론이다. 또한 중간층(430) 중 일부의 층은 각 부화소별로 형성되고, 다른 층은 인접한 부화소의 중간층과 일체로 형성될 수도 있는 등 그 다양한 변형이 가능하다.Meanwhile, in FIG. 7, the intermediate layer 430 is shown to be patterned so as to correspond only to the subpixels. However, the intermediate layer 430 is illustrated as such for convenience of description of the configuration of the subpixels, and the intermediate layer 430 is integral with the intermediate layer of the adjacent subpixels. Of course, it may be formed as. In addition, some layers of the intermediate layer 430 may be formed for each subpixel, and other layers may be integrally formed with an intermediate layer of an adjacent subpixel.

화소 전극(410)은 애노드 전극의 기능을 하고, 대향 전극(420)은 캐소드 전극의 기능을 한다. 물론, 이 화소 전극(410)과 대향 전극(420)의 극성은 반대로 되어도 무방하다.The pixel electrode 410 functions as an anode electrode, and the opposite electrode 420 functions as a cathode electrode. Of course, the polarity of the pixel electrode 410 and the counter electrode 420 may be reversed.

화소 전극(410)은 전술한 바와 같이 유기 박막 트랜지스터(200)의 소스 전극 및 드레인 전극(210) 중 어느 한 전극과 일체로 형성될 수 있다. 이 경우, 투명 전극 또는 반사형 전극으로 구비될 수 있다. 투명전극으로 사용될 때에는 ITO, IZO, ZnO 또는 In2O3로 구비될 수 있고, 반사형 전극으로 사용될 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3막이 형성된 구조를 취할 수 있다.As described above, the pixel electrode 410 may be integrally formed with any one of the source electrode and the drain electrode 210 of the organic thin film transistor 200. In this case, it may be provided as a transparent electrode or a reflective electrode. When used as a transparent electrode may be provided with ITO, IZO, ZnO or In 2 O 3 , when used as a reflective electrode Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr and compounds thereof After the reflective film is formed, or the like, a structure in which an ITO, IZO, ZnO, or In 2 O 3 film is formed thereon can be taken.

대향 전극(420)도 투명 전극 또는 반사형 전극으로 구비될 수 있는데, 투명 전극으로 사용될 때는 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물이 중간층(430)을 향하도록 증착한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3 등의 투명 전극 형성용 물질로 보조 전극이나 버스 전극 라인을 형성할 수 있다. 그리고 반사형 전극으로 사용될 때에는 위 Li, Ca, LiF/Ca, LiF/Al, Al, Mg 및 이들의 화합물을 전면 증착하여 형성한다.The counter electrode 420 may also be provided as a transparent electrode or a reflective electrode, and when used as a transparent electrode, Li, Ca, LiF / Ca, LiF / Al, Al, Mg, and compounds thereof are directed toward the intermediate layer 430. After the deposition, the auxiliary electrode or the bus electrode line can be formed thereon with a material for forming a transparent electrode such as ITO, IZO, ZnO or In 2 O 3 . And when used as a reflective electrode is formed by depositing the entire surface of Li, Ca, LiF / Ca, LiF / Al, Al, Mg and their compounds.

화소 전극(410)과 대향 전극(420) 사이에 구비되는 중간층(430)은 저분자 또는 고분자 유기물로 구비될 수 있다. 저분자 유기물을 사용할 경우 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 유기 발광층(EML: emissive layer), 전자 수송층(ETL: electron transport layer), 전자 주입층(EIL: electron injection layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다.The intermediate layer 430 provided between the pixel electrode 410 and the counter electrode 420 may be formed of low molecular weight or high molecular organic material. When using low molecular weight organic material, hole injection layer (HIL), hole transport layer (HTL), emissive layer (EML), electron transport layer (ETL), electron injection layer (EIL) The electron injection layer may be formed by stacking a single or complex structure, and the usable organic materials may be copper phthalocyanine (CuPc), N, N-di (naphthalen-1-yl) -N, N '-Diphenyl-benzidine (N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidine: NPB), tris-8-hydroxyquinoline aluminum ( Alq3) can be used in various ways.

고분자 유기물의 경우에는 대개 정공 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 정공 수송층으로 PEDOT를 사용하고, 발광 층으로 PPV(Poly-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용한다.In the case of the polymer organic material, the structure may include a hole transport layer (HTL) and a light emitting layer (EML). In this case, PEDOT is used as the hole transport layer, and poly-phenylenevinylene (PPV) and polyflu are used as the light emitting layer. High molecular organic materials such as polyfluorene are used.

기판(100) 상에 형성된 유기 발광 소자는, 대향 부재(미도시)에 의해 밀봉된다. 대향부재는 기판(100)과 동일하게 글라스 또는 플라스틱재로 구비될 수 있는 데, 이 외에도, 메탈 캡(metal cap) 등으로 형성될 수도 있다.The organic light emitting element formed on the substrate 100 is sealed by an opposing member (not shown). The opposing member may be formed of a glass or plastic material in the same manner as the substrate 100. In addition, the opposing member may be formed of a metal cap or the like.

이와 같은 유기 발광 디스플레이 장치에 있어서 전술한 실시예 및 그 변형예에 따른 유기 박막 트랜지스터들이 구비되도록 함으로써, 입력된 영상신호에 따라 정확하게 이미지를 구현하는 발광 디스플레이 장치를 제조할 수 있게 된다.In the organic light emitting display device as described above, the organic thin film transistors according to the above-described embodiments and modified examples may be provided, thereby making it possible to manufacture a light emitting display device that accurately implements an image according to an input image signal.

또한, 상기 실시예에 있어서 유기 발광 디스플레이 장치의 구조를 기준으로 본 발명을 설명하였으나, 유기 박막 트랜지스터들이 구비되는 디스플레이 장치들이라면 어떠한 디스플레이 장치들에도 본 발명이 적용될 수 있음은 물론이다.In addition, although the present invention has been described with reference to the structure of the organic light emitting display device in the above embodiment, the present invention may be applied to any display devices as long as the display devices are provided with the organic thin film transistors.

본 발명을 따르는 유기 박막 트랜지스터는 개구부를 갖는 소수성 절연막을 구비하며, 상기 개구부 내에 유기 반도체층 및 게이트 절연막을 구비하는 바, 상기 유기 반도체층 및 게이트 절연막을 잉크젯 프린팅법과 같은 인쇄법으로 형성할 경우 자동 패터닝이 가능할 뿐만 아니라 기생 커패시턴스는 획기적으로 감소되면서도, 이와 어레이 형태로 구비되는 커패시터의 커패시턴스는 높게 유지될 수 있다. 따라서, 상기 유기 박막 트랜지스터를 구비한 평판 디스플레이 장치는 우수한 전기적 특성을 갖출 수 있다.The organic thin film transistor according to the present invention includes a hydrophobic insulating film having an opening, and includes an organic semiconductor layer and a gate insulating film in the opening, and when the organic semiconductor layer and the gate insulating film are formed by a printing method such as an inkjet printing method, While not only the patterning is possible, the parasitic capacitance is greatly reduced, but the capacitance of the capacitor provided in the form of the array can be kept high. Therefore, the flat panel display device including the organic thin film transistor may have excellent electrical characteristics.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.Although the present invention has been described with reference to the embodiments shown in the drawings, these are merely exemplary, and those skilled in the art will understand that various modifications and equivalent other embodiments are possible. Therefore, the true technical protection scope of the present invention will be defined by the technical spirit of the appended claims.

Claims (16)

기판;Board; 상기 기판 상에 배치된 소스 전극 및 드레인 전극;A source electrode and a drain electrode disposed on the substrate; 상기 소스 전극과 상기 드레인 전극의 상호 대향된 부분을 노출시키는 개구부를 갖는 소수성 절연막;A hydrophobic insulating film having an opening for exposing opposed portions of the source electrode and the drain electrode; 상기 소수성 절연막의 개구부 내에 배치되어 상기 소스 전극 및 상기 드레인 전극에 각각 접하는 유기 반도체층;An organic semiconductor layer disposed in the opening of the hydrophobic insulating layer and in contact with the source electrode and the drain electrode, respectively; 상기 소수성 절연막의 개구부 내에 배치되어 상기 유기 반도체층을 덮는 게이트 절연막; 및A gate insulating film disposed in the opening of the hydrophobic insulating film to cover the organic semiconductor layer; And 상기 게이트 절연막 상에 배치된 게이트 전극;을 구비하는 것을 특징으로 하는 유기 박막 트랜지스터.And a gate electrode disposed on the gate insulating film. 제1항에 있어서,The method of claim 1, 상기 소수성 절연막은 불소계 고분자의 경화물을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.The hydrophobic insulating film is an organic thin film transistor comprising a cured product of a fluorine-based polymer. 제2항에 있어서,The method of claim 2, 상기 불소계 고분자가 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프타닐렌, 에틸렌-테트라플루오로에틸렌 및 폴리(비닐리덴 플루오라이드)로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 유기 박막 트랜지스터.The fluorine-based polymer is polytetrafluoroethylene, tetrafluoroethylene / perfluoro (alkyl vinyl ether) copolymer, tetrafluoroethylene / hexafluoropropylene copolymer, perfluorophenylene, perfluorobiphenylene, At least one selected from the group consisting of perfluoronaphtanylene, ethylene-tetrafluoroethylene and poly (vinylidene fluoride). 제1항에 있어서,The method of claim 1, 상기 개구부를 갖는 소수성 절연막이 불소계 고분자를 포함하는 포토레지스트 형성용 조성물을 이용하여 형성된 것을 특징으로 하는 유기 박막 트랜지스터.An organic thin film transistor, wherein the hydrophobic insulating film having the opening is formed using a composition for forming a photoresist containing a fluorine-based polymer. 제1항에 있어서,The method of claim 1, 상기 유기 박막 트랜지스터의 게이트 절연막의 유전율값이 상기 유기 박막 트랜지스터의 절연막의 유전율값보다 작은 것을 특징으로 하는 유기 박막 트랜지스터.And a dielectric constant value of the gate insulating film of the organic thin film transistor is smaller than that of the insulating film of the organic thin film transistor. 제1항에 있어서,The method of claim 1, 상기 게이트 절연막이 폴리비닐피롤리돈(PVP), 폴리스티렌, 스티렌-부타디엔 공중합체, 폴리비닐페놀, 폴리페놀, 폴리아크릴레이트, 폴리메틸메타크릴레이트(PMMA), 폴리아크릴아미드, 지방족 폴리아미드, 지방족-방향족 폴리아미드, 방향족 폴리아미드, 폴리아마이드이미드, 폴리이미드, 폴리아세탈, 폴리에틸렌글리콜, 폴리프로필렌글리콜, 에폭시 수지, 폴리페닐렌옥사이드, 폴리페닐렌설파이드, 폴리비닐알콜, 폴리비닐아세테이트(PVA), 폴리비닐리덴, 벤조사이클로부텐, 파릴렌, 시아 노셀룰로오스, 폴리(에테르 에테르)케톤, 폴리에틸렌테레프탈레이트, 폴리부틸렌테레프탈레이트, 폴리디히드록시메틸사이클로헥실 테레프탈레이트, 셀룰로오스 에스테르, 폴리카보네이트, 폴리테트라플루오로에틸렌, 테트라플루오로에틸렌/퍼플루오로(알킬 비닐에테르)공중합체, 테트라플루오로에틸렌/헥사플루오로프로필렌 공중합체, 퍼플루오로페닐렌, 퍼플루오로비페닐렌, 퍼플루오로나프타닐렌, 에틸렌-테트라플루오로에틸렌 및 폴리(비닐리덴 플루오라이드)로 이루어진 군으로부터 선택된 하나 이상의 경화물을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.The gate insulating film is polyvinylpyrrolidone (PVP), polystyrene, styrene-butadiene copolymer, polyvinylphenol, polyphenol, polyacrylate, polymethyl methacrylate (PMMA), polyacrylamide, aliphatic polyamide, aliphatic Aromatic polyamide, aromatic polyamide, polyamideimide, polyimide, polyacetal, polyethylene glycol, polypropylene glycol, epoxy resin, polyphenylene oxide, polyphenylene sulfide, polyvinyl alcohol, polyvinylacetate (PVA), Polyvinylidene, benzocyclobutene, parylene, cyanocellulose, poly (ether ether) ketone, polyethylene terephthalate, polybutylene terephthalate, polydihydroxymethylcyclohexyl terephthalate, cellulose ester, polycarbonate, polytetra Fluoroethylene, tetrafluoroethylene / perfluoro (with alkyl vinyl E) copolymers, tetrafluoroethylene / hexafluoropropylene copolymers, perfluorophenylene, perfluorobiphenylene, perfluoronaphtanylene, ethylene-tetrafluoroethylene and poly (vinylidene fluoride) An organic thin film transistor comprising at least one cured product selected from the group consisting of. 제1항에 있어서,The method of claim 1, 상기 유기 반도체층 및 상기 게이트 절연막 중 적어도 하나가 잉크젯 프린팅법을 이용하여 형성된 것을 특징으로 하는 유기 박막 트랜지스터.At least one of the organic semiconductor layer and the gate insulating film is formed by using an inkjet printing method. 제1항에 있어서,The method of claim 1, 상기 게이트 전극이 잉크젯 프린팅법을 이용하여 형성된 것을 특징으로 하는 유기 박막 트랜지스터.And the gate electrode is formed using an inkjet printing method. 제1항에 있어서,The method of claim 1, 상기 게이트 전극이 상기 소수성 절연막의 개구부 내에 배치된 것을 특징으로 하는 유기 박막 트랜지스터.And the gate electrode is disposed in the opening of the hydrophobic insulating film. 기판 상부에 소스 및 드레인 전극을 형성하는 단계;Forming a source and a drain electrode over the substrate; 상기 소스 및 드레인 전극의 상호 대향된 부분을 노출시키는 개구부를 갖는 소수성 절연막을 형성하는 단계;Forming a hydrophobic insulating film having an opening that exposes opposing portions of the source and drain electrodes; 상기 개구부 내에 유기 반도체층 및 게이트 절연막을 형성하는 단계; 및Forming an organic semiconductor layer and a gate insulating film in the opening; And 상기 게이트 절연막 상부에 게이트 전극을 형성하는 단계;Forming a gate electrode on the gate insulating layer; 를 포함하는 유기 박막 트랜지스터의 제조 방법.Method for manufacturing an organic thin film transistor comprising a. 제10항에 있어서,The method of claim 10, 상기 개구부를 갖는 소수성 절연막을 불소계 고분자를 포함하는 포토레지스트 형성용 조성물을 이용하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.A method of manufacturing an organic thin film transistor, wherein the hydrophobic insulating film having the opening is formed using a composition for forming a photoresist containing a fluorine-based polymer. 제10항에 있어서,The method of claim 10, 상기 유기 반도체층 및 게이트 절연막 중 적어도 하나를 잉크젯 프린팅법을 이용하여 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조 방법.At least one of the organic semiconductor layer and the gate insulating film is formed by an inkjet printing method. 제1항 내지 제9항 중 어느 한 항의 유기 박막 트랜지스터; 및The organic thin film transistor of any one of claims 1 to 9; And 상기 유기 박막 트랜지스터에 전기적으로 연결된 유기 발광 소자;를 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치.And an organic light emitting element electrically connected to the organic thin film transistor. 제13항에 있어서,The method of claim 13, 상기 유기 박막 트랜지스터에 전기적으로 연결된 커패시터를 더 구비하는 것을 특징으로 하는 유기 발광 디스플레이 장치.And a capacitor electrically connected to the organic thin film transistor. 제14항에 있어서,The method of claim 14, 상기 커패시터의 일 전극은 상기 유기 박막 트랜지스터의 소스 전극 및 드레인 전극과 동일 평면 상에 배치되고, 상기 커패시터의 타 전극은 상기 유기 박막 트랜지스터의 절연막 상에 배치되는 것을 특징으로 하는 유기 발광 디스플레이 장치.And one electrode of the capacitor is disposed on the same plane as the source electrode and the drain electrode of the organic thin film transistor, and the other electrode of the capacitor is disposed on the insulating film of the organic thin film transistor. 제13항에 있어서,The method of claim 13, 상기 유기 박막 트랜지스터의 게이트 절연막의 유전율값은 상기 유기 박막 트랜지스터의 절연막의 유전율값보다 작은 것을 특징으로 하는 유기 발광 디스플레이 장치.The dielectric constant value of the gate insulating film of the organic thin film transistor is smaller than the dielectric constant value of the insulating film of the organic thin film transistor.
KR1020050122585A 2005-12-13 2005-12-13 Organic thin film transistor, method for preparing the same and flat panel display device comprising the same KR100670376B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050122585A KR100670376B1 (en) 2005-12-13 2005-12-13 Organic thin film transistor, method for preparing the same and flat panel display device comprising the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050122585A KR100670376B1 (en) 2005-12-13 2005-12-13 Organic thin film transistor, method for preparing the same and flat panel display device comprising the same

Publications (1)

Publication Number Publication Date
KR100670376B1 true KR100670376B1 (en) 2007-01-16

Family

ID=38014002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050122585A KR100670376B1 (en) 2005-12-13 2005-12-13 Organic thin film transistor, method for preparing the same and flat panel display device comprising the same

Country Status (1)

Country Link
KR (1) KR100670376B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348025B1 (en) * 2007-04-04 2014-01-06 삼성전자주식회사 Method for manufacturing thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348025B1 (en) * 2007-04-04 2014-01-06 삼성전자주식회사 Method for manufacturing thin film transistor

Similar Documents

Publication Publication Date Title
US7601567B2 (en) Method of preparing organic thin film transistor, organic thin film transistor, and organic light-emitting display device including the organic thin film transistor
EP1657751B1 (en) Organic thin film transistor and method of manufacturing the same
KR100683766B1 (en) Flat panel display and method for fabricating the same
KR100659061B1 (en) Organic thin film transistor and Flat panel display with the same
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
KR100626082B1 (en) Flat panel display
KR100647704B1 (en) Organic thin film transistor, flat panel display apparatus comprising the organic thin film transistor, method of manufacturing the organic thin film transistor, method of manufacturing the flat panel display apparatus
KR100670379B1 (en) Organic thin film transistor, method of manufacturing the same, and organic light emitting display apparatus comprising the same
KR100858812B1 (en) A method for preparing an organic thin film transistor, organic thin film transistor and organic light emitting display device
KR100787439B1 (en) Organic thin film transistor, and organic light emitting display apparatus comprising the same
KR100751360B1 (en) Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and a flat panel display comprising the same
KR100670376B1 (en) Organic thin film transistor, method for preparing the same and flat panel display device comprising the same
KR100730185B1 (en) Method for preparing an organic thin film transistor, organic thin film transistor and flat panel display device comprising the same
KR100670349B1 (en) Flat panel display and method for fabricating the same
KR100730188B1 (en) Method of manufacturing organic thin film transistor and organic thin film transistor manufactured by the method
KR100822209B1 (en) Method of manufacturing organic emitting display apparatus
KR100708694B1 (en) Flat panel display and method for fabricating the same
KR100670354B1 (en) Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and flat panel display apparatus having the same
KR20070080705A (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device using the same
KR100659124B1 (en) Organic thin film transistor and organic light emitting display apparatus comprising the same
KR100730189B1 (en) Method of manufacturing organic thin film transistor, organic thin film transistor manufactured by the method, and a flat panel display comprising the same
KR100659123B1 (en) Gate insulating layer, organic thin film transistor comprising the same, and organic light emitting display apparatus comprising the organic thin film transistor
KR100751339B1 (en) Organic light emitting diode and method for fabricating the same
KR100730193B1 (en) Method of manufacturing organic light emitting display apparatus
KR100708695B1 (en) Flat panel display and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee