KR100670084B1 - 파이버 채널 스위치 패브릭의 하드웨어 강화 루프 레벨하드 조닝 - Google Patents

파이버 채널 스위치 패브릭의 하드웨어 강화 루프 레벨하드 조닝 Download PDF

Info

Publication number
KR100670084B1
KR100670084B1 KR1020027016621A KR20027016621A KR100670084B1 KR 100670084 B1 KR100670084 B1 KR 100670084B1 KR 1020027016621 A KR1020027016621 A KR 1020027016621A KR 20027016621 A KR20027016621 A KR 20027016621A KR 100670084 B1 KR100670084 B1 KR 100670084B1
Authority
KR
South Korea
Prior art keywords
port
fabric
frame
destination
zone
Prior art date
Application number
KR1020027016621A
Other languages
English (en)
Other versions
KR20030036216A (ko
Inventor
윌리암 알. 조지
프랭크 알. 드롭스
Original Assignee
큐로직 스위치 프로덕츠, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 큐로직 스위치 프로덕츠, 인크. filed Critical 큐로직 스위치 프로덕츠, 인크.
Publication of KR20030036216A publication Critical patent/KR20030036216A/ko
Application granted granted Critical
Publication of KR100670084B1 publication Critical patent/KR100670084B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/02—Details
    • H04L12/22—Arrangements for preventing the taking of data from a data transmission channel without authorisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/10—Network architectures or network communication protocols for network security for controlling access to devices or network resources
    • H04L63/101—Access control lists [ACL]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/356—Switches specially adapted for specific applications for storage area networks
    • H04L49/357—Fibre channel switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/30—Peripheral units, e.g. input or output ports
    • H04L49/3009—Header conversion, routing tables or routing tags
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/40—Constructional details, e.g. power supply, mechanical construction or backplane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S707/00—Data processing: database and file management or data structures
    • Y10S707/99931—Database or file accessing
    • Y10S707/99939—Privileged access

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Electronic Switches (AREA)
  • Switches With Compound Operations (AREA)
  • Switches Operated By Changes In Physical Conditions (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

하드웨어 강화 조닝은 소프트웨어 기반 조닝 기술들과 더불어 발생할 수 있는 스위치 네트워크에서의 할당된 존에 대한 침해에 대해 보호하도록 파이버 채널 스위치에 제공된다. 본 발명은 프레임이 파이버 채널 패브릭(Fibre Channel fabric)에 진입하는 시점 및 프레임이 패브릭을 떠나는 시점 양자 모두에서 프레임의 소스 아이디(Source ID; S_ID)의 하드웨어 기반 확인을 수행하기 위한 로직을 제공한다. S_ID는 사용가능 S_ID의 포함(inclusion) 리스트 또는 테이블과 비교하여 검증되며, 각 패브릭 포트에 대해 고유할 수 있다. 본 발명은 와일드 카드를 구현함으로써, 포함 테이블이 엔트리마다에 기초하여(entry-by-entry basis) 표현할 수 있는 소스들의 범위를 증가시키는 방식을 제공한다. S_ID가 유효한 경우에, 정상적으로 패브릭에 진입하고, 라우팅할 것이다. 유효하지 않은 경우에는, 프레임이 라우팅되지 않고, FC 규칙에 따라서 패브릭에 의해 처리될 것이다. 이는 프레임이 패브릭을 빠져나가는 시점에서 부정확한 S_ID가 테이블 구동 조닝을 침해하는 것을 방지하고, 스위치 네트워크에 접속된 디바이스들에 대한 비인증 액세스(unauthorized access)를 방지한다.
하드 조닝, 소프트 조닝, FC 채널 프레임, 파이버 채널 패브릭

Description

파이버 채널 스위치 패브릭의 하드웨어 강화 루프 레벨 하드 조닝{HARDWARE-ENFORCED LOOP-LEVEL HARD ZONING FOR FIBRE CHANNEL SWITCH FABRIC}
본 발명은 일반적으로 고 성능 스위칭 분야에 관한 것이며, 보다 구체적으로는 하드웨어적 조닝(zoning)을 강화하여, 접속된 디바이스로의 승인된 액세스에 대해 존의 설정(establishment)을 제공할 수 있는 파이버 채널 스위칭의 개량에 관한 것이다.
파이버 채널 표준은 컴퓨팅 및 데이터 처리 시스템용의 고성능 스위칭 솔루션을 제공하기 위해 수립되었다. 파이버 채널 스위치들의 고속 및 고 대역폭(high-bandwidth)이 유리하게 사용될 수 있는 애플리케이션의 예들은 컴퓨터들 및 고성능 저장 디바이스들을 상호접속하는 것을 포함하며, 다수의 컴퓨터 운영 환경에서 컴퓨터들을 상호접속하는 것을 포함하고 있다. 또한 어디에서든지 데이터 처리 네트워크의 지정된 노드들 또는 노드들의 그룹들을 사이에서는 다수의 고속 데이터 상호접속이 수립되어야만 한다.
파이버 채널 표준인 ANSI X3.T11은 기능 및 성능의 표준 및 계층을 폭넓게 정의하지만, 이러한 기능을 제공함에 있어 사용되는 구현 기술들을 기술하지는 않는다. 파이버 채널 기능들을 구현하는 스위치의 특정 설계물을 스위치인 "패브릭(fabric)"이라고 한다. 본 발명은 파이버 채널 스위치에 있어서의 진보에 관한 것이기 때문에, 여기서 본 발명의 기술은 파이버 채널(이하 "FC"라 칭함) 스위치의 분야에서의 전문 용어와 기타 정의된 용어들을 사용하고, 또한 FC 표준은 정의를 위해 참조될 수 있다.
데이터 보존 및 보안의 이유로, 일부 네트워크에서는 어떤 호스트 또는 디바이스가 액세스를 제어해 왔었는가를 확인하는 것이 필요하다. 예를 들면, 임의의 호스트가 임의의 저장 디바이스에만 액세스하도록 허용될 수 있고, 또한 그 반대일 수 있다. 이러한 요건은 영향받은 호스트 또는 디바이스가 부속(attaching)된 임의의 채널 또는 채널 그룹이 다른 채널 또는 채널 그룹과의 통신으로부터 분리되어야 한다는 것을 의미한다. 종래 기술의 시스템들에서 조닝 기술은 스위치에 접속된 다양한 소스들 또는 목적지들에 대해 유효하다고 고려될 어드레스들의 존들을 정의하는 데 사용된다.
소프트 조닝: 문제점
현재 존재하는 파이버 채널 조닝의 문제점은 그것이 종종 소프트 조닝이라 불리는 소프트웨어 강화 조닝(software-enforced zoning)이라는 것이다. 소프트 조닝에서는, FC 패브릭의 N_포트 및 NL_포트에 접속된 디바이스는 패브릭에 로그인하고, 네임 서버의 조회를 하여 원격 디바이스들의 FC 어드레스(D_ID)와 함께, 그 원격 디바이스들 중 어느 것과 이 디바이스가 통신할 수 있는 지를 판정한다. 네임 서버는 로그인 요구자의 존 또는 존들에 있는 (D_ID에 의한) 디바이스의 집합을 로그인 응답시 리스팅함으로써, 존을 정의하고, 강화한다. 이러한 방식으로, 디바이스는 네임서버에 의해 배포된(given out) 이러한 D_ID만을 사용함으로서 존을 부여(honor)한다.
그러나, 이것은 모든 디바이스가 규칙을 따르고, 하드웨어 고장이 없는 경우에만 동작한다. 소프트 조닝은 다음과 같은 방식으로 침해될 수 있다.
ㆍ존은 부정확한 D_ID를 생성하는 HBA 소프트웨어 에러에 의해 우연히 침해될 수 있다.
ㆍ존은, 소스 디바이스 및 목적지 디바이스 사이의 어딘가에서 D_ID가 손상되는, 하드웨어 고장에 의해 침해될 수 있다.
ㆍ존은 다른 HBA들이 부속된 곳을 찾기 위해 모든 D_ID을 순회하는 HBA들과 같이, 무례하지만 고의적이 아닌 HBA들에 의해 우연히 침해될 수 있다.
ㆍ존은 시스템을 혼란시킬 의도가 있는 HBA들에 의해 고의적으로 침해될 수 있다.
본 발명은, 여기에서 하드 조닝이라 칭하는 하드웨어 강화 조닝(hardware-enforced zoning)을 제공함으로서 본질적으로 소프트 조닝 시스템이 가진 상술한 문제들을 해결한다. 하드 조닝은 상술한 우발적인 또는 의도적인 소프트 조닝 문제들에 의한 할당된 조닝의 침해를 방지하고, 이에 의해 시스템 데이터 보존 및 보안을 향상시킬 수 있다.
하드 조닝은 프레임이 패브릭으로 진입하려는 시점 또한 프레임이 패브릭을 떠나는 시점 양자 모두에서 프레임의 소스 ID(S_ID)에 대한 하드웨어 체크를 사용함으로서 소프트 조닝 문제들을 해결한다.
도 1에 도시된 바와 같이, 본 발명에 따르면, 프레임 S_ID는 프레임이 패브릭으로 진입하는 시점에 (E_포트를 제외한, F_포트 또는 FL_포트에서) 유효로 되어, 프레임이 패브릭을 나가는 시점에서 부정확한 S_ID가 테이블 구동(table-driven) 조닝을 침해하는 것을 방지한다. S_ID가 유효한 경우, 패브릭을 진입하여 정상으로 라우팅할 것이다. 무효의 경우, 프레임은 라우팅되지 않고, FC 규칙에 따른 패브릭에 의해 처리될 것이다.
프레임 S_ID는 프레임이 패브릭을 빠져나가는 시점에서 (E_포트를 제외한, F_포트 또는 FL_포트에서) 유효로 되어, S_ID에 기초하여 프레임이 첨부된 N_포트 또는 NL_포트가 속하는 존 또는 존들의 일부라는 것을 보증한다. 리스트의 사이즈가 구현-의존형이고, 각 엔트리가 이 목적지에 프레임을 송신하도록 허용된 소스를 정의하는 경우, 프레임 S_ID는 그 포트에 대해 유효인 S_ID의 리스트에 대해 비교된다. S_ID가 리스트의 엔트리와 매칭하는 경우, 그것은 패브릭으로부터 목적지로 라우팅된다. S_ID가 리스트에서 어떤 엔트리와도 매칭하지 않는 경우, 프레임은 목적지로 전달되지 않고, FC 규칙에 따라 패브릭에 의해 처리된다.
이러한 방법은 E_포트에 의해 함께 접속된 동종 스위치 디바이스를 포함하는 패브릭 클라우드(fabric cloud)와, E_포트에 의해 함께 접속된 동종 스위치 디바이스를 포함하는 클라우드(cloud) 모두에 작용하고, 상술된 방법으로 S_ID 기반 하드 조닝을 사용하는 모든 스위치 디바이스를 제공한다.
또한 이러한 방법은 일부 동종 디바이스가 S_ID 하드 조닝을 구비하고 있고 다른 것들은 그렇지 않을 때 부분적으로 사용된다. 이러한 경우에, 그렇게 구비된 디바이스는 그렇게 구비되지 않은 디바이스에서 패브릭으로 진입하는 프레임으로부터 제외한, 전체 하드 조닝 보호를 제공받으며, 그것의 S-ID는 부정확하다.
또한 이러한 방법은, 그렇게 구비된 디바이스에서, 일부 패브릭 포트가 하드 조닝 보호로부터 의도적으로 제외되도록 작용하여, 의도적인 반이중(half-duplex) 하드 조닝 경우를 생성한다. 이는 유한한 범위를 갖는 하드 조닝 S_ID 포함 리스트(inclusion list)의 한계 주변에서 동작하도록 행해질 수 있다.
본 발명의 하드 조닝 방법 및 스위치는 다음의 것들을 포함하는 많은 바람직한 특징을 제공한다:
ㆍ본 발명의 방법들 및 기술들은 프레임이 패브릭을 탈출하도록 허가되기 전에, 사용가능 S_ID의 포함 리스트에 대하여 프레임 S_ID를 하드웨어 검증(hardware verification)함으로써 수행되는 스위치 패브릭에서의 하드 조닝 형태를 제공한다.
ㆍ본 발명은 최대 FC 패브릭을 넘어 임의의 목적지(N_포트 또는 NL_포트)에 대하여 다수의 오버래핑 하드 존들을 허용한다. S_ID 포함 리스트는 존이 전체 파이버 채널 16,777,216 어드레스 스패이스 내의 임의의 노드들을 포함하도록 허용하는 24비트 어드레스에 기초한다.
ㆍ본 발명은 다수의 오버래핑 하드 존이 프레임 소스 및 프레임 목적지 양자 모두에서, 루프 디바이스가 담당하는 초정밀 FC 어드레싱 입도(粒狀; granularity)로 구현되도록 허용하는데, 루프 상의 126개의 가능한 노드들의 각각은 고유 존 특성을 표현할 수 있다.
ㆍ본 발명은 적법한(legal) S_ID 값의, 각 패브릭 포트에 대해 고유한 포함 테이블에 의해 패브릭 목적지 포트(F_포트 또는 FL_포트)에서 하드 조닝을 달성할 수 있다. 포함 테이블은 하드웨어에 의해 사용되어 적법한 프레임을 전달하고, 적법하지 않은 프레임을 제한한다. 이 메카니즘은 의도적인 또한 비의도적인 존 경계 침해를 예방한다.
ㆍ본 발명은 다양한 비교 제어와 함께, 각각이 24비트 S_ID 값을 포함하는 다수의 엔트리를 포함하고, CAM으로 구현되는 프로그램가능 하드웨어 테이블로서의 포함 테이블을 구현한다. 통상적으로 단일 엔트리는 F_포트에 부속된 N_포트, 또는 FL_포트에 부속된 NL_포트 등의 단일 소스를 표현한다.
ㆍ본 발명은 포트 값, 또는 포트 및 영역 값들의 비교를 못하게 할 수 있는 와일드 카드를 엔트리마다에 기초하여(entry-by-entry basis) 구현함으로서, 포함 테이블이 표현할 수 있는 소스의 범위를 증가시키는 방식을 제공한다. 따라서 단일 엔트리는 영역 내의 모든 포트, 또는 도메인 내의 모든 포트 및 영역을 표현할 수 있다.
ㆍ본 발명은 범위에 대한 예외를 구현함으로서, 범위의 유연성이 증가하도록 허용한다. 단일 엔트리는 범위를 정의하고, 하나 이상의 엔트리는 범위의 예외를 정의한다.
ㆍ본 발명은 프레임들이 패브릭에 진입할 때 포트의 고유 ID에 대해 S_ID의 확인을 행함으로써 거짓 S_ID를 통한 존 침해를 방지한다. 유효 S_ID는 정상적으로 라우팅되나 무효 S_ID는 라우팅되지 않는다.
ㆍ본 발명은 S_ID의 포함 리스트가 허용하는 만큼의 많은 존들에 한 F_포트와 이에 부속된 N_포트가 속하는 것을 허용한다.
ㆍ본 발명은 루프당 복수개의 존을 허용하며, 또한 하나의 루프 내에서 존들이 중첩되는 것도 허용한다. 루프에서 지원되는 존의 개수는 가변적(n)이며, 적어도 2개이며, 조건이 허용하는 한 더 클 수도 있다. (포트 또는 AL_PA에 기반한) 임의의 루프 디바이스는 1개 내지 n개의 존에 속할 수 있다.
ㆍ본 발명은 F_포트에서의 전체 존의 개수를 제한하거나 루프에서의 전체 존의 개수를 제한하고 있으나, 패브릭 내의 전체 존의 개수에는 제한을 두지 않는다.
ㆍ본 발명은 단일 스위치 요소(도메인)를 구비하는 패브릭과, E_포트에 의해 함께 접속되어 있는 복수개의 동종의 스위치들을 구비하는 패브릭과, E_포트에 의해 함께 접속되어 있는 복수개의 이종의 스위치들을 구비하는 패브릭을 포함한다.
ㆍ본 발명은 특정한 프레임 유형들이 조닝에 의해 영향을 받지 않도록 한다. FC 공지된 S_ID를 갖는 프레임과 패브릭 자체로부터 제공되는 임의의 프레임은 조닝에서 제외되어, 이들은 항상 라우팅된다.
ㆍ본 발명은 공지된 무례한 S_ID를 하드웨어에서 인식하도록 하여, 이들 프레임에 대해서는 패브릭 매니저가 예외로서 처리하기보다는 바로 토싱(tossing) 처리하는 등 다른 처리를 한다.
ㆍ본 발명은 양 단부에서 양방향의 트래픽 하드 조닝이 강화되는 이중(duplex) 조닝과 일 단부에서만 하드 조닝이 강화되는 반이중 조닝에 모두 적용된다. 반이중 조닝은 몇몇 토폴로지에 대한 S_ID 포함 테이블의 한계를 해결할 수 있으며, 패브릭이 다수의 스위치 유형들을 포함하고 그 일부만이 하드 조닝을 채용하고 있는 경우에는 필수적이다.
도 1은 본 발명의 일면에 따른 S_ID 확인 지점을 나타내는 FC 패브릭 클라우드의 모식도.
도 2는 본 발명의 일면에 따른 소스 포트의 S_ID 확인을 나타내는 패브릭의 일부분에 대한 블록도.
도 3은 본 발명의 일면에 따른 목적지 포트의 S_ID 확인을 나타내는 패브릭의 일부분에 대한 블록도.
도 4는 도 3의 확인시 사용될 수 있는 SIL(Source S_ID Inclusion List)의 엔트리의 도면.
도 5는 본 발명의 일 특징에 따른 S_ID 비교를 나타내는 패브릭의 일부분에 대한 블록도.
도 6은 본 발명의 일 특징에 따른 SIL 엔트리 비교를 나타내는 패브릭의 일부분에 대한 블록도.
도 7은 소스 존 마스크 포맷을 나타내는 도면.
도 8은 목적지 존 마스크 포맷을 나타내는 도면.
도 9는 본 발명의 일 특징에 따른 하드 조닝 상태를 나타내는 도면.
도 10은 하드 조닝에 의해 복수개의 호스트를 복수개의 저장장치에 접속할 때 본 발명을 이용하는 예(예 A)의 도면.
도 11은 하드 조닝에 의해 복수개의 호스트를 복수개의 저장장치에 접속할 때 와일드 카딩(wild carding) 기술을 이용하는 예(예 B)의 도면.
도 12는 하드 조닝에 의해 복수개의 호스트를 복수개의 저장장치에 접속할 때, 예외를 갖는 와일드 카딩(wild carding with exceptions) 기술을 이용하는 예(예 C)의 도면.
이상, 도 1을 참조하여 S_ID 확인의 전반적인 동작에 대해 설명하였다. 아래에서는 도면 및 표를 참조하여 그 상세한 동작을 설명하기로 한다.
소스 패브릭 포트 S_ID 확인
도 1은 소스 패브릭 포트의 S_ID 확인 기술을 나타낸 것이다. 이 기술은 하드 조닝 메커니즘이 유효하도록, 인입 프레임 S_ID 값들이 적법한 것임을 보장한다. 이 특징은 F_포트 및 FL_포트에 대해서만 인에이블되고 E_포트에 대해서 디스에이블되어야 하므로, 인에이블/디스에이블 제어가 필요하다.
고유 ID 레지스터(1)는 패브릭 포트 로직에 존재하며, 통상적으로는 포트에 대해 선택된 어떤 ID에 패브릭 매니저(15)에 의해 기입되나, 동작 제약이 많은 간단한 설계의 로직 내에 하드 와이어될(hard-wired) 수도 있다. 고유 ID는 F_포트 또는 FL_포트의 도메인 및 영역(Area)이다. 또한, 인에이블 하드 조닝 FF(2)는 패브릭 포트 로직에 상주하며, 패브릭 매니저(15)에 의해 기입되는데, 이는 F_포트 및 FL_포트에서 특징을 인에블하고 E_포트에서 특징을 디스에이블한다.
인입 프레임(3)은 파싱(parsing)되고 프레임 워드 2의 S_ID의 콘텐츠(비트 23:0)가 상기 회로에 제시된다. 프레임 S_ID의 도메인 및 영역(5) 및 프레임 워드 2의 비트 23-8은 비교기(11)에서 고유 ID 레지스터(1)의 도메인 및 영역(6)에 대해 비교된다. 매칭/비매칭(mismatching) 여부가 게이트(14)에 공급된다.
만약 비교 오류가 있고 인에이블 하드 조닝부(2)가 활성 상태인 경우에는, 게이트(10)에서는 무효 프레임 S_ID를 지정한다. 이 경우, 프레임은 정상적으로 라우팅되지 않고(의도한 목적지에 도달하지 못하게 되며), 통상적으로 패브릭 매니저에 전달되어 스위치들의 파이버 채널 규칙에 따라서 처리된다. 즉, 통상적으로 S_ID 테스트에 실패한 클래스2 프레임에 대해서는 원인 코드를 첨부하여 송신처에 회신하며, S_ID 테스트에 실패한 클래스3 프레임에 대해서는 토싱(tossing) 처리하는 것을 의미한다.
프레임 S-ID에 비교 오류가 없거나 인에이블 하드 조닝부(2)가 비활성 상태인 경우에는, 게이트(10)는 프레임이 정상적으로 라우팅할 것임을 지정하며, 이는 프레임 D_DI에 지정된 패브릭 목적지 포트로 프레임이 라우팅할 것임을 의미한다.
이 특징은, S_ID가 어떤 식으로든 적법하지 않은 경우에는 패브릭에 진입하는 프레임이 전달되지 않음을 보장한다.
목적지 패브릭 포트 S_ID 밸리데이션
도 3을 참조하여 설명한 목적지 패브릭 포트 S_ID 확인은 인출 프레임을 부속된 장치에 전달함에 있어 적법한 것임을 보장한다. 이 특징은 F_포트 및 FL_포트에 대해서는 인에이블되고 E_포트에 대해서는 디스에이블되어야 하므로 인에이블/디스에이블 제어가 필요하다.
선형 테이블과의 문제
이상적으로는, S_ID 하드 조닝은 패브릭에 부속된 각각의 호스트 버스 어댑터(HBA)에서 수행될 것이다. 각 호스트 버스 어댑터(HBA)는 자신의 고유한 조닝 테이블을 갖고 있다. 그러나, FC 표준에서는 패브릭 내에 하드 및 소프트 조닝 기능이 포함되는 것을 요구한다.
선형 포함 테이블은 가장 명쾌(straightforward)한 것으로 보일 수도 있다. 그러나, FC 어드레싱 범위 내의 임의의 어드레스에 대해 작업하기 위해서는 매우 큰 테이블이 필요하다. F_포트의 경우, 모든 가능한 FC 소스 어드레스에 대한 엔트리를 가질 것이고, 이는 결과적으로 [256개 도메인]*[256개 영역]*[256개 포트]로 되어 16,777,216개의 테이블 엔트리/포트의 깊이가 된다. FL_포트의 경우에도, 테이블이 126개에 달하는 루프 디바이스를 표현해야 하며, 각 루프 디바이스는 다른 존에 속할 수 있으므로, 각각에 대하여 고유한 선형 포함 테이블이 필요하게 된다. 그러면, FL_포트에 대한 포함 테이블 엔트리의 총수는 [256]*[256]*[256]*[126] 2,113,929,216개 테이블 엔트리/포트가 된다.
짧은 선형 존 테이블이 사용될 수 있는데, 여기서 통상 도메인1/영역0, 즉 포트0에서의 값에서 시작하여, 구현된 최대의 테이블 사이즈까지 순차 증가하는 제한된 어드레스의 집합이 경제적일 수 있다. 그러나, 이들 테이블은 임의의 FC 어드레스를 표현할 수 없어, 처리 가능한 패브릭을 크게 제한하게 된다. 예컨대, 테이블이 512개의 엔트리를 갖는다면, 0x01 및 0x02 도메인 내의 모든 어드레스를 표현할 수 있지만 0x03 내지 0xEF 도메인 내의 어드레스는 표현할 수 없다.
이 방법은 CAM(Content Addressable Memory)으로서 설계된 24비트의 S_ID의 랜덤 테이블을 이용하며, CAM에서는 비교 또는 포함을 동시에 추구하는 모든 CAM 엔트리에 대하여 프레임 S_ID를 비교하고 있다. 이들 엔트리는 24비트이므로, CAM이 임의의 FC 어드레스를 표현할 수 있지만 FC 최대값에 훨씬 못 미치는 FC 어드레스에 대한 부분집합만을 표현하는 것으로 제한된다. 예컨대, CAM은 16 내지 256개의 어드레스를 경제적으로 보유할 수 있지만 리소스의 응용 및 이용성에 다소 의존함을 예상할 수 있다.
이 방법은 목적지가 FL_포트인 경우에도 패브릭 포트 송신기에 대해 하나의 CAM만을 가지므로, 126개의 루프 목적지와 동작해야 한다. 이 때문에, CAM은 각 S_ID 엔트리에 대해 소스 존 마스크를 제공하는데, 각 S_ID 엔트리는 별개의 참조 테이블 내에 포함된 목적지 존 마스크에 대해 비교된다.
패브릭 포트 송신기당 하나의 목적지 존 마스크 테이블이 있고, 각 엔트리가 루프 목적지, 즉 AL_PD를 표현하며, 전형적으로 테이블은 126개의 적법한 AL_PD 모두에 대한 엔트리를 가진다.
CAM 기반 포함 테이블
이 테이블은 S_ID 포함 리스트(SIL)를 이용하여, 어떤 소스들이 이 포트로 송신되도록 허용되는지를 기술하고, 또한 목적지가 루프인 경우에는 각 소스가 어떤 존에 속하는지를 기술한다.
또한, 이 테이블은 목적지가 루프인 경우에만 이용되는 AL_PD 존 리스트(AZL)를 이용하며, 목적지 AL_PA가 어떤 존에 속하는지를 기술한다.
S_ID 포함 리스트(SIL)
S_ID 포함 리스트(SIL)(31)는 패브릭 매니저가 문제의 포트와 동일한 존에 속하는 것으로 간주하고 있는 24비트 S_ID의 프로그램가능 리스트로서, 여기서 각 엔트리는 또한 2비트의 비교 마스크 및 소스 존 마스크를 갖는다. S_ID 포함 리스트는 존의 정보에 기초하여 패브릭 매니저(32)에 의해 기입된다. S_ID 포함 리스트(31)의 크기는 임의의 크기로 할 수 있지만, 통상적으로 가능한 한 많은 소스를 허용하고, 가능한 한 많은 토폴로지를 커버할 수 있되, 경제적 관점에서 실현이 가능한 개수의 엔트리를 포함한다. S_ID 포함 리스트(31)는 S_ID 비교기(34)에 S_ID 비교 정보(33)를 제공하며, 소스 존 마스크 먹스(42)에 소스 존 마스크(41)를 제공한다.
S_ID 포함 리스트(31)의 엔트리 포맷은 도 4에 나타낸 바와 같다.
"소스 S_ID"는 24비트로서, "비교 마스크"의 값이 00이 아닌 경우에 적법한 소스 S_ID를 정의한다. 0x0 내지 FFFFFF 범위의 FC 어드레스 내의 임의의 S_ID를 표현할 수 있다.
"소스 존 마스크"는 가변 크기의 비트 마스크로서, 소스가 속하는 존 또는 존들을 정의한다. 존 마스크에 대한 설명은 다음과 같다.
"비교 마스크"는 프레임 S_ID에 대한 비교가 발생하는 방법을 정의한다.
00 = 슬롯이 유효하지 않음. 이 엔트리에 대한 비교는 불가능함
01 = 마스크 없음. 도메인/영역/포트를 비교함[하기의 주석 1 참조]
10 = 포트를 마스크함. 도메인/영역을 비교함[하기의 주석 2 참조]
11 = 영역 및 포트를 마스크함. 도메인을 비교함[하기의 주석 3 참조]
[주석 1] 엔트리는 정확히 1개의 소스를 표현함.
[주석 2] 엔트리는 126개의 소스를 표현할 수 있음.
[주석 3] 엔트리는 256*126 = 32,256 소스를 나타낼 수 있다.
S_ID 비교
S_ID 비교기(34)(도 5 참조)는 SIL(31) 내의 모든 엔트리와 동시에 프레임의 S_ID를 비교하여 그 결과를 하드 조닝 스테이트 머신(47)에 제공하는데 사용된다. 각 SIL(31) 엔트리는, SIL(31) 엔트리(33)의 비교 마스크와 S_ID값을 이용하여, 프레임들 S_ID(23:0)(37)에 대해 비교된다. 매칭이 이루어졌을 때, S_ID 비교기(34)는 선택된 엔트리 번호를 소스 존 마스크 멀티플렉서(42)를 제어하는 값(43)으로 인코딩한다. 히트(45) 및 멀티플 히트(46) 상태는 처리를 위해 하드 조닝 스테이트 머신(47)에 실린다.
S_ID 비교기(34)는 상술한 바와 같은 모든 SIL 엔트리 비교기로부터의 히트/낫 상태(Hit/not state)를 처리될 프레임에 대한 노 히트(No Hit), 히트(Hit), 또는 멀티플 히트(Multiple Hit) 상태로 추출한다. 또한 히트의 모든 번호를 소스 존 마스크 멀티플렉서에서 사용되는 2진값으로 인코딩한다.
도 6에 도시된 바와 같이, 모든 SIL 엔트리에 대한 자율 비교 회로가 있다. 히트/낫 히트 출력은 디스틸러에 제공된다(도 5 참조).
디스틸러(Distiller)
디스틸러는 SIL 엔트리 비교의 결과를 처리한다.
미스(miss)는 히트 또는 멀티플 히트 어느 것도 발생하지 않을 때 발생한다. 이는 프레임이 거부되게 한다.
히트는 하나의 엔트리를 비교하는 경우에 발생한다. 이는 프레임이 수용되게 하는 제1 단계, SIL/AZL 존 마스크가 비교되는 제2 단계이다.
멀티플 히트는 2개 이상의 엔트리를 비교하는 경우에 발생한다. 이는 프레임이 거부되게 한다. 이는 범위에 대한 예외가 수행되는 방식이며, 또한 프로그램 에러를 포함한다.
엔트리 번호는 히트상에서 소스 존 마스크 멀티플렉서에 대해 멀티플렉서를 선택하는데 사용된다.
소스 존 마스크 멀티플렉서
소스 존 마스크 멀티플렉서(42)는 프레임 S_ID와 매칭되는 소스 S_ID와 관련된 존 마스크를 생성한다. 프레임 S_ID와 매칭되는 SIL(31) 엔트리의 인코딩된 값인 멀티플렉서 선택(43)은 S_ID 비교기(34)에 의해 생성된다. 소스 존 마스크 멀티플렉서 출력(44)은 목적지 존 마스크(40)에 대해 그것을 비교할 하드 조닝 스테이트 머신(47)에 제공된다.
소스 존 마스크는 루프가 처리하도록 설계된 존들이 얼마나 많은지에 따라 임의 비트 수를 포함할 수 있다. 예를 들면, 4비트 존 마스크는 루프가 4개까지의 존을 가질 t수 있고, 8비트 마스크는 8개의 존을 허용한다는 것을 의미한다. SIL(31) 내의 소스 존 마스크의 크기는 AZL(38)내의 목적지 존 마스크의 크기와 동일하여야 한다.
AL_PD 존 리스트(AZL)
AZL(38)(도 3)은 각 목적지 루프 포트에 대한 존 마스크를 포함하는 모든 적법한 AL_PA에 대한 하나의 엔트리인, 126-엔트리 프로그램가능 표이다. 프레임 AL_PD(36)는 어드레스를 AZL(38)에 제공하며, 목적지 존 마스크(40)를 생성하고, 목적지 존 마스크(40)는 소스 존 마스크(44)에 대해 그것을 비교할 하드 조닝 스테이트 머신(47)에 주어진다. AZL은 존 정보에 기초하여 패브릭 매니저(39)에 의해 기입된다. 루프가 할당가능한 AL_PA들의 선택시 제한되지 않도록 하기 위하여, AZL은 각각의 적법한 AL_PA에 대해 하나인, 126개의 엔트리를 갖는 것이 바람직하다. 만일 AL_PA 범위를 제한하는 것이 허용된다면 더 적은 엔트리들이 가능하다.
목적지 존 마스크는 루프가 처리하도록 설계된 존들이 얼마나 많은지에 따라 임의 비트 수를 포함할 수 있다. 예를 들면, 4비트 존 마스크는 루프가 4개까지의 존을 가질 수 있고, 8비트 마스크는 8개의 존을 허용한다는 것을 의미한다. AZL(38) 내의 목적지 존 마스크의 크기는 SIL(31)내의 소스 존 마스크의 크기와 동일하여야 한다.
하드 조닝 인에이블
하드 조닝 인에이블(53)(도 3)은 포트 상의 하드 조닝을 인에이블 또는 디스에이블되하록 프로그램된 기억 소자이며, 조닝 및 토폴라지 정보에 기초하여 패브릭 매니저(54)에 의해 기입된다. 하드 조닝이 패브릭 클라우드에 사용되는 경우, 이는 F_포트 및 FL_포트 상에서는 활성으로 설정되고 E_포트 상에서는 비활성으로 설정될 것이다.
하드 조닝 인에이블(52)의 상태는 하드 조닝 스테이트 머신(47)에 공급되어 함수를 조절한다. 하드 조닝 인에이블(52)은 포트에 고유하며, 인입 프레임들에 대해서는 S_ID 확인을 인에이블/디스에이블하는 동일 기억 소자이다.
하드 조닝 스테이트 머신
하드 조닝 스테이트 머신(47)(도 9)은 특정 포트에서 패브릭을 빠져나가려는 모든 프레임들의 배치를 결정한다.
ㆍ하드 조닝이 디스에이블이면;
- 모든 프레임들은 이 함수를 통과시키고, 다른 패브릭 함수 대신에, 패브릭으로부터 목적지 노드로 전달된다.
ㆍ하드 조닝이 인에이블이면;
- 프레임 S_ID이 0xFxxxxx - FFFFFF의 범위내에 있거나, 스위치 박스 프로세서에서 나온 프레임이 복잡하다면, 하드 조닝은 무시되고 프레임은 정상적으로 라우팅된다.
- 포트가 F_포트이면, S_ID 비교만이 요구된다. 이 경우에, 존 마스크는 논리적으로 관계가 없지만, SIL 내의 모든 존 마스크와 AZL 내의 모든 존 마스크는 모든 경우에 존 마스크 비교를 보증하는 몇몇 값(예를 들면, hex FF)으로 설정된다. F_포트가 존 마스크 비교를 디스에이블하여 존 마스크를 프로그램해야 하는 것을 방지하는 경우에 설계가 이루어질 수 있음에 유의하라.
- 포트가 FL_포트인 경우, 비교는 동일하지만, 존 마스크는 현재 관련되고, 사용중인 실제 존에 따라 프로그램되어야 한다.
- SIL 내에 히트가 있지만, SIL 존 마스크 = 00인 경우, 프레임은 무효이다. 이는 공지의 배드 소스를 거부하는 의도적인 방법이다.
- SIL 내에 멀티플 히트가 있는 경우, 프레임은 무효이다. 이는 범위 함수에 대한 예외를 수행한다.
소스 존 마스크(62)는 소스 존 마스크 멀티플렉서(42)에 의해 제공된다. 목적지 존 마스크(63)는 AZL(38)에 의해 제공된다. 비트 방식 비교는 AND 게이트(66)내의 2개의 마스크간에 이루어지고, 이들 모두 게이트(67)에서 함께 OR되며, 임의의 비트쌍이 설정되면 활성이며 어떠한 비트쌍도 설정되지 않으면 비활성이다.
함수(68)는 모든 소스 존 마스크 비트가 제로인 경우에 활성이다. 이는 즉각적인 토스를 보장하기 위해 이러한 방식으로 태그(tag)되었던 공지된 배드 S_ID에 대한 테스트이다.
S_ID 히트(60)와 S_ID 멀티플 히트(61)는 S_ID 비교기(34)로부터 생겨난 것이다. 하드 조닝 인에이블(65)은 동일명(52)의 기억 소자로부터 생겨난 것이다. S_ID = 0xFxxxxx + 프레임 소스 = 패브릭 매니저(64)에 대한 해석은 국부적으로 이루어진다.
AND 게이트(69)는 소스 존 마스크 = 0인 프레임의 무조건적인 토스를 명한다.
AND 게이트(70)는 프레임이 일반적인 하드 조닝 테스트를 통과하였기 때문에 유효하다는 것을 명한다.
AND 게이트(71)는 일반적인 프레임 유효를 명한다.
예 A:
FL_포트 상의 멀티플 기억 소자에 접속된 F_포트 상의 멀티플 호스트
도 10의 도면은 기억장치에 액세스하는 스위치에 부속된 2개의 호스트를 도시하고 있다. 하드 조닝은 호스트 A가 존 A 내의 디스크를 액세스만 할 수 있고, 호스트 B는 존 B내의 디스크를 액세스만 할 수 있도록 설정된다. 호스트 A와 호스트 B는 또한 서로 액세스할 수 있으며, 호스트 A와 호스트 B는 일부 디스크에 대한 액세스를 공유한다. 존 마스크는 존 A에 할당된 비트 0과 존 B에 할당된 비트 1을 갖는다.
각 패브릭 포트에 대한 프로그램가능 값들은 다음과 같다.
포트 01,00(도메인 01, 영역 00): 호스트 A
예 A SIL 콘텐츠
SIL 엔트리 비교 마스크 (bin) 도메인값 (hex) 영역값 (hex) 포트값 (hex) 소스 존 마스크(hex) 코멘트
0 02 01 03 xx FF 호스트 B
1 01 01 01 04 01 루프 x, 알파 = 04 (존 A에 속함)
2 01 01 01 05 03 루프 x, 알파 = 05 (존 A 및 B에 속함)
3 01 01 02 03 01 루프 y, 알파 = 03 (존 B에 속함)
예 A AZL 콘텐츠
AZL 엔트리(hex) 데스트 존 마스크(hex) 코멘트
모두 FF
포트 01,01(도메인 01, 영역 01): 루프 X
예 A SIL 콘텐츠
SIL 엔트리 비교 마스크 (bin) 도메인값 (hex) 영역값 (hex) 포트값 (hex) 소스 존 마스크(hex) 코멘트
0 02 01 00 xx 01 호스트 A (존 A에 속함)
1 02 01 03 xx 02 호스트 B (존 B에 속함)
예 A AZL 콘텐츠
AZL 엔트리(hex) 데스트 존 마스크(hex) 코멘트
04 01 존 A에 속함
05 03 존 A 및 B에 속함
06 02 존 B에 속함
그외 00
포트 01,02(도메인 01, 영역 02): 루프 Y
예 A SIL 콘텐츠
SIL 엔트리 비교 마스크 (bin) 도메인값 (hex) 영역값 (hex) 포트값 (hex) 소스 존 마스크(hex) 코멘트
0 02 01 00 xx 01 호스트 A (존 A에 속함)
1 02 01 03 xx 02 호스트 B (존 B에 속함)
예 A AZL 콘텐츠
AZL 엔트리(hex) 데스트 존 마스크(hex) 코멘트
01 02 존 B에 속함
02 02 존 B에 속함
03 01 존 A에 속함
그외 00
포트 01,03(도메인 01, 영역=03): 호스트 B
예 A SIL 콘텐츠
SIL 엔트리 비교 마스크 (bin) 도메인값 (hex) 영역값 (hex) 포트값 (hex) 소스 존 마스크(hex) 코멘트
0 02 01 00 xx FF 호스트 A
1 01 01 01 06 02 루프 x, 알파 = 06 (존 B에 속함)
2 01 01 01 05 03 루프 x, 알파 = 05 (존 A 및 B에 속함)
3 01 01 02 02 02 루프 y, 알파 = 02 (존 B에 속함)
4 01 01 02 01 02 루프 y, 알파 = 01 (존 B에 속함)
예 A AZL 콘텐츠
AZL 엔트리(hex) 데스트 존 마스크(hex) 코멘트
모두 FF
상술한 바와 같이 구성되는 경우, 예 A에 대한 원하는 하드 조닝, 도 10이 달성된다.
예 B: 와일드 카딩
도 11의 예는 단일의 와일드 카딩된 SIL 엔트리가, 도메인 내의 모든 장치들을 나타낼 수 있는 방법을 도시하고 있다. 이는 동일 도메인내의 다른 포트들의 일부는 존 A에 있으며 나머지 도메인내의 모든 포트들은 존 A의 일부인, 하드 조닝에 대한 호스트 A의 관점을 나타낸다.
포트 01, 03 (도메인 01, 영역 00): 호스트 A
예 B SIL 콘텐츠
SIL 엔트리 비교 마스크 (bin) 도메인값 (hex) 영역값 (hex) 포트값 (hex) 소스 존 마스크 (hex) 코멘트
0 02 01 01 xx FF 도메인1, 영역1의 디바이스
1 02 01 03 xx FF 도메인1, 영역3의 디바이스
2 03 02 xx xx FF 도메인2의 모든 디바이스
예 B AZL 콘텐츠
AZL 엔트리 데스트 존 마스크 코멘트
전체 FF
상술한 바와 같이 구성되는 경우, 예 B에 대한 바람직한 하드 조닝, 도 11이 달성된다. 이러한 예는 하나의 엔트리에 의해 전체 도메인이 어떻게 표현될 수 있는지를 보여주는 것임에 주목한다. 이것과 동일한 방법이 하나의 엔트리를 갖는 전체 도메인/영역을 나타내는데 사용될 수 있으며, 모든 포트들은 하나의 엔트리를 갖는 것으로 표현될 수 있다.
예 C: 예외를 갖는 와일드 카딩
도 12의 예는 예 B의 경우와 동일한 토폴로지를 묘사하고 있지만, 와일드 카드에 대한 예외를 갖고 있다. 이는 하드 조닝에 대한 호스트 A'의 관점을 나타내는 것으로, 동일 도메인내 다른 포트들 중 일부는 존 A에 있으며, 다른 도메인내의 포트 중 대부분이기는 하지만 전부는 아닌 포트들이 존 A의 일부가 된다.
포트 01, 03 (도메인 01, 영역 = 00): 호스트 A
예 C SIL 콘텐츠
SIL 엔트리 비교 마스크 (bin) 도메인값 (hex) 영역값 (hex) 포트값 (hex) 소스 존 마스크 (hex) 코멘트
0 02 01 01 xx FF 도메인1, 영역 1의 디바이스
1 02 01 03 xx FF 도메인1, 영역 3의 디바이스
2 03 02 xx xx FF 도메인2의 모든 디바이스
3 02 02 02 xx FF 도메인2의 예외 (예외)
예 C AZL 콘텐츠
AZL 엔트리 데스트 존 마스크 코멘트
전체 FF
상술한 바와 같이 구성되는 경우, 예 C의 바람직한 하드 조닝, 도 12가 달성된다. 4개의 엔트리는 7개의 소스를 나타낸다는 점에 주목한다. 이는 단일 엔트리를 갖는 도메인의 와일드 카딩을 나타내지만 그 도메인에 대한 예외의 경우 부가 엔트리를 사용한다는 점에도 주목한다. 이는 또한 모든 포트들을 커버하는 도메인/영역을 와일드 카딩하는데 사용될 수도 있지만, 도메인/영역에 대한 각각의 포트 예외의 경우 부가 엔트리들을 사용한다.
본 발명은 데이터 보존 및 보안을 위해 확고한 하드웨어 강화 조닝을 제공함으로써 개선된 FC 스위치 기법을 제공하는 것임을 상술한 설명으로부터 알 수 있을 것이다. 특정 실시예 및 기법이 설명되고 있지만, 본 발명은 이러한 특정 실시예에 국한되는 것은 아니며, 본 발명의 범주 내에서 여러 다양한 변형 실시가 가능한 것임을 알 수 있을 것이다.

Claims (12)

  1. 파이버 채널 스위칭(Fibre Channel Switching)시 루프 레벨 어드레스들에 대한 하드 조닝(hard zoning) 보호 방법에 있어서,
    파이버 채널 패브릭(Fibre Channel fabric)의 포트에서 프레임을 수신하는 단계;
    상기 포트의 고유 ID와 상기 프레임의 S_ID를 비교하고, 그 비교에 기초하여, 유효 프레임을 그 목적지 F_포트 또는 FL_포트로 라우팅하는 단계;
    상기 목적지 포트에서, 상기 조닝시 허용된 소스들의 포함 리스트(inclusion list)와 상기 프레임의 S_ID를 비교하여 상기 목적지 포트에 전송하고, 루프 레벨 어드레스들의 경우, 상기 목적지의 존과 상기 소스의 존을 비교하는 단계; 및
    유효 프레임들의 경우, 부속된 디바이스 또는 디바이스들의 루프에 상기 프레임을 상기 목적지 포트를 통해 전송하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    포함 리스트와 상기 프레임의 S_ID를 비교하는 단계는 상기 목적지 포트와 연관된 콘텐트 어드레스가능 메모리(content addressable memory)를 사용하여 S_ID들의 동시 비교를 행하는 단계를 포함하는 방법.
  3. 제1항에 있어서,
    소스와 목적지 존들의 비교시 상기 목적지 포트에 부속된 루프당 복수의 존이 존재하는 방법.
  4. 제1항에 있어서,
    소스와 목적지 존들의 비교시 상기 목적지 포트에 부속된 루프당 복수의 오버랩핑 존이 존재하는 방법.
  5. 제1항에 있어서,
    상기 포함 리스트는 파이버 채널 포트값 또는 포트와 영역값의 비교를 디스에이블하기 위한 와일드 카드 지정(wild card designation)들을 표현할 수 있는 방법.
  6. 제1항에 있어서,
    상기 포함 리스트는 S_ID 값들의 범위를 정의하는 엔트리와 상기 범위에 대한 예외들을 정의하는 부가 엔트리들을 가질 수 있으며, 허용된 S_ID들의 비교는 상기 범위와 예외들에 기초하는 방법.
  7. 파이버 채널 스위치에 있어서,
    프레임들을 수신하기 위한 소스 포트로서 접속가능한 포트;
    상기 소스 포트와 연관되고, F_포트 또는 FL_포트로서 사용될 경우, 상기 프레임의 S_ID와 상기 소스 포트의 고유 ID를 비교하도록 동작가능하며, 스위치 패브릭을 통해 유효 프레임들을 라우팅하도록 동작하는 S_ID 밸리데이터(validator);
    유효 S_ID들의 고유 포함 테이블 및 정의된 조닝에 따라 상기 포트에 부속된 루프 디바이스들 및 디바이스들의 존들을 가지는 목적지 F_포트 또는 FL_포트로서 상기 패브릭을 통해 라우팅된 프레임을 수신하는 포트; 및
    상기 패브릭을 통해 목적지 포트로 라우팅된 프레임들의 존들과 S_ID를 상기 포함 리스트에 대하여 비교하고, 상기 포트에 부속된 디바이스들 및 루프 디바이스들에 유효 소스들 및 존들을 갖는 프레임들만을 전송하도록 상기 목적지 포트와 동작 가능하게 연관되는 목적지 포트 S_ID 밸리데이터
    를 갖는 파이버 채널 스위치.
  8. 제7항에 있어서,
    상기 목적지 포트 S_ID 밸리데이터는 상기 프레임 S_ID와 포함 테이블 내의 엔트리들을 동시에 비교하도록 동작하는 콘텐트 어드레스가능 메모리를 포함하는 파이버 채널 스위치.
  9. 제7항에 있어서,
    상기 정의된 조닝은 상기 목적지 포트에 부속되는 루프당 복수의 존을 포함하는 파이버 채널 스위치.
  10. 제7항에 있어서,
    상기 정의된 조닝은 상기 목적지 포트에 부속되는 루프당 복수의 오버랩핑 존을 포함하는 파이버 채널 스위치.
  11. 제7항에 있어서,
    상기 포함 테이블은 와일드 카드 지정들을 표현할 수 있으며, 상기 목적지 포트 밸리데이터는 그에 응답하여 파이버 채널 포트 값 또는 포트와 영역값의 비교를 디스에이블할 수 있도록 동작가능한 파이버 채널 스위치.
  12. 제7항에 있어서,
    상기 포함 테이블은 S_ID 값들의 범위를 정의하는 지정과 상기 범위에 대한 예외들을 정의하는 부가 엔트리들을 표현할 수 있으며, 이에 응답하여 상기 목적지 포트 밸리데이터는 상기 범위를 수용하지만 예외들은 수용하지 않도록 동작가능한 파이버 채널 스위치.
KR1020027016621A 2000-06-05 2001-06-05 파이버 채널 스위치 패브릭의 하드웨어 강화 루프 레벨하드 조닝 KR100670084B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US20941300P 2000-06-05 2000-06-05
US60/209,413 2000-06-05
PCT/US2001/018159 WO2001095566A2 (en) 2000-06-05 2001-06-05 Hardware-enforced loop-level hard zoning for fibre channel switch fabric

Publications (2)

Publication Number Publication Date
KR20030036216A KR20030036216A (ko) 2003-05-09
KR100670084B1 true KR100670084B1 (ko) 2007-01-17

Family

ID=22778655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027016621A KR100670084B1 (ko) 2000-06-05 2001-06-05 파이버 채널 스위치 패브릭의 하드웨어 강화 루프 레벨하드 조닝

Country Status (9)

Country Link
US (2) US7248580B2 (ko)
EP (1) EP1290837B1 (ko)
JP (1) JP4741039B2 (ko)
KR (1) KR100670084B1 (ko)
AT (1) ATE376735T1 (ko)
AU (1) AU2001275252A1 (ko)
CA (1) CA2410932C (ko)
DE (1) DE60131079T2 (ko)
WO (1) WO2001095566A2 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6697359B1 (en) * 1999-07-02 2004-02-24 Ancor Communications, Inc. High performance switch fabric element and switch systems
EP1238486B1 (en) * 1999-12-10 2008-10-15 Qlogic Switch Products, Inc. Method and apparatus for credit-based flow control in Fibre Channel systems
CA2410932C (en) 2000-06-05 2010-04-13 Qlogic Switch Products, Inc. Hardware-enforced loop-level hard zoning for fibre channel switch fabric
US7978695B2 (en) * 2000-06-05 2011-07-12 Qlogic Switch Products, Inc. Hardware-enforced loop and NPIV hard zoning for fibre channel switch fabric
US20030055932A1 (en) * 2001-09-19 2003-03-20 Dell Products L.P. System and method for configuring a storage area network
US20030140128A1 (en) * 2002-01-18 2003-07-24 Dell Products L.P. System and method for validating a network
US7230929B2 (en) * 2002-07-22 2007-06-12 Qlogic, Corporation Method and system for dynamically assigning domain identification in a multi-module fibre channel switch
US7154886B2 (en) * 2002-07-22 2006-12-26 Qlogic Corporation Method and system for primary blade selection in a multi-module fiber channel switch
US7397768B1 (en) 2002-09-11 2008-07-08 Qlogic, Corporation Zone management in a multi-module fibre channel switch
US6886141B1 (en) 2002-10-07 2005-04-26 Qlogic Corporation Method and system for reducing congestion in computer networks
US7152132B2 (en) * 2003-07-16 2006-12-19 Qlogic Corporation Method and apparatus for improving buffer utilization in communication networks
US7684401B2 (en) 2003-07-21 2010-03-23 Qlogic, Corporation Method and system for using extended fabric features with fibre channel switch elements
US7466700B2 (en) * 2003-07-21 2008-12-16 Qlogic, Corporation LUN based hard zoning in fibre channel switches
US7792115B2 (en) 2003-07-21 2010-09-07 Qlogic, Corporation Method and system for routing and filtering network data packets in fibre channel systems
US7430175B2 (en) 2003-07-21 2008-09-30 Qlogic, Corporation Method and system for managing traffic in fibre channel systems
US7580354B2 (en) * 2003-07-21 2009-08-25 Qlogic, Corporation Multi-speed cut through operation in fibre channel switches
US7894348B2 (en) 2003-07-21 2011-02-22 Qlogic, Corporation Method and system for congestion control in a fibre channel switch
US7477655B2 (en) * 2003-07-21 2009-01-13 Qlogic, Corporation Method and system for power control of fibre channel switches
US7447224B2 (en) * 2003-07-21 2008-11-04 Qlogic, Corporation Method and system for routing fibre channel frames
US7420982B2 (en) 2003-07-21 2008-09-02 Qlogic, Corporation Method and system for keeping a fibre channel arbitrated loop open during frame gaps
US7406092B2 (en) 2003-07-21 2008-07-29 Qlogic, Corporation Programmable pseudo virtual lanes for fibre channel systems
US7558281B2 (en) * 2003-07-21 2009-07-07 Qlogic, Corporation Method and system for configuring fibre channel ports
US7573909B2 (en) * 2003-07-21 2009-08-11 Qlogic, Corporation Method and system for programmable data dependant network routing
US7525983B2 (en) * 2003-07-21 2009-04-28 Qlogic, Corporation Method and system for selecting virtual lanes in fibre channel switches
US7646767B2 (en) 2003-07-21 2010-01-12 Qlogic, Corporation Method and system for programmable data dependant network routing
JP4210922B2 (ja) * 2003-10-27 2009-01-21 ソニー株式会社 撮像装置および方法
US7103504B1 (en) 2003-11-21 2006-09-05 Qlogic Corporation Method and system for monitoring events in storage area networks
US7340167B2 (en) * 2004-04-23 2008-03-04 Qlogic, Corporation Fibre channel transparent switch for mixed switch fabrics
US7930377B2 (en) 2004-04-23 2011-04-19 Qlogic, Corporation Method and system for using boot servers in networks
US7669190B2 (en) 2004-05-18 2010-02-23 Qlogic, Corporation Method and system for efficiently recording processor events in host bus adapters
US7676611B2 (en) 2004-10-01 2010-03-09 Qlogic, Corporation Method and system for processing out of orders frames
US8295299B2 (en) 2004-10-01 2012-10-23 Qlogic, Corporation High speed fibre channel switch element
US8335231B2 (en) * 2005-04-08 2012-12-18 Cisco Technology, Inc. Hardware based zoning in fibre channel networks
US8464238B1 (en) 2006-01-31 2013-06-11 Qlogic, Corporation Method and system for managing storage area networks
US20070220124A1 (en) * 2006-03-16 2007-09-20 Dell Products L.P. System and method for automatically creating and enabling zones in a network
US7770208B2 (en) * 2006-03-28 2010-08-03 International Business Machines Corporation Computer-implemented method, apparatus, and computer program product for securing node port access in a switched-fabric storage area network
US7769842B2 (en) * 2006-08-08 2010-08-03 Endl Texas, Llc Storage management unit to configure zoning, LUN masking, access controls, or other storage area network parameters
US7613816B1 (en) 2006-11-15 2009-11-03 Qlogic, Corporation Method and system for routing network information
US7769931B1 (en) * 2007-02-15 2010-08-03 Emc Corporation Methods and systems for improved virtual data storage management
US8321908B2 (en) 2007-06-15 2012-11-27 Cisco Technology, Inc. Apparatus and method for applying network policy at a network device
US8031703B2 (en) 2008-08-14 2011-10-04 Dell Products, Lp System and method for dynamic maintenance of fabric subsets in a network
CN101626343B (zh) * 2009-08-05 2012-04-04 华为技术有限公司 数据包交换的方法、装置和通信设备
US8958429B2 (en) 2010-12-22 2015-02-17 Juniper Networks, Inc. Methods and apparatus for redundancy associated with a fibre channel over ethernet network
US8364852B1 (en) * 2010-12-22 2013-01-29 Juniper Networks, Inc. Methods and apparatus to generate and update fibre channel firewall filter rules using address prefixes
US9893989B2 (en) 2013-06-24 2018-02-13 Hewlett Packard Enterprise Development Lp Hard zoning corresponding to flow
US11100023B2 (en) * 2017-09-28 2021-08-24 Intel Corporation System, apparatus and method for tunneling validated security information
US11922043B2 (en) * 2021-06-08 2024-03-05 EMC IP Holding Company LLC Data migration between storage systems

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4162375A (en) * 1972-03-23 1979-07-24 Siemens Aktiengesellschaft Time-divison multiplex switching network with spatial switching stages
GB2074815B (en) * 1980-04-24 1984-06-27 Plessey Co Ltd Telecommunications switching network using digital switching modules
US4475192A (en) 1982-02-16 1984-10-02 At&T Bell Laboratories Data packet flow control scheme for switching networks
US4546468A (en) * 1982-09-13 1985-10-08 At&T Bell Laboratories Switching network control circuit
US4569043A (en) * 1983-06-22 1986-02-04 Gte Automatic Electric Inc. Arrangement for interfacing the space stage to the time stages of a T-S-T digital switching system
US4725835A (en) * 1985-09-13 1988-02-16 T-Bar Incorporated Time multiplexed bus matrix switching system
US4821034A (en) * 1987-02-06 1989-04-11 Ancor Communications, Inc. Digital exchange switch element and network
US5144622A (en) * 1988-02-15 1992-09-01 Hitachi, Ltd. Network system
US5367520A (en) * 1992-11-25 1994-11-22 Bell Communcations Research, Inc. Method and system for routing cells in an ATM switch
JPH0758770A (ja) * 1993-08-12 1995-03-03 Hitachi Cable Ltd マルチポート中継装置
US5412653A (en) 1993-10-15 1995-05-02 International Business Machines Corporation Dynamic switch cascading system
GB9401092D0 (en) * 1994-01-21 1994-03-16 Newbridge Networks Corp A network management system
GB9408574D0 (en) * 1994-04-29 1994-06-22 Newbridge Networks Corp Atm switching system
US5633867A (en) * 1994-07-01 1997-05-27 Digital Equipment Corporation Local memory buffers management for an ATM adapter implementing credit based flow control
US5598541A (en) * 1994-10-24 1997-01-28 Lsi Logic Corporation Node loop port communication interface super core for fibre channel
US5687172A (en) * 1994-12-30 1997-11-11 Lucent Technologies Inc. Terabit per second distribution network
US5528591A (en) 1995-01-31 1996-06-18 Mitsubishi Electric Research Laboratories, Inc. End-to-end credit-based flow control system in a digital communication network
US5748612A (en) * 1995-08-10 1998-05-05 Mcdata Corporation Method and apparatus for implementing virtual circuits in a fibre channel system
US6047323A (en) * 1995-10-19 2000-04-04 Hewlett-Packard Company Creation and migration of distributed streams in clusters of networked computers
US5610745A (en) * 1995-10-26 1997-03-11 Hewlett-Packard Co. Method and apparatus for tracking buffer availability
JPH09247176A (ja) * 1996-03-11 1997-09-19 Hitachi Ltd 非同期転送モード交換方式
KR100194813B1 (ko) * 1996-12-05 1999-06-15 정선종 멀티채널/멀티캐스트 스위칭 기능을 갖는 패킷 스위칭장치 및 이를 이용한 패킷 스위칭 시스템
US6188690B1 (en) * 1996-12-12 2001-02-13 Pmc-Sierra, Inc. Method and apparatus for high speed, scalable communication system
JP3156623B2 (ja) 1997-01-31 2001-04-16 日本電気株式会社 ファイバチャネルファブリック
US6014383A (en) * 1997-02-10 2000-01-11 Compaq Computer Corporation System and method for controlling multiple initiators in a fibre channel environment
US6118776A (en) * 1997-02-18 2000-09-12 Vixel Corporation Methods and apparatus for fiber channel interconnection of private loop devices
US6185203B1 (en) 1997-02-18 2001-02-06 Vixel Corporation Fibre channel switching fabric
US6160813A (en) * 1997-03-21 2000-12-12 Brocade Communications Systems, Inc. Fibre channel switching system and method
US5825748A (en) 1997-04-08 1998-10-20 International Business Machines Corporation Credit-based flow control checking and correction system
US5987028A (en) * 1997-05-12 1999-11-16 Industrial Technology Research Insitute Multiple channel ATM switch
US6081512A (en) * 1997-06-30 2000-06-27 Sun Microsystems, Inc. Spanning tree support in a high performance network device
US6324181B1 (en) * 1998-04-16 2001-11-27 3Com Corporation Fibre channel switched arbitrated loop
CA2295065A1 (en) * 1998-04-29 1999-11-04 Shang-Tse Chuang Packet-switch system
US6289386B1 (en) * 1998-05-11 2001-09-11 Lsi Logic Corporation Implementation of a divide algorithm for buffer credit calculation in a high speed serial channel
US6411599B1 (en) * 1998-05-29 2002-06-25 International Business Machines Corporation Fault tolerant switching architecture
US6330236B1 (en) * 1998-06-11 2001-12-11 Synchrodyne Networks, Inc. Packet switching method with time-based routing
US7165152B2 (en) * 1998-06-30 2007-01-16 Emc Corporation Method and apparatus for managing access to storage devices in a storage system with access control
US7756986B2 (en) * 1998-06-30 2010-07-13 Emc Corporation Method and apparatus for providing data management for a storage system coupled to a network
US6885664B2 (en) * 1998-07-22 2005-04-26 Synchrodyne Networks, Inc. Distributed switching system and method with time-based routing
US6597691B1 (en) * 1998-09-01 2003-07-22 Ancor Communications, Inc. High performance switching
JP2000134258A (ja) * 1998-10-22 2000-05-12 Chokosoku Network Computer Gijutsu Kenkyusho:Kk コネクション設定型ネットワークにおける経路制御方式
US6765919B1 (en) * 1998-10-23 2004-07-20 Brocade Communications Systems, Inc. Method and system for creating and implementing zones within a fibre channel system
US6424658B1 (en) * 1999-01-29 2002-07-23 Neomagic Corp. Store-and-forward network switch using an embedded DRAM
US6308220B1 (en) * 1999-01-29 2001-10-23 Neomagic Corp. Circulating parallel-search engine with random inputs for network routing table stored in a wide embedded DRAM
US6697359B1 (en) 1999-07-02 2004-02-24 Ancor Communications, Inc. High performance switch fabric element and switch systems
EP1238486B1 (en) * 1999-12-10 2008-10-15 Qlogic Switch Products, Inc. Method and apparatus for credit-based flow control in Fibre Channel systems
US6484173B1 (en) * 2000-02-07 2002-11-19 Emc Corporation Controlling access to a storage device
US7978695B2 (en) 2000-06-05 2011-07-12 Qlogic Switch Products, Inc. Hardware-enforced loop and NPIV hard zoning for fibre channel switch fabric
CA2410932C (en) 2000-06-05 2010-04-13 Qlogic Switch Products, Inc. Hardware-enforced loop-level hard zoning for fibre channel switch fabric

Also Published As

Publication number Publication date
US7248580B2 (en) 2007-07-24
US20080002687A1 (en) 2008-01-03
WO2001095566A3 (en) 2002-06-13
AU2001275252A1 (en) 2001-12-17
US20030179748A1 (en) 2003-09-25
JP2004501565A (ja) 2004-01-15
DE60131079D1 (de) 2007-12-06
JP4741039B2 (ja) 2011-08-03
EP1290837B1 (en) 2007-10-24
EP1290837A2 (en) 2003-03-12
US7684398B2 (en) 2010-03-23
WO2001095566A2 (en) 2001-12-13
DE60131079T2 (de) 2008-08-07
CA2410932A1 (en) 2001-12-13
KR20030036216A (ko) 2003-05-09
CA2410932C (en) 2010-04-13
ATE376735T1 (de) 2007-11-15

Similar Documents

Publication Publication Date Title
KR100670084B1 (ko) 파이버 채널 스위치 패브릭의 하드웨어 강화 루프 레벨하드 조닝
US7260636B2 (en) Method and apparatus for preventing unauthorized access by a network device
US7978695B2 (en) Hardware-enforced loop and NPIV hard zoning for fibre channel switch fabric
US5864683A (en) System for providing secure internetwork by connecting type enforcing secure computers to external network for limiting access to data based on user and process access rights
US8880893B2 (en) Enterprise information asset protection through insider attack specification, monitoring and mitigation
US7100201B2 (en) Undetectable firewall
US7673147B2 (en) Real-time mitigation of data access insider intrusions
US5944824A (en) System and method for single sign-on to a plurality of network elements
KR100358387B1 (ko) 네트워크망에서 내부자원의 보호기능이 강화된 보안장치및 그 운용방법
EP1717999B1 (en) Bridged network with spanning tree abnormality detection
KR100789504B1 (ko) 통신 방법, 통신 네트워크에 대한 침입 방지 방법 및 침입시도 검출 시스템
CA2197219A1 (en) Apparatus and method for restricting access to a local computer network
JPH02228749A (ja) Ｌａｎにおける無許可サービス防止方法及びシステム
US20030050962A1 (en) Method and apparatus for securing information access
US7167958B2 (en) Second storage system equipped with security system and a method of controlling the second storage system
US6915429B1 (en) System and method for fiber channel remote activation and enhanced security
Cisco Sophisticated Unknown User Handling
KR20030080412A (ko) 외부네트워크 및 내부네트워크로부터의 침입방지방법
CN111614610A (zh) 一种基于软件定义的私有区块链网络DDoS防御方法
KR20020063314A (ko) 데이터통신망의 보안시스템 및 그 방법
WO2006103656A2 (en) Database security pre and post processor
KR100352520B1 (ko) 데이터통신네트워크에서의 해킹방지장치와 그 방법
KR102246290B1 (ko) 소프트웨어 정의 네트워크 기반 망 분리 방법, 장치 및 컴퓨터 프로그램
Sadlier Storage Area Networks: An Information Security Perspective
Bruniges A security related architecture for a TNB supporting confidentiality and integrity based policies

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee