KR100667935B1 - Organic thin film transistor, method of manufacturing the same and flat panel display device with the organic thin film transistor - Google Patents

Organic thin film transistor, method of manufacturing the same and flat panel display device with the organic thin film transistor Download PDF

Info

Publication number
KR100667935B1
KR100667935B1 KR1020040096210A KR20040096210A KR100667935B1 KR 100667935 B1 KR100667935 B1 KR 100667935B1 KR 1020040096210 A KR1020040096210 A KR 1020040096210A KR 20040096210 A KR20040096210 A KR 20040096210A KR 100667935 B1 KR100667935 B1 KR 100667935B1
Authority
KR
South Korea
Prior art keywords
organic semiconductor
source
layer
semiconductor layer
thin film
Prior art date
Application number
KR1020040096210A
Other languages
Korean (ko)
Other versions
KR20060057141A (en
Inventor
안택
서민철
구재본
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040096210A priority Critical patent/KR100667935B1/en
Priority to US11/282,633 priority patent/US7719496B2/en
Priority to JP2005337634A priority patent/JP5025943B2/en
Priority to CN200510003495A priority patent/CN100585901C/en
Publication of KR20060057141A publication Critical patent/KR20060057141A/en
Application granted granted Critical
Publication of KR100667935B1 publication Critical patent/KR100667935B1/en
Priority to US12/662,192 priority patent/US8318533B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate

Landscapes

  • Thin Film Transistor (AREA)

Abstract

본 발명의 목적은 유기 반도체층과 소오스/드레인 전극 사이의 오믹 콘택을 가능케 하면서 동시에 우수한 콘택 특성을 얻을 수 있는 유기 박막 트랜지스터 및 그 제조방법과, 상기 유기 박막 트랜지스터를 구비한 평판 표시 장치를 제공하는 것이다.Disclosure of Invention An object of the present invention is to provide an organic thin film transistor and a method of manufacturing the same, and a flat panel display device having the organic thin film transistor, which enables an ohmic contact between an organic semiconductor layer and a source / drain electrode and at the same time obtains excellent contact characteristics. will be.

본 발명의 목적을 달성하기 위한 유기 박막 트랜지스터는 기판 상에 형성된 소오스/드레인 전극, 유기 반도체층, 게이트 절연막 및 게이트 전극을 포함하고, 소오스/드레인 전극과 유기 반도체층 사이에 형성되고 PEDOT으로 이루어진 캐리어 중계막을 포함한다.An organic thin film transistor for achieving the object of the present invention comprises a source / drain electrode, an organic semiconductor layer, a gate insulating film and a gate electrode formed on a substrate, a carrier formed between the source / drain electrode and the organic semiconductor layer and made of PEDOT It includes a relay film.

유기 반도체층, PEDOT, OTFT, 캐리어중계막Organic semiconductor layer, PEDOT, OTFT, carrier relay film

Description

유기 박막 트랜지스터, 그 제조방법 및 유기 박막 트랜지스터를 구비한 평판 표시 장치{ORGANIC THIN FILM TRANSISTOR, METHOD OF MANUFACTURING THE SAME AND FLAT PANEL DISPLAY DEVICE WITH THE ORGANIC THIN FILM TRANSISTOR}Organic thin film transistor, method for manufacturing the same, and flat panel display device having organic thin film transistor TECHNICAL FIELD

도 1은 종래 유기 박막 트랜지스터를 나타낸 단면도.1 is a cross-sectional view showing a conventional organic thin film transistor.

도 2는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터를 나타낸 단면도.2 is a cross-sectional view illustrating an organic thin film transistor according to an exemplary embodiment of the present invention.

도 3은 본 발명의 일 실시예에 따른 유기 박막 트랜지스터에서 캐리어중계막이 형성되지 않은 경우의 에너지 밴다이어 그램을 나타낸 도면.3 is an energy band diagram when a carrier relay layer is not formed in an organic thin film transistor according to an exemplary embodiment of the present invention.

도 4는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터에서 캐리어중계막이 형성된 경우의 에너지 밴다이어 그램을 나타낸 도면.4 is an energy band diagram when a carrier relay film is formed in an organic thin film transistor according to an exemplary embodiment of the present invention.

도 5는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터에서 캐리어중계막이 형성된 경우 홀의 이동을 나타낸 도면.5 is a view illustrating movement of a hole when a carrier relay film is formed in an organic thin film transistor according to an exemplary embodiment of the present invention.

도 6은 본 발명의 다른 실시예에 따른 유기 박막 트랜지스터를 나타낸 단면도.6 is a cross-sectional view illustrating an organic thin film transistor according to another exemplary embodiment of the present invention.

도 7은 본 발명의 또 다른 실시예에 따른 유기 박막 트랜지스터를 나타낸 단면도.7 is a cross-sectional view illustrating an organic thin film transistor according to still another embodiment of the present invention.

도 8a 내지 도 8f는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법을 설명하기 위한 순차적 공정 단면도.8A through 8F are sequential process cross-sectional views illustrating a method of manufacturing an organic thin film transistor according to an embodiment of the present invention.

도 9는 본 발명의 일 실시예에 따른 유기 박막 트랜지스터를 구비한 유기 발광 표시 장치를 나타낸 단면도.9 is a cross-sectional view illustrating an organic light emitting display device including an organic thin film transistor according to an exemplary embodiment of the present invention.

본 발명은 박막 트랜지스터, 그 제조방법 및 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것으로, 보다 상세하게는 유기 박막 트랜지스터, 그 제조방법 및 유기 박막 트랜지스터를 구비한 유기 전계 발광 표시 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a thin film transistor, a method for manufacturing the same, and a flat panel display device including the thin film transistor, and more particularly, to an organic thin film transistor, a method for manufacturing the same, and an organic light emitting display device including the organic thin film transistor.

최근 능동형 표시 장치, 스마트 카드, 재고 물품이나 가격 표시기와 같은 응용분야에 대한 적용 가능성으로 인해 유기 박막 트랜지스터(Organic thin film transistor, OTFT)에 대한 연구가 활발히 진행되고 있다. Recently, research on organic thin film transistors (OTFTs) has been actively conducted due to their applicability to applications such as active display devices, smart cards, inventory items or price indicators.

유기 박막 트랜지스터는 반도체층이 유기 반도체 물질로 이루어져 반도체층이 비정질 실리콘막으로 이루어지는 비정질 실리콘 박막 트랜지스터와는 달리 상온의 온도에서 증착이 가능하고 유연성을 보장할 수 있는 장점이 있다.An organic thin film transistor has an advantage of being able to deposit at room temperature and guarantee flexibility, unlike an amorphous silicon thin film transistor having a semiconductor layer made of an organic semiconductor material and having a semiconductor layer made of an amorphous silicon film.

이러한 종래 유기 박막 트랜지스터를 도 1을 참조하여 설명한다.Such a conventional organic thin film transistor will be described with reference to FIG.

도 1에 도시된 바와 같이, 기판(10) 상에 소오스/드레인 전극(11a, 11b)이 서로 이격되어 형성되고, 소오스/드레인 전극(11a, 11b)을 덮도록 기판(10) 상에 유기 반도체층(12)이 형성된다. 유기 반도체층(12)을 덮으면서 기판(10) 전면 상에는 게이트 절연막(13)이 형성되고, 소오스/드레인 전극(11a, 11b) 사이의 게이트 절연막(13) 상에는 게이트 전극(14)이 형성된다.As shown in FIG. 1, the source / drain electrodes 11a and 11b are formed on the substrate 10 to be spaced apart from each other, and the organic semiconductor is formed on the substrate 10 to cover the source / drain electrodes 11a and 11b. Layer 12 is formed. The gate insulating film 13 is formed on the entire surface of the substrate 10 while covering the organic semiconductor layer 12, and the gate electrode 14 is formed on the gate insulating film 13 between the source / drain electrodes 11a and 11b.

여기서, 유기 반도체층(12)은 트랜지스터의 동작 시 채널이 형성되는 영역으로, 게이트 전극(14) 하부의 채널영역과, 소오스/드레인 전극(11a, 11b) 하부의 소오스/드레인 영역으로 이루어지며, 인접 박막 트랜지스터들 사이의 크로스 토크 등을 방지하도록 각 박막 트랜지스터 단위로 패터닝되어 인접 유기 반도체층(미도시)과 절연되어 있다.Here, the organic semiconductor layer 12 is a region in which a channel is formed during the operation of the transistor, and includes a channel region under the gate electrode 14 and a source / drain region under the source / drain electrodes 11a and 11b. In order to prevent crosstalk between adjacent thin film transistors, the thin film transistors are patterned in units of thin film transistors to be insulated from adjacent organic semiconductor layers (not shown).

그리고, 소오스/드레인 전극(11a, 11b)은 액티브층(12)과의 오믹 콘택(ohmic contact)에 적합한 금속, 예컨대 금(Au), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 로듐(Rh), 루테늄(Ru), 이리듐(Ir), 오스뮴(Os)과 같은 귀금속(noble metal)으로 이루어진다. 즉, 유기 반도체층(12)이 p-형인 경우 일함수가 5.0 eV 이상인데, 소오스/드레인 전극(11a, 11b)이 귀금속으로 이루어지게 되면 일함수(work function)가 5.0 eV 정도로 높아 유기 반도체층(12)과 거의 유사하므로 유기 반도체층(12)으로의 홀주입(hole injection)이 용이해져 두 층 사이에 오믹 콘택(ohmic contact)이 이루어지게 된다.In addition, the source / drain electrodes 11a and 11b may be formed of a metal suitable for ohmic contact with the active layer 12 such as gold (Au), palladium (Pd), platinum (Pt), nickel (Ni), It is made of a noble metal such as rhodium (Rh), ruthenium (Ru), iridium (Ir), osmium (Os). That is, when the organic semiconductor layer 12 is p-type, the work function is 5.0 eV or more. When the source / drain electrodes 11a and 11b are made of a noble metal, the work function is about 5.0 eV and the organic semiconductor layer is high. Since it is almost similar to (12), hole injection into the organic semiconductor layer 12 is facilitated, and ohmic contact is made between the two layers.

그러나, 소오스/드레인 전극(11a, 11b)으로 사용되는 귀금속은 고가일 뿐만 아니라 유기 반도체층(12)과의 접착력이 매우 열악하여 이들 사이의 콘택 특성을 저하시키는 문제가 있다.However, the precious metals used as the source / drain electrodes 11a and 11b are not only expensive but also have a very poor adhesive strength with the organic semiconductor layer 12, thereby degrading contact characteristics therebetween.

또한, 게이트 절연막(13)과 게이트 전극(14)이 소오스/드레인 전극(11a, 11b)과 유기 반도체층(12) 위로 형성되는 상기 구조와는 달리, 게이트 전극(14)과 게이트 절연막(13)이 기판 위에 먼저 형성되고 그 위로 소오스/드레인 전극(11a, 11b)과 유기 반도체층(12)이 형성되는 구조에서는, 귀금속의 소오스/드레인 전극 (11a, 11b)과 게이트 절연막(13)과의 접착력이 매우 열악하기 때문에 이들의 계면에 별도의 접착층을 개재하여야 하는 번거로움이 있을 뿐만 아니라 접착층으로부터 홀주입이 발생하여 콘택 저항 특성이 저하되는 문제가 있다.Further, unlike the above structure in which the gate insulating film 13 and the gate electrode 14 are formed over the source / drain electrodes 11a and 11b and the organic semiconductor layer 12, the gate electrode 14 and the gate insulating film 13 In the structure in which the source / drain electrodes 11a and 11b and the organic semiconductor layer 12 are formed on the substrate first and formed thereon, the adhesion between the source / drain electrodes 11a and 11b of the noble metal and the gate insulating film 13 Since this is very poor, there is a problem that a separate adhesive layer must be interposed between these interfaces, and hole injection occurs from the adhesive layer, thereby degrading contact resistance characteristics.

본 발명은 상술한 바와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 유기 반도체층과 소오스/드레인 전극 사이의 오믹 콘택을 가능케 하면서 동시에 우수한 콘택 특성을 얻을 수 있는 유기 박막 트랜지스터 및 그 제조방법을 제공하는데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, and to provide an organic thin film transistor and a method of manufacturing the same, which allows the ohmic contact between the organic semiconductor layer and the source / drain electrode and at the same time obtain excellent contact characteristics. The purpose is.

또한, 본 발명은 상술한 유기 박막 트랜지스터를 적용한 평판 표시 장치를 제공하는데 다른 목적이 있다.In addition, another object of the present invention is to provide a flat panel display device to which the above-described organic thin film transistor is applied.

상술한 바와 같은 본 발명의 목적은 기판 상에 형성된 소오스/드레인 전극, 유기 반도체층, 게이트 절연막 및 게이트 전극을 포함하고, 소오스/드레인 전극과 유기 반도체층 사이에 형성되고 PEDOT으로 이루어진 캐리어 중계막을 포함하는 유기 박막 트랜지스터에 의해 달성될 수 있다.An object of the present invention as described above includes a source / drain electrode formed on a substrate, an organic semiconductor layer, a gate insulating film and a gate electrode, and a carrier relay film formed between the source / drain electrode and the organic semiconductor layer and made of PEDOT. It can be achieved by an organic thin film transistor.

여기서, 게이트 전극이 상기 유기 반도체층과 게이트 절연막의 개재 하에 상기 소오스/드레인 전극 상부에 형성될 수도 있고, 게이트 전극이 게이트 절연막의 개재 하에 소오스/드레인 전극 하부에 형성될 수도 있다.Here, a gate electrode may be formed above the source / drain electrode through the organic semiconductor layer and the gate insulating film, and the gate electrode may be formed under the source / drain electrode through the gate insulating film.

또한, 소오스/드레인 전극이 유기 반도체층과 다른 일함수를 가지는 금속, 바람직하게는 Ti, Cr, Al, MoW 중 선택되는 어느 하나로 이루어진다.In addition, the source / drain electrodes are made of a metal having a work function different from that of the organic semiconductor layer, preferably one selected from Ti, Cr, Al, and MoW.

또한, 캐리어 중계막이 소오스/드레인 전극과 유기 반도체층이 각기 가지는 일함수의 사이 값을 갖는 일함수를 가진다.The carrier relay film also has a work function having a value between the work functions of the source / drain electrodes and the organic semiconductor layer.

또한, 캐리어 중계막이 적어도 소오스/드레인 전극의 상면에 형성되는데, 바람직하게는 소오스/드레인 전극을 감싸면서 형성된다.In addition, a carrier relay film is formed on at least the upper surface of the source / drain electrodes, and preferably is formed while surrounding the source / drain electrodes.

또한, 본 발명의 목적은 기판 상에 소오스/드레인 전극을 형성하고; 소오스/드레인 전극을 덮도록 기판 전면 상에 PEDOT층을 형성하고; PEDOT층을 패터닝하여 소오스/드레인 전극에만 PEDOT으로 이루어진 캐리어 중계막을 형성하고; 캐리어 중계막을 덮도록 기판 전면 상에 유기 반도체 물질막을 형성하고; 그리고 유기 반도체 물질막을 패터닝하여 상기 캐리어 중계막 위에 유기 반도체층을 형성하는 단계들을 포함하는 유기 박막 트랜지스터의 제조방법에 의해 달성될 수 있다.It is also an object of the present invention to form a source / drain electrode on a substrate; Forming a PEDOT layer over the substrate front surface to cover the source / drain electrodes; Patterning the PEDOT layer to form a carrier relay film made of PEDOT only on the source / drain electrodes; Forming an organic semiconductor material film on the entire surface of the substrate to cover the carrier relay film; And forming an organic semiconductor layer on the carrier relay layer by patterning an organic semiconductor material layer.

여기서, 소오스/드레인 전극은 유기 반도체층과 다른 일함수를 가지는 금속, 바람직하게 Ti, Cr, Al, MoW 중 선택되는 어느 하나를 이용하여 형성한다.Here, the source / drain electrodes are formed using a metal having a work function different from that of the organic semiconductor layer, preferably one selected from Ti, Cr, Al, and MoW.

또한, 캐리어 중계막이 상기 소오스/드레인 전극과 상기 유기 반도체층이 각기 가지는 일함수의 사이 값을 갖는 일함수를 가진다.Further, the carrier relay film has a work function having a value between work functions of the source / drain electrodes and the organic semiconductor layer.

또한, PEDOT층의 패터닝은 레이저 제거 기술(LAT)로 수행한다.In addition, the patterning of the PEDOT layer is performed by laser ablation technology (LAT).

또한, 본 발명의 목적은 화소 영역과 구동 소자 영역이 정의된 기판; 구동 소자 영역에 형성되고 소오스/드레인 전극, 유기 반도체층 및 게이트 전극으로 이루어진 유기 박막 트랜지스터; 및 유기 박막 트랜지스터와 전기적으로 연결되어 화소 영역에 형성되는 화소부를 포함하고, 소오스/드레인 전극이 유기 반도체층과 다른 일함수를 가지는 금속으로 이루어지고, 소오스/드레인 전극과 유기 반도체층 사 이에 PEDOT으로 이루어진 캐리어 중계막이 형성되는 평판 표시 장치에 의해 달성될 수 있다.In addition, an object of the present invention is to provide a substrate including a pixel region and a driving element region; An organic thin film transistor formed in the driving device region and comprising a source / drain electrode, an organic semiconductor layer, and a gate electrode; And a pixel portion electrically connected to the organic thin film transistor and formed in the pixel region, wherein the source / drain electrode is formed of a metal having a different work function from that of the organic semiconductor layer, and the PEDOT is disposed between the source / drain electrode and the organic semiconductor layer. It can be achieved by the flat panel display device is formed a carrier relay film.

여기서, 화소부가 제 1 전극, 유기 전계 발광층 및 제 2 전극이 순차적으로 적층된 구조로 이루어진다.Here, the pixel portion has a structure in which the first electrode, the organic electroluminescent layer, and the second electrode are sequentially stacked.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

먼저, 도 2를 참조하여 본 발명의 일 실시예에 따른 유기 박막 트랜지스터를 설명한다.First, an organic thin film transistor according to an exemplary embodiment of the present invention will be described with reference to FIG. 2.

도 2에 도시된 바와 같이, 기판(20) 상에 소오스/드레인 전극(21a, 21b)이 서로 이격되어 형성되고, 소오스/드레인 전극(21a, 21b)을 덮도록 기판(20) 상에 유기 반도체층(23)이 형성되며, 소오스/드레인 전극(21a, 21b)과 유기 반도체층(23) 사이에는 캐리어 중계(中繼)막(22a, 22b)이 형성된다. 유기 반도체층(23)을 덮으면서 기판(20) 전면 상에는 게이트 절연막(24)이 형성되고, 소오스/드레인 전극(21a, 21b) 사이의 게이트 절연막(24) 상에는 게이트 전극(25)이 형성된다.As shown in FIG. 2, the source / drain electrodes 21a and 21b are formed on the substrate 20 so as to be spaced apart from each other, and the organic semiconductor is formed on the substrate 20 to cover the source / drain electrodes 21a and 21b. The layer 23 is formed, and carrier relay films 22a and 22b are formed between the source / drain electrodes 21a and 21b and the organic semiconductor layer 23. The gate insulating film 24 is formed on the entire surface of the substrate 20 while covering the organic semiconductor layer 23, and the gate electrode 25 is formed on the gate insulating film 24 between the source / drain electrodes 21a and 21b.

여기서, 기판(20)은 유리 기판, 실리콘 기판 또는 플라스틱 기판으로 이루어지고, 플라스틱 기판의 물질로는 폴리에틸렌 테리프탈레이트(polyethylene terephthalate; PET), 폴리에틸렌 나프탈레이트(polyethylene naphtahlate; PEN), 폴리에테르 술폰(polyether sulfone;PES), 폴리에테르 이미트(polyether imide), 폴리페닐렌 설파이드(polyphenylene sulfide; PPS), 폴리아릴레이트(polyallyate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate; PC), 셀룰로오스 트리아세 테이트(cellulose triacetate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate; CAP) 중 선택되는 어느 하나를 사용한다.Here, the substrate 20 is made of a glass substrate, a silicon substrate or a plastic substrate, the material of the plastic substrate is polyethylene terephthalate (PET), polyethylene naphtahlate (PEN), polyether sulfone (polyether) sulfone (PES), polyether imide, polyphenylene sulfide (PPS), polyallyate, polyimide, polycarbonate (PC), cellulose triacetate (cellulose triacetate) or cellulose acetate propionate (CAP) is used.

소오스/드레인 전극(21a, 21b)은 유기 반도체층(23)과 다른 일함수를 가지는 금속, 예컨대 유기 반도체층(23)이 p-형인 경우에는 5.0 eV 이상의 일함수를 가지므로, 5.0 eV 이하의 낮은 일함수를 가지는 금속, 바람직하게 Ti, Cr, Al, MoW 중 선택되는 어느 하나로 이루어진다.The source / drain electrodes 21a and 21b have a work function of 5.0 eV or less when the metal having a work function different from that of the organic semiconductor layer 23, for example, the organic semiconductor layer 23 is p-type, is 5.0 eV or less. Metal having a low work function, preferably one selected from Ti, Cr, Al, and MoW.

캐리어 중계막(22a, 22b)은 유기 반도체층(23)과 소오스/드레인 전극(21a, 21b) 사이의 일함수를 가지는 물질, 바람직하게 폴리에틸렌 디옥시티오펜(polyethylene dioxythiophene; PEDOT)으로 이루어져 소오스/드레인 전극(21a, 21b)을 감싸면서 형성된다.The carrier relay layers 22a and 22b are made of a material having a work function between the organic semiconductor layer 23 and the source / drain electrodes 21a and 21b, preferably, polyethylene dioxythiophene (PEDOT). It is formed while surrounding the electrodes 21a and 21b.

즉, 캐리어 중계막(22a, 22b)은 5.0eV 정도의 일함수를 가지는 물질로서, 예컨대 유기 반도체층(23)이 p-형으로 5.3 eV 정도의 일함수를 가지는 유기 반도체 물질로 이루어지고 소오스/드레인 전극(21a, 21b)이 4.6 eV의 일함수를 가지는 MoW로 이루어지는 경우, 도 3과 같이 유기 반도체층(23)과 소오스/드레인 전극(21a, 21b) 사이의 에너지 장벽(BL1)을 도 4와 같이 에너지 장벽(BL1) 보다 작은 값을 갖는 에너지 장벽들(BL2)(BL3)로 분리하고 캐스캐이드 효과(cascade effect)를 유발하여, 도 5와 같이 소오스/드레인 전극(21a, 21b)에서 유기 반도체층(12)으로의 홀주입을 용이하게 함으로써 이들 사이의 오믹 콘택을 가능케 한다.That is, the carrier relay layers 22a and 22b are materials having a work function of about 5.0 eV. For example, the organic semiconductor layer 23 is made of an organic semiconductor material having a work function of about 5.3 eV in a p-type, and has a source / When the drain electrodes 21a and 21b are made of MoW having a work function of 4.6 eV, the energy barrier BL1 between the organic semiconductor layer 23 and the source / drain electrodes 21a and 21b is illustrated in FIG. As shown in FIG. 5, the source / drain electrodes 21a and 21b are separated into energy barriers BL2 and BL3 having a value smaller than that of the energy barrier BL1 and induce a cascade effect. Easily injecting holes into the organic semiconductor layer 12 enables ohmic contact therebetween.

그리고, 유기 반도체층(23)은 트랜지스터의 동작 시 채널이 형성되는 영역으로, 게이트 전극(25) 하부의 채널영역과, 소오스/드레인 전극(21a, 21b) 하부의 소 오스/드레인 영역으로 이루어지며, 인접 박막 트랜지스터들 사이의 크로스 토크 등을 방지하도록 각 박막 트랜지스터 단위로 패터닝되어 인접 유기 반도체층(미도시)과 절연되어 있다.The organic semiconductor layer 23 is a region in which a channel is formed during the operation of the transistor, and includes a channel region under the gate electrode 25 and a source / drain region under the source / drain electrodes 21a and 21b. In order to prevent crosstalk between adjacent thin film transistors, the thin film transistors are patterned in units of thin film transistors to be insulated from adjacent organic semiconductor layers (not shown).

또한, 유기 반도체층(23)은 p-형인 경우에는 펜타센(pentacene), 테트라센(tetracenes), 올리고 티오펜(oligo thiophenes) 및 프탈로시아닌(phthalocyanines)과 같은 저분자 유기 반도체 물질이나 폴리알킬티오펜(polyalkylthiophenes), 폴리티에닐렌비닐렌(polythienylenevinylene), 알킬플루오렌 유니트(alkylfluorene units)와 알킬티오펜(alkylthiophenes)의 공중합체와 같은 고분자 유기 반도체 물질로 이루질 수 있고, n-형인 경우에는 나프탈린 테트라 카르복시산 디이미드(naphthaline tetra carboxylic acid diimide) 및 퍼릴렌 테트라 카르복시산 디이미드(perylene tetra carboxylic acid diimide), 플러렌(flullerenes) 및 프탈로시아닌 유도체(derivatives of phthalocynaines)와 같은 저분자 유기 반도체 물질로 이루어질 수 있는데, 본 실시예에서는 p-형의 유기 반도체 물질로 이루어지는 것이 바람직하다.In the case of the p-type, the organic semiconductor layer 23 may be a low molecular organic semiconductor material such as pentacene, tetratracenes, oligo thiophenes and phthalocyanines, or polyalkylthiophene ( high molecular organic semiconductor materials such as polyalkylthiophenes, polythienylenevinylene, copolymers of alkylfluorene units and alkylthiophenes, and in the case of n-type naphthalin tetra It may be made of low molecular organic semiconductor materials such as carboxylic acid diimide and perylene tetra carboxylic acid diimide, fullerenes and fluterenes and derivatives of phthalocynaines. In the example, it is preferable to consist of a p-type organic semiconductor material.

게이트 절연막(24)은 벤조사이클로부텐(benzocyclobutene; BCB), 폴리이미드, 폴리비닐페놀(polyvinylphenol), 파릴렌(parlene)과 같은 유기 절연막으로 이루어지고, 게이트 전극(25)은 MoW, Al, Cr, Al/Cr과 같은 도전성 금속이나 도전성 폴리머로 이루어질 수 있다.The gate insulating film 24 is made of an organic insulating film such as benzocyclobutene (BCB), polyimide, polyvinylphenol, and parylene, and the gate electrode 25 is formed of MoW, Al, Cr, It may be made of a conductive metal such as Al / Cr or a conductive polymer.

한편, 상기 실시예에서는 캐리어 중계막(22a, 22b)이 소오스/드레인 전극(21a, 21b)을 감싸면서 형성되는 경우에 대해서만 설명하였지만, 도 6과 같이 적어 도 소오스/드레인 전극(21a, 21b)의 상면에 캐리어 중계막(22c, 22d)이 형성될 수도 있다.In the above embodiment, only the case where the carrier relay layers 22a and 22b are formed while surrounding the source / drain electrodes 21a and 21b has been described. However, at least the source / drain electrodes 21a and 21b as shown in FIG. Carrier relay films 22c and 22d may be formed on the upper surface of the substrate.

또한, 상기 실시예에서는 게이트 절연막(24)과 게이트 전극(25)이 소오스/드레인 전극(21a, 21b)과 유기 반도체층(23) 위로 형성되는 경우에 대해서만 설명하였지만, 도 7과 같이 게이트 전극(31)과 게이트 절연막(32)이 소오스/드레인 전극(33a, 33b)과 유기 반도체층(35) 아래에 형성되는 경우에도, 상기 실시예와 동일한 물질로 소오스/드레인 전극(33a, 33b)과 유기 반도체층(35)을 형성하고 그 사이에 PEDOT의 캐리어 중계막(34a, 34b)을 개재하여 이들 사이의 오믹 콘택을 가능하게 할 수 있다.In addition, in the above embodiment, only the case where the gate insulating film 24 and the gate electrode 25 are formed over the source / drain electrodes 21a and 21b and the organic semiconductor layer 23 is described. 31 and the gate insulating film 32 are formed under the source / drain electrodes 33a and 33b and the organic semiconductor layer 35, the source / drain electrodes 33a and 33b and the organic material are the same as those of the above embodiment. The semiconductor layer 35 can be formed, and the ohmic contact therebetween can be enabled through the carrier relay films 34a and 34b of the PEDOT therebetween.

이 경우에는 소오스/드레인 전극(33a, 33b)을 이루는 Ti, Cr, Al, MoW와 같은 금속이 게이트 절연막(32)과 우수한 계면 접착력을 가지므로, 이들 사이에 별도의 접착층을 개재할 필요가 없고 접착층에 의해 야기되는 콘택 저항 특성 저하 등도 방지할 수 있다.In this case, since metals such as Ti, Cr, Al, and MoW constituting the source / drain electrodes 33a and 33b have excellent interfacial adhesion with the gate insulating film 32, there is no need to interpose a separate adhesive layer therebetween. Deterioration of contact resistance characteristics caused by the adhesive layer can also be prevented.

다음으로, 상술한 본 발명의 일 실시예에 따른 유기 박막 트랜지스터의 제조방법을 도 8a 내지 도 8f를 참조하여 설명한다.Next, a method of manufacturing an organic thin film transistor according to an embodiment of the present invention described above will be described with reference to FIGS. 8A to 8F.

도 8a에 도시된 바와 같이, 유리, 실리콘 또는 플라스틱으로 이루어진 기판(20) 상에 소오스/드레인 전극용 제 1 도전막(21)을 증착한다. 여기서, 제 1 도전막(21)은 이후 공정 단계에서 형성될 유기 반도체층과 다른 일함수를 가지는 금속으로서 Ti, Cr, Al, MoW 중 선택되는 어느 하나로 이루어진다.As shown in FIG. 8A, a first conductive film 21 for source / drain electrodes is deposited on a substrate 20 made of glass, silicon, or plastic. Here, the first conductive film 21 is made of any one selected from Ti, Cr, Al, and MoW as a metal having a work function different from that of the organic semiconductor layer to be formed in a later process step.

도 8b에 도시된 바와 같이, 제 1 도전막(21)을 패터닝하여 서로 이격되어 배 치되는 소오스/드레인 전극(21a, 21b)을 형성한다.As shown in FIG. 8B, the first conductive layer 21 is patterned to form source / drain electrodes 21a and 21b spaced apart from each other.

도 8c에 도시된 바와 같이, 소오스/드레인 전극(21a, 21b)을 덮도록 기판(20) 전면 상에 소오스/드레인 전극(21a, 21b)이 가지는 일함수와 이후 공정 단계에서 형성될 유기 반도체층이 가지는 일함수 사이의 일함수 값을 가지는 물질로서 PEDOT층(22)을 스핀 코팅 처리하여 형성한다.As shown in FIG. 8C, the work function of the source / drain electrodes 21a and 21b on the entire surface of the substrate 20 to cover the source / drain electrodes 21a and 21b and the organic semiconductor layer to be formed in a subsequent process step. This branch is formed by spin coating the PEDOT layer 22 as a material having a work function value between the work functions.

도 8d에 도시된 바와 같이, PEDOT층(22)을 패터닝하여 소오스/드레인 전극(21a, 21b)에만 PEDOT층(22)이 남도록 하여 PEDOT으로 이루어진 캐리어 중계막(22a, 22b)을 형성한다. 여기서, PEDOT층(22)의 패터닝은 레이저 제거 기술(Laser Ablation Technology; LAT)로 수행한다.As shown in FIG. 8D, the PEDOT layer 22 is patterned so that the PEDOT layer 22 remains only on the source / drain electrodes 21a and 21b to form carrier relay films 22a and 22b made of PEDOT. Here, the patterning of the PEDOT layer 22 is performed by laser ablation technology (LAT).

도 8e에 도시된 바와 같이, 캐리어 중계막(22a, 22b)을 덮도록 기판(20) 전면 상에 상술한 유기 반도체 물질막을 증착하고 박막 트랜지스터 단위로 패터닝하여 캐리어 중계막(22a, 22b) 위에 유기 반도체층(23)을 형성한다. 여기서, 유기 반도체 물질막의 패터닝은 LAT로 수행한다.As shown in FIG. 8E, the above-described organic semiconductor material film is deposited on the entire surface of the substrate 20 so as to cover the carrier relay layers 22a and 22b and patterned in units of thin film transistors to form the organic layer on the carrier relay layers 22a and 22b. The semiconductor layer 23 is formed. Here, the patterning of the organic semiconductor material film is performed by LAT.

도 8f에 도시된 바와 같이, 기판(20) 전면 상에 유기 절연물질을 코팅하여 게이트 절연막(24)을 형성하고, 게이트 절연막(24) 상에 게이트 전극용 제 2 도전막(25')을 증착한다. 여기서, 제 2 도전막(25')은 MoW, Al, Cr, Al/Cr과 같은 불투명 도전성 금속이나 도전성 폴리머로 이루어진다. As shown in FIG. 8F, a gate insulating film 24 is formed by coating an organic insulating material on the entire surface of the substrate 20, and a second conductive film 25 ′ for the gate electrode is deposited on the gate insulating film 24. do. Here, the second conductive film 25 'is made of an opaque conductive metal or conductive polymer such as MoW, Al, Cr, Al / Cr.

그 다음, 제 2 도전막(25')을 패터닝하여 소오스/드레인 전극(21a, 21b) 사이의 게이트 절연막(24) 상에 게이트 전극(25)을 형성한다(도 2 참조).Next, the second conductive film 25 'is patterned to form a gate electrode 25 on the gate insulating film 24 between the source / drain electrodes 21a and 21b (see FIG. 2).

한편, 상술한 본 발명의 유기 박막 트랜지스터를 유기 발광 표시 장치 등의 평판 표시 장치에 적용할 수 있는데, 이를 도 9를 참조하여 설명한다.Meanwhile, the above-described organic thin film transistor of the present invention can be applied to a flat panel display such as an organic light emitting diode display, which will be described with reference to FIG. 9.

도 9에 도시된 바와 같이, 유리, 실리콘 또는 플라스틱으로 이루어진 기판(80)에 표시부 영역(P)이 정의되고 표시부 영역(P)의 일측에는 구동 소자 영역(T)이 정의되며, 구동 소자 영역(T)에는 도 2에 도시된 바와 같은 구조, 즉 기판(80) 상에 형성된 소오스/드레인 전극(21a, 21b), 소오스/드레인 전극(21a, 21b)을 덮도록 구동 소자 영역(T)의 기판(80)에 형성된 유기 반도체층(23), 유기 반도체층(23)과 소오스/드레인 전극(21a, 21b) 사이에 형성된 캐리어 중계막(22a, 22b), 유기 반도체층(23)을 덮으면서 기판(80) 상에 형성된 게이트 절연막(24), 및 소오스/드레인 전극(21a, 21b) 사이의 유기 반도체층(23) 상에 형성된 게이트 전극(25)으로 이루어진 구조의 유기 박막 트랜지스터가 형성된다. As shown in FIG. 9, the display area P is defined on a substrate 80 made of glass, silicon, or plastic, and the driving device area T is defined on one side of the display area P. T) has a structure as shown in FIG. 2, that is, the substrate of the driving element region T so as to cover the source / drain electrodes 21a and 21b and the source / drain electrodes 21a and 21b formed on the substrate 80. FIG. The substrate covering the organic semiconductor layer 23 formed on the 80, the carrier relay films 22a and 22b formed between the organic semiconductor layer 23 and the source / drain electrodes 21a and 21b and the organic semiconductor layer 23. An organic thin film transistor having a structure consisting of a gate insulating film 24 formed on the 80 and a gate electrode 25 formed on the organic semiconductor layer 23 between the source / drain electrodes 21a and 21b is formed.

여기서, 유기 박막 트랜지스터의 각 층의 물질 및 제조 방법은 상술한 일 실시예와 동일한데, 본 실시예에서는 드레인 전극(21b)과 이후 설명할 화소의 제 1 전극과의 전기적 연결을 위해 드레인 전극(21) 상의 캐리어 중계막(22b), 유기 반도체층(23) 및 게이트 절연막(24)에는 드레인 전극(21)을 일부 노출시키면서 서로 관통되는 비아홀(V1, V2, V3)이 각각 구비된다.Here, the material and the manufacturing method of each layer of the organic thin film transistor are the same as in the above-described embodiment, in which the drain electrode (21b) for the electrical connection between the drain electrode (21b) and the first electrode of the pixel to be described later ( The carrier relay film 22b, the organic semiconductor layer 23, and the gate insulating film 24 on the 21 are provided with via holes V1, V2, and V3 which penetrate each other while partially exposing the drain electrode 21.

기판 전면 상에는 비아홀(V1, V2, V3)과 관통하면서 구동 소자의 드레인 전극(21)을 일부 노출시키는 비아홀(V4)이 구비된 제 1 절연층(90)이 형성된다. 그리고, 화소 영역(P)의 제 1 절연층(90) 상에는 비아홀(V1, V2, V3, V4)을 통하여 드레인 전극(21b)과 전기적으로 연결되는 양극(anode) 전극으로서의 제 1 전극(100)이 형성되고, 제 1 전극(100) 및 제 1 절연층(90) 상에는 발광영역의 제 1 전 극(100)을 노출시키면서 화소를 분리하는 제 2 절연층(110)이 형성된다. 노출된 발광영역의 제 1 전극(100) 상에는 특정한 색의 빛을 발광하는 유기 전계 발광층(120)이 형성되고, 유기 전계 발광층(120) 및 제 2 절연층(110) 상에는 음극(cathode) 전극으로서의 제 2 전극(130)이 형성되어, 제 1 전극(100), 유기 전계 발광층(120) 및 제 2 전극(130)으로 이루어진 표시부를 구성한다.A first insulating layer 90 having a via hole V4 is formed on the entire surface of the substrate to penetrate through the via holes V1, V2, and V3 and partially expose the drain electrode 21 of the driving device. In addition, on the first insulating layer 90 of the pixel region P, the first electrode 100 as an anode electrode electrically connected to the drain electrode 21b through the via holes V1, V2, V3, and V4. The second insulating layer 110 is formed on the first electrode 100 and the first insulating layer 90 to separate the pixels while exposing the first electrode 100 of the emission region. An organic electroluminescent layer 120 emitting light of a specific color is formed on the first electrode 100 of the exposed light emitting region, and a cathode electrode is formed on the organic electroluminescent layer 120 and the second insulating layer 110. The second electrode 130 is formed to form a display unit including the first electrode 100, the organic electroluminescent layer 120, and the second electrode 130.

여기서, 제 1 절연층(90)은 상부층 물질에 의한 유기 박막 트랜지스터의 오염을 방지하는 보호막으로서 작용하고, 제 2 절연층(110)은 하부층들을 덮어 표면을 평탄화하면서 화소 사이를 절연하는 역할을 하며 주로 아크릴(Acryle)로 이루어진다.Here, the first insulating layer 90 serves as a protective film to prevent contamination of the organic thin film transistor by the upper layer material, and the second insulating layer 110 covers the lower layers to insulate the pixels while planarizing the surface. It is mainly made of acrylic.

제 1 전극(100) 및 제 2 전극(130)은 ITO, Al, Mg-Ag 중의 하나 또는 그 이상의 물질로 이루어질 수 있으며, 표시 장치의 발광 유형에 따라 그 물질이 달라질 수 있다. 예컨대, 이 평판 표시 장치가 전면 발광형인 경우 제 1 전극(100)은 Pt, Au, Pd 또는 Ni로 이루어질 수 있고, 제 2 전극(130)은 IZO로 이루어질 수도 있다.The first electrode 100 and the second electrode 130 may be made of one or more materials of ITO, Al, and Mg-Ag, and the materials may vary according to the light emission type of the display device. For example, when the flat panel display is a top emission type, the first electrode 100 may be made of Pt, Au, Pd, or Ni, and the second electrode 130 may be made of IZO.

유기 전계 발광층(120)은 코퍼 프탈로시아닌(copper phthalocyanine; CuPc), N,N'-디(나프탈렌-1-일)-N,N'-디페틸-벤지딘(N,N'-Di(naphthalene-1-yl)-N,N' -diphenyl-benzidine; NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등과 같은 저분자 유기물로 이루어지거나 고분자 유기물로 이루어진다.The organic electroluminescent layer 120 is copper phthalocyanine (CuPc), N, N'-di (naphthalen-1-yl) -N, N'-dipetyl-benzidine (N, N'-Di (naphthalene-1) It consists of low molecular weight organic materials such as -yl) -N, N'-diphenyl-benzidine (NPB), tris-8-hydroxyquinoline aluminum (Alq3), or polymer organic materials.

예컨대, 유기 전계 발광층(120)이 저분자 유기물로 이루어지는 경우에는 홀 주입층(Hole Injection layer; HIL), 홀 수송층(Hole Transport Layer; HTL), 발광 층(Emitting Layer; EML) 및 전자 수송층(Electron Transport Layer; ETL)을 포함한 다층 구조로 이루어진다.For example, when the organic electroluminescent layer 120 is made of a low molecular organic material, a hole injection layer (HIL), a hole transport layer (HTL), an emitting layer (EML), and an electron transport layer (Electron Transport) Layer (ETL).

또한, 유기 전계 발광층(120)이 고분자 유기물로 이루어지는 경우에는 홀 수송층(Hole Transport Layer; HTL) 및 발광층(Emitting Layer; EML)으로 이루어지며, 이때 HTL은 PEDOT 물질로 이루어지고 EML은 폴리-페닐렌비닐렌(Poly-Phenylenevinylene; PPV)계 또는 폴리플루오렌(Polyfluorene)계 물질로 이루어진다.In addition, when the organic electroluminescent layer 120 is made of a polymer organic material, it is made of a hole transport layer (HTL) and an emitting layer (EML), wherein the HTL is made of PEDOT material and the EML is poly-phenylene. Poly-Phenylenevinylene (PPV) -based or polyfluorene-based material (Polyfluorene).

상기에서는 구동 소자로 유기 박막 트랜지스터를 사용하고 표시부가 유기 전계 발광층을 포함하는 유기 전계 발광 표시 장치에 대해서만 설명하였지만, 상술한 유기 박막 트랜지스터를 구동 소자로 사용하는 것이 가능한 액정 표시 장치 등의 다른 평판 표시 장치에도 적용될 수 있다.In the above, only the organic electroluminescent display device using the organic thin film transistor as a driving element and the display portion including the organic electroluminescent layer has been described. However, other flat panel displays such as a liquid crystal display device in which the organic thin film transistor described above can be used as the driving element. It can also be applied to the device.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.Although the preferred embodiments of the present invention have been described above, the present invention is not limited thereto, and various modifications and changes can be made within the scope of the claims and the detailed description of the invention and the accompanying drawings. Naturally, it belongs to

이상 설명한 바와 같이, 본 발명은 유기 박막 트랜지스터의 소오스/드레인 전극과 유기 반도체층 사이에 PEDOT으로 이루어진 캐리어 중계막을 형성하므로 소오스/드레인 전극을 귀금속이 아닌 일함수가 낮은 금속을 사용하더라도 유기 반도체층과의 오믹 콘택을 가능하게 할 뿐만 아니라 유기 반도체층과 소오스/드레인 전 극 사이의 접착성을 개선할 수 있다.As described above, the present invention forms a carrier relay film made of PEDOT between the source / drain electrode and the organic semiconductor layer of the organic thin film transistor, so that the source / drain electrode may be formed of an organic semiconductor layer and a metal having a low work function rather than a precious metal. In addition to enabling ohmic contact, the adhesion between the organic semiconductor layer and the source / drain electrodes can be improved.

따라서, 유기 박막 트랜지스터의 전기적 특성을 향상시킬 수 있다.Therefore, the electrical characteristics of the organic thin film transistor can be improved.

또한, 유기 전계 발광 표시 장치에 상술한 바와 같은 우수한 전기적 특성의 유기 박막 트랜지스터를 적용할 경우 화면의 품질을 개선할 수 있다.In addition, when the organic thin film transistor having the excellent electrical characteristics described above is applied to the organic light emitting display device, the screen quality may be improved.

Claims (17)

기판 상에 형성된 소오스/드레인 전극, 유기 반도체층, 게이트 절연막 및 게이트 전극을 포함하는 유기 박막 트랜지스터에 있어서, An organic thin film transistor comprising a source / drain electrode, an organic semiconductor layer, a gate insulating film, and a gate electrode formed on a substrate, 상기 소오스/드레인 전극과 유기 반도체층 사이에 형성되고 PEDOT으로 이루어진 캐리어 중계막을 포함하는 유기 박막 트랜지스터.And a carrier relay layer formed between the source / drain electrodes and the organic semiconductor layer and formed of PEDOT. 제 1 항에 있어서, The method of claim 1, 상기 게이트 전극이 상기 유기 반도체층과 게이트 절연막의 개재 하에 상기 소오스/드레인 전극 상부에 형성되는 유기 박막 트랜지스터.And the gate electrode is formed on the source / drain electrode through the organic semiconductor layer and the gate insulating layer. 제 1 항에 있어서, The method of claim 1, 상기 게이트 전극이 상기 게이트 절연막의 개재 하에 상기 소오스/드레인 전극 하부에 형성되는 유기 박막 트랜지스터.And the gate electrode is formed under the source / drain electrode through the gate insulating layer. 제 1 항에 있어서, The method of claim 1, 상기 소오스/드레인 전극이 상기 유기 반도체층과 다른 일함수를 가지는 금속으로 이루어지는 유기 박막 트랜지스터.And the source / drain electrode is formed of a metal having a work function different from that of the organic semiconductor layer. 제 4 항에 있어서, The method of claim 4, wherein 상기 소오스/드레인 전극이 Ti, Cr, Al, MoW 중 선택되는 어느 하나로 이루어지는 유기 박막 트랜지스터.And the source / drain electrode is one selected from Ti, Cr, Al, and MoW. 제 1 항에 있어서, The method of claim 1, 상기 캐리어 중계막이 상기 소오스/드레인 전극과 상기 유기 반도체층이 각기 가지는 일함수의 사이 값을 갖는 일함수를 가지는 유기 박막 트랜지스터.And the carrier relay layer has a work function having a value between a work function of the source / drain electrode and the organic semiconductor layer. 제 2 항에 있어서, The method of claim 2, 상기 캐리어 중계막이 적어도 상기 소오스/드레인 전극의 상면에 형성되는 유기 박막 트랜지스터.And the carrier relay layer is formed on at least an upper surface of the source / drain electrode. 제 7 항에 있어서, The method of claim 7, wherein 상기 캐리어 중계막이 상기 소오스/드레인 전극을 감싸면서 형성되는 유기 박막 트랜지스터. The organic thin film transistor is formed while the carrier relay film surrounds the source / drain electrode. 제 1 항에 있어서, The method of claim 1, 상기 유기 반도체층이 p-형의 유기 반도체 물질로 이루어지고, The organic semiconductor layer is made of a p-type organic semiconductor material, 상기 p-형의 유기 반도체 물질이 저분자 유기 반도체 물질 또는 고분자 유기 반도체 물질로 이루어지며, The p-type organic semiconductor material is made of a low molecular organic semiconductor material or a polymer organic semiconductor material, 상기 저분자 유기 반도체 물질이 펜타센(pentacene), 테트라센(tetracenes), 올리고 티오펜(oligo thiophenes) 및 프탈로시아닌(phthalocyanines) 중 선택되는 어느 하나를 포함하고, The low molecular organic semiconductor material includes any one selected from pentacene, tetracene, oligo thiophenes and phthalocyanines, 상기 고분자 반도체 물질이 폴리알킬티오펜(polyalkylthiophenes), 폴리티에닐렌비닐렌(polythienylenevinylene) 및 알킬플루오렌 유니트(alkylfluorene units)와 알킬티오펜(alkylthiophenes)의 공중합체 중 선택되는 어느 하나를 포함하는 유기 박막 트랜지스터.The organic thin film includes any one selected from polyalkylthiophenes, polythienylenevinylene, and copolymers of alkylfluorene units and alkylthiophenes. transistor. 제 1 항에 있어서, The method of claim 1, 상기 유기 반도체층이 n-형 유기 반도체 물질로 이루어지고, The organic semiconductor layer is made of an n-type organic semiconductor material, 상기 n-형 유기 반도체 물질이 저분자 유기 반도체 물질로 이루어지며, The n-type organic semiconductor material is made of a low molecular organic semiconductor material, 상기 저분자 유기 반도체 물질이 나프탈린 테트라 카르복시산 디이미드(naphthaline tetra carboxylic acid diimide), 퍼릴렌 테트라 카르복시산 디이미드(perylene tetra carboxylic acid diimide), 플러렌(flullerenes) 및 프탈로시아닌 유도체(derivatives of phthalocynaines) 중 선택되는 어느 하나를 포함하는 유기 박막 트랜지스터.The low-molecular organic semiconductor material is any one selected from naphthaline tetra carboxylic acid diimide, perylene tetra carboxylic acid diimide, fullerenes, flullerenes, and derivatives of phthalocynaines. An organic thin film transistor comprising one. 기판 상에 소오스/드레인 전극을 형성하고; Forming a source / drain electrode on the substrate; 상기 소오스/드레인 전극을 덮도록 기판 전면 상에 PEDOT층을 형성하고; Forming a PEDOT layer on the entire surface of the substrate to cover the source / drain electrodes; 상기 PEDOT층을 패터닝하여 상기 소오스/드레인 전극에만 PEDOT으로 이루어진 캐리어 중계막을 형성하고; Patterning the PEDOT layer to form a carrier relay film made of PEDOT only on the source / drain electrodes; 상기 캐리어 중계막을 덮도록 기판 전면 상에 유기 반도체 물질막을 형성하고; 그리고Forming an organic semiconductor material film on an entire surface of the substrate to cover the carrier relay film; And 상기 유기 반도체 물질막을 패터닝하여 상기 캐리어 중계막 위에 유기 반도체층을 형성하는 단계들을 포함하는 유기 박막 트랜지스터의 제조방법.And patterning the organic semiconductor material layer to form an organic semiconductor layer on the carrier relay layer. 제 11 항에 있어서, The method of claim 11, 상기 소오스/드레인 전극은 상기 유기 반도체층과 다른 일함수를 가지는 금속으로 형성하는 유기 박막 트랜지스터의 제조방법.The source / drain electrode is formed of a metal having a work function different from that of the organic semiconductor layer. 제 11 항에 있어서, The method of claim 11, 상기 소오스/드레인 전극은 Ti, Cr, Al, MoW 중 선택되는 어느 하나를 이용하여 형성하는 유기 박막 트랜지스터의 제조방법.The source / drain electrode may be formed using any one selected from Ti, Cr, Al, and MoW. 제 11 항에 있어서, The method of claim 11, 상기 캐리어 중계막이 상기 소오스/드레인 전극과 상기 유기 반도체층이 각기 가지는 일함수의 사이 값을 갖는 일함수를 가지는 유기 박막 트랜지스터의 제조방법.And the carrier relay film has a work function having a value between a work function of the source / drain electrode and the organic semiconductor layer. 제 11 항에 있어서, The method of claim 11, 상기 PEDOT층의 패터닝은 레이저 제거 기술(LAT)로 수행하는 유기 박막 트랜지스터의 제조방법.And patterning the PEDOT layer by laser ablation technology (LAT). 화소 영역과 구동 소자 영역이 정의된 기판;A substrate in which a pixel region and a driving element region are defined; 상기 구동 소자 영역에 형성되고 소오스/드레인 전극, 유기 반도체층 및 게이트 전극으로 이루어진 유기 박막 트랜지스터; 및 An organic thin film transistor formed in the driving device region and including a source / drain electrode, an organic semiconductor layer, and a gate electrode; And 상기 유기 박막 트랜지스터와 전기적으로 연결되어 상기 화소 영역에 형성되 는 화소부를 포함하고, A pixel portion electrically connected to the organic thin film transistor and formed in the pixel region; 상기 소오스/드레인 전극이 상기 유기 반도체층과 다른 일함수를 가지는 금속으로 이루어지고, The source / drain electrode is formed of a metal having a different work function from that of the organic semiconductor layer, 상기 소오스/드레인 전극과 상기 유기 반도체층 사이에 PEDOT으로 이루어진 캐리어 중계막이 형성되는 평판 표시 장치.And a carrier relay layer formed of PEDOT between the source / drain electrodes and the organic semiconductor layer. 제 16 항에 있어서, The method of claim 16, 상기 화소부가 제 1 전극, 유기 전계 발광층 및 제 2 전극이 순차적으로 적층된 구조로 이루어지는 평판 표시 장치.And a pixel structure in which the first electrode, the organic electroluminescent layer, and the second electrode are sequentially stacked.
KR1020040096210A 2004-11-23 2004-11-23 Organic thin film transistor, method of manufacturing the same and flat panel display device with the organic thin film transistor KR100667935B1 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040096210A KR100667935B1 (en) 2004-11-23 2004-11-23 Organic thin film transistor, method of manufacturing the same and flat panel display device with the organic thin film transistor
US11/282,633 US7719496B2 (en) 2004-11-23 2005-11-21 Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
JP2005337634A JP5025943B2 (en) 2004-11-23 2005-11-22 ORGANIC THIN FILM TRANSISTOR, MANUFACTURING METHOD THEREOF, AND FLAT DISPLAY DEVICE INCLUDING THE ORGANIC THIN FILM TRANSISTOR
CN200510003495A CN100585901C (en) 2004-11-23 2005-11-23 Organic thin film transistor, method of manufacturing the same, and flat panel display device
US12/662,192 US8318533B2 (en) 2004-11-23 2010-04-05 Method of manufacturing an organic thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040096210A KR100667935B1 (en) 2004-11-23 2004-11-23 Organic thin film transistor, method of manufacturing the same and flat panel display device with the organic thin film transistor

Publications (2)

Publication Number Publication Date
KR20060057141A KR20060057141A (en) 2006-05-26
KR100667935B1 true KR100667935B1 (en) 2007-01-11

Family

ID=36936169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040096210A KR100667935B1 (en) 2004-11-23 2004-11-23 Organic thin film transistor, method of manufacturing the same and flat panel display device with the organic thin film transistor

Country Status (2)

Country Link
KR (1) KR100667935B1 (en)
CN (1) CN100585901C (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088056B1 (en) 2010-02-05 2011-11-29 연세대학교 산학협력단 Organic field effect transistor and method for manufacturing thereof

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741102B1 (en) * 2005-12-22 2007-07-20 삼성에스디아이 주식회사 Method for preparing organic thin film transistor, the organic thin film transistor and flat display device comprising the organic thin film transistor
KR100855449B1 (en) * 2007-03-29 2008-09-01 성균관대학교산학협력단 Method of fabricating flexible organic semiconductor device using the multi-functional organic interlayer
KR101338021B1 (en) * 2007-04-04 2013-12-06 삼성디스플레이 주식회사 Thin film transistor, organic light emitting device including thin film transistor, and manufacturing method thereof
FR2918797B1 (en) * 2007-07-13 2009-11-06 Sofileta Sa ORGANIC FIELD EFFECT TRANSISTOR AND METHOD OF MANUFACTURING THE TRANSISTOR
CN102054768B (en) * 2009-10-29 2013-05-01 深圳华映显示科技有限公司 Manufacturing method of pixel structure and manufacturing method of contact window opening
TWI463669B (en) * 2010-07-07 2014-12-01 Sony Corp Thin film transistor, method of manufacturing thin film transistor, display device, and electronic equipment
JP2012049225A (en) * 2010-08-25 2012-03-08 Sony Corp Electronic device and manufacturing method of the same, and semiconductor device and manufacturing method of the same
CN103733319B (en) * 2011-08-15 2017-06-16 株式会社尼康 The manufacture method and transistor of transistor
CN107958938B (en) * 2017-11-07 2020-07-03 深圳市华星光电半导体显示技术有限公司 Thin film transistor and display device
US10431689B2 (en) 2017-11-07 2019-10-01 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Thin film transistor and display device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060019977A (en) * 2004-08-30 2006-03-06 엘지.필립스 엘시디 주식회사 Fabrication method of organic thin film transistor and liquid crystal display device
KR20060049062A (en) * 2004-08-04 2006-05-18 소니 가부시끼 가이샤 Field-effect transistor
KR20060055053A (en) * 2004-11-17 2006-05-23 삼성에스디아이 주식회사 Organic light emitting display and fabricating method of the same
KR20060055762A (en) * 2004-11-19 2006-05-24 삼성에스디아이 주식회사 A thin film transistor, and a flat panel display employing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060049062A (en) * 2004-08-04 2006-05-18 소니 가부시끼 가이샤 Field-effect transistor
KR20060019977A (en) * 2004-08-30 2006-03-06 엘지.필립스 엘시디 주식회사 Fabrication method of organic thin film transistor and liquid crystal display device
KR20060055053A (en) * 2004-11-17 2006-05-23 삼성에스디아이 주식회사 Organic light emitting display and fabricating method of the same
KR20060055762A (en) * 2004-11-19 2006-05-24 삼성에스디아이 주식회사 A thin film transistor, and a flat panel display employing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088056B1 (en) 2010-02-05 2011-11-29 연세대학교 산학협력단 Organic field effect transistor and method for manufacturing thereof

Also Published As

Publication number Publication date
KR20060057141A (en) 2006-05-26
CN100585901C (en) 2010-01-27
CN1825650A (en) 2006-08-30

Similar Documents

Publication Publication Date Title
US7719496B2 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
US7667385B2 (en) Organic thin film transistor and organic electroluminescent device using the same
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
KR100768199B1 (en) Organic thin film transistor and organic light emitting display device comprising the same
KR100829743B1 (en) Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same
KR100603349B1 (en) A thin film transistor, a method for manufacturing the same, and a flat panel display device having the same
US7993958B2 (en) Organic thin film transistor array panel and manufacturing method thereof
US7595502B2 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device employing the same
CN100585901C (en) Organic thin film transistor, method of manufacturing the same, and flat panel display device
KR20060055762A (en) A thin film transistor, and a flat panel display employing the same
KR100626082B1 (en) Flat panel display
KR100670379B1 (en) Organic thin film transistor, method of manufacturing the same, and organic light emitting display apparatus comprising the same
US8076733B2 (en) Flat panel display device having an organic thin film transistor and method of manufacturing the same
KR100670407B1 (en) Organic thin film transistor, method of manufacturing the same, and flat panel display apparatus comprising the same
KR100749502B1 (en) Method of manufacturing thin film transistor, thin film transistor manufactured by the method, and display device using the same
KR100730157B1 (en) Organic thin film transistor and organic light emitting apparatus comprising the same
KR100730183B1 (en) Organic thin film transistor and method of manufacturing the same, flat display apparatus comprising the same
KR100751380B1 (en) Organic light emitting display device
KR100669328B1 (en) Organic thin film transistor, method of manufacturing the same and flat panel display device with the organic thin film transistor
KR101394541B1 (en) Organic Thin Film Transistor, The Fabricating Mathod Of The Same and Th OrganicLight Emitting Display DeviceComprising The Same
KR100659124B1 (en) Organic thin film transistor and organic light emitting display apparatus comprising the same
KR100730193B1 (en) Method of manufacturing organic light emitting display apparatus
KR100626065B1 (en) Tft and flat panel display device
KR100696536B1 (en) Organic thin film transistor and organic light emitting display apparatus comprising the same
KR100592277B1 (en) Thin film transistor, method of manufacturing same and flat panel display device having same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee