KR100667918B1 - Cmos image sensor and method the same - Google Patents

Cmos image sensor and method the same Download PDF

Info

Publication number
KR100667918B1
KR100667918B1 KR1020050130333A KR20050130333A KR100667918B1 KR 100667918 B1 KR100667918 B1 KR 100667918B1 KR 1020050130333 A KR1020050130333 A KR 1020050130333A KR 20050130333 A KR20050130333 A KR 20050130333A KR 100667918 B1 KR100667918 B1 KR 100667918B1
Authority
KR
South Korea
Prior art keywords
type
source
region
diffusion region
photodiode
Prior art date
Application number
KR1020050130333A
Other languages
Korean (ko)
Inventor
이성우
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020050130333A priority Critical patent/KR100667918B1/en
Application granted granted Critical
Publication of KR100667918B1 publication Critical patent/KR100667918B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

A CMOS and a manufacturing method thereof are provided to improve fill factor and to reduce manufacture cost by forming a photo diode on upper portions of a MOS transistor and a floating diffusion region. A P-type semiconductor substrate(301) includes an epitaxial grown P-type epi layer(302). An N-type conductive type floating diffusion region(304) is formed on a lower portion of a surface of the P-type semiconductor substrate to receive a photo charge generated form a photo diode(313) and to store it. The N-type conductive type floating diffusion region is comprised of a high density diffusion region. A first N-type conductive type source/drain region(305) comprised of a high density diffusion region is formed on the lower portion of the surface of the P-type semiconductor substrate. First and second gate electrodes(307,308) are formed on the surface of the surface of the P-type semiconductor substrate to include a gate dielectric(307a). The first and the second gate electrodes are formed between the floating diffusion region and the first source/drain region. A P-well region(303) is formed in the P-type semiconductor substrate. The P-well region is formed on a region where the floating diffusion region and the first source/drain region are not formed. Third and fourth gate electrodes(309,310) are formed on the P-well region, include the gate dielectrics, and have a second N-type conductive type source/drain region(306) comprised of a high density diffusion region. A power voltage and a third gate electrode driving voltage are applied to a metal wire(311). The metal wire is electrically connected to the first to fourth gate electrodes and the floating diffusion region through a contact plug(312). The photo diode is insulated to the metal wire and electrically connected to the first source/drain region adjacent to the first gate electrode. P-type and N-type conductive materials(313a,313b) are patterned to form the photo diode.

Description

씨모스 이미지 센서 및 그 제조방법{CMOS IMAGE SENSOR AND METHOD THE SAME}CMOS image sensor and its manufacturing method {CMOS IMAGE SENSOR AND METHOD THE SAME}

도 1은 종래 기술에 의한 4-MOS 트랜지스터 단위 화소 구동회로의 회로도1 is a circuit diagram of a 4-MOS transistor unit pixel driving circuit according to the related art.

도 2a 및 도 2b는 종래 기술에 의한 씨모스 이미지 센서의 구조를 나타낸 도면으로서2A and 2B are diagrams illustrating a structure of a CMOS image sensor according to the related art.

도 2a는 종래 기술에 의한 씨모스 이미지 센서의 평면도이며,2A is a plan view of a CMOS image sensor according to the prior art,

도 2b는 종래 기술에 의한 씨모스 이미지 센서의 단면도이다.2B is a cross-sectional view of the CMOS image sensor according to the prior art.

도 3은 실시예 1에 따른 본 발명에 의한 씨모스 이미지 센서의 단면도3 is a cross-sectional view of the CMOS image sensor according to the present invention according to the first embodiment

도 4는 실시예 2에 따른 본 발명에 의한 씨모스 이미지 센서의 단면도4 is a cross-sectional view of the CMOS image sensor according to the present invention according to the second embodiment

도 5는 실시예 1에 따른 본 발명에 의한 씨모스 이미지 센서의 제조방법의 흐름도5 is a flow chart of a method for manufacturing a CMOS image sensor according to the present invention according to the first embodiment

도 6은 실시예 2에 따른 본 발명에 의한 씨모스 이미지 센서의 제조방법의 흐름도6 is a flowchart of a method of manufacturing a CMOS image sensor according to the present invention according to a second embodiment;

<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>

300, 400 : 씨모스 이미지 센서 301, 401 : P형 반도체 기판300, 400: CMOS image sensor 301, 401: P-type semiconductor substrate

302, 402 : P형 에피층 303, 403 : P형 웰 영역302 and 402 P type epi layer 303 and 403 P type well region

304, 404 : 플로팅 확산영역 305, 405 : 제 1 소오스/드레인 영역 304, 404: floating diffusion region 305, 405: first source / drain region

306, 406 : 제 2 소오스/드레인 영역 306 and 406: second source / drain regions

307~310, 407~410 : 제 1 내지 제 4 게이트 전극307 to 310, 407 to 410: first to fourth gate electrodes

307a~310a, 407a~410a : 게이트 절연막307a to 310a and 407a to 410a: gate insulating film

311, 411 : 금속 배선 312, 412 : 컨택 플러그311, 411: Metal wiring 312, 412: Contact plug

313, 413 : 포토 다이오드 313a, 413a: P형 도전물질313 and 413: photodiodes 313a and 413a: P-type conductive material

313b, 413b: N형 도전물질 314, 414 : 층간 절연막313b and 413b: N-type conductive material 314 and 414: interlayer insulating film

315, 415 : 소자 분리막315, 415: device isolation membrane

본 발명은 씨모스 이미지 센서 및 그 제조방법에 관한 것으로, 단위 화소 내의 포토 다이오드를 MOS 트랜지스터 및 플로팅 확산영역 상부에 형성함으로써 씨모스 이미지 센서의 필 팩터를 향상시키고, 제품 및 공정 단가를 낮출 수 있는 씨모스 이미지 센서 및 그 제조방법에 관한 것이다.The present invention relates to a CMOS image sensor and a method of manufacturing the same, and by forming a photodiode in a unit pixel above the MOS transistor and the floating diffusion region, the fill factor of the CMOS image sensor can be improved, and the product and process cost can be reduced. A CMOS image sensor and a method of manufacturing the same.

일반적으로 이미지 센서는, 빛이 컬러 필터(color filter)를 통해 광 도전체에 들어오면 빛의 파장과 세기에 따라 광 도전체에서 발생한 전자-전공이 신호를 형성하여 출력부까지 전송하는 것으로, 그 방식에 따라 CCD(Charge Coupled Device) 이미지센서와 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서로 구분된다.In general, when an image sensor enters an optical conductor through a color filter, an electron-electron generated from the optical conductor forms a signal and transmits the signal to the output unit according to the wavelength and intensity of the light. According to the method, it is classified into a Charge Coupled Device (CCD) image sensor and a Complementary Metal Oxide Semiconductor (CMOS) image sensor.

CCD 이미지 센서는 수광부인 포토 다이오드와 전하 전송부 및 신호 출력부로 구성된다. 포토 다이오드는 광을 받아들여 신호 전하를 생성하고, 전하 전송부는 포토 다이오드에서 생성된 신호 전하를 CCD를 이용하여 손실없이 신호 출력부로 전달하며, 신호 출력부는 신호 전하를 축적하고 신호 전하량에 비례하는 전압을 감지하여 아날로그 출력을 낸다. 따라서, CCD 이미지 센서는 마지막 단에서 전압의 형태로 변환하기 때문에 노이즈 특성이 우수하며, 이에 따라 고화질 디지털 카메라(Digital Camera) 및 캠코더(Camcorder) 등에 사용된다. 그러나 상기 CCD 이미지 센서는, 구동방식이 복잡하여 큰 전압이 요구될 뿐 아니라 별도의 구동회로가 필요하게 되므로 전력소비가 크며, 마스크 공정의 단계 수가 많기 때문에 신호 처리회로를 CCD칩 내에 구현할 수 없는 등의 단점을 가지고 있다. 따라서 이러한 단점을 극복하기 위하여, 서브 마이크론 CMOS 이미지 센서에 대한 많은 개발이 이루어 지고 있다.The CCD image sensor includes a photodiode as a light receiving unit, a charge transfer unit and a signal output unit. The photodiode receives light to generate signal charges, and the charge transfer unit transfers the signal charges generated by the photodiode to the signal output unit without loss using a CCD, and the signal output unit accumulates the signal charge and is a voltage proportional to the amount of signal charge. Detects the analog output. Therefore, the CCD image sensor is excellent in noise characteristics because it converts to the form of voltage at the last stage, and thus is used in a high-definition digital camera and a camcorder. However, the CCD image sensor has a large driving method, which requires not only a large voltage but also a separate driving circuit, so that the power consumption is large, and the number of steps of the mask process is large, so that the signal processing circuit cannot be implemented in the CCD chip. Has the disadvantage of Therefore, in order to overcome this disadvantage, many developments have been made on submicron CMOS image sensors.

CMOS 이미지 센서는, CCD 이미지 센서와는 달리 각각의 포토 다이오드에서 발생한 신호 전하를 전압으로 변환하고 이를 마지막 단까지 전달함으로써, CCD 이미지 센서에 비해 신호가 약하며, 고정적으로 발생하는 노이즈 뿐만 아니라 암전류(dark current)에 기인한 노이즈 등으로 잡음이 생기는 단점을 가진다. 그러나 반도체 공정 기술이 발전함에 따라, CDS(Correlated Double Sampling)회로를 채용하게 되어 리셋 노이즈를 대폭 개선함으로써 좀더 향상된 수준의 이미지 신호를 얻을 수 있게 되었다. 즉, CDS 회로는 이미지 화소의 리셋 전압을 샘플링한 다음, 신호 전압을 샘플링하는 동작을 수행하며, 이때 CDS 회로의 출력은 리셋 전압과 신호 전압의 차이가 되므로, 이미지 화소 내의 트랜지스터의 문턱 전압 차이에서 오는 고정 패턴 노이즈 및 리셋 전압의 차이에서 오는 리셋 노이즈가 억제됨으로써 좀더 고해상도의 이미지를 얻을 수 있게 되었다. 이에 따라, CMOS 이미지 센서는 디지털 카메라와, 모바일 폰(Mobile Phone) 및 PC 카메라 등에 폭넓게 사용되고 있으며, 최근에는 오토 모바일(Automobile) 등과 같은 특수한 용도로까지 확대되고 있다.Unlike CCD image sensor, CMOS image sensor converts signal charge generated in each photodiode into voltage and transfers it to the last stage, so that signal is weaker than CCD image sensor and dark current as well as fixed noise is generated. Noise may occur due to noise caused by current). However, with the development of semiconductor process technology, a CDS (Correlated Double Sampling) circuit has been adopted, which greatly improves the reset noise, resulting in a higher level of image signal. In other words, the CDS circuit samples the reset voltage of the image pixel and then samples the signal voltage. In this case, since the output of the CDS circuit is the difference between the reset voltage and the signal voltage, the CDS circuit outputs the threshold voltage difference of the transistor in the image pixel. The high resolution image can be obtained by suppressing the reset noise coming from the difference between the fixed pattern noise and the reset voltage. Accordingly, CMOS image sensors are widely used in digital cameras, mobile phones, PC cameras, and the like, and have recently been extended to special applications such as automobiles.

또한, 이외에도 CMOS 이미지 센서는 고해상도의 이미지를 얻기 위하여 다수의 요건들을 만족해야 한다. 즉, 높은 신호대 잡음비(S/N), 높은 양자 효율, 높은 필 팩터(fill factor), 높은 다이나믹 레인지(dynamic range) 등을 만족해야 한다.In addition, CMOS image sensors must satisfy a number of requirements in order to obtain high resolution images. That is, high signal-to-noise ratio (S / N), high quantum efficiency, high fill factor, and high dynamic range must be satisfied.

상기에서 언급한 CMOS 이미지 센서가 만족해야 하는 요건들을 갖추기 위해서, 이미지 화소의 구조는 1-MOS 트랜지스터 구조, 3-MOS 트랜지스터 구조, 4-MOS 트랜지스터 구조의 순으로 발전하여 왔다. In order to meet the requirements that the CMOS image sensor mentioned above must satisfy, the structure of the image pixel has evolved in the order of 1-MOS transistor structure, 3-MOS transistor structure, and 4-MOS transistor structure.

도 1은 종래 기술에 의한 4-MOS 트랜지스터 단위 화소 구동회로의 회로도로서, 도 1에서 도시한 바와 같이, 4-MOS 트랜지스터 단위 화소 구동회로는, 포토 다이오드(PD)와 4개의 MOS 트랜지스터로 구성되어 있다.1 is a circuit diagram of a 4-MOS transistor unit pixel driving circuit according to the prior art. As shown in FIG. 1, a 4-MOS transistor unit pixel driving circuit includes a photodiode PD and four MOS transistors. have.

여기서, 상기 포토 다이오드(PD)는, 빛의 신호를 전기적 신호로 변환하는 기능을 한다.Here, the photodiode PD functions to convert a signal of light into an electrical signal.

또한, 상기 4개의 MOS 트랜지스터는, 트랜스퍼 트랜지스터(Tx), 리셋 트랜지 스터(Rx), 드라이브 트랜지스터(Dx), 셀렉트 트랜지스터(Sx)로 구성되어 있다.The four MOS transistors are composed of a transfer transistor Tx, a reset transistor Rx, a drive transistor Dx, and a select transistor Sx.

이때, 상기 트랜스퍼 트랜지스터(Tx)는, 게이트에 인가되는 트랜스퍼 신호에 의해 상기 포토 다이오드(PD)에서 생성된 광전하를 플로팅 확산영역(FD)으로 전달하며, 상기 리셋 트랜지스터(Rx)는, 게이트에 인가되는 리셋 신호를 이용하여, 다음 신호 검출을 위해 상기 플로팅 확산영역(FD)에 저장되어 있는 광전하를 배출시킨다.In this case, the transfer transistor Tx transfers the photocharge generated in the photodiode PD to the floating diffusion region FD by a transfer signal applied to the gate, and the reset transistor Rx is provided to the gate. The applied reset signal is used to discharge the photocharges stored in the floating diffusion region FD for the next signal detection.

또한, 상기 드라이브 트랜지스터(Dx)는, 소스 팔로워(Source Follower)의 역할을 하며, 상기 셀렉트 트랜지스터(Sx)는, 게이트에 인가되는 선택신호에 의해 스위칭 동작을 하며, 상기 스위칭 동작을 통해 어드레싱(Addressing)을 수행하고 있다.In addition, the drive transistor Dx serves as a source follower, and the select transistor Sx performs a switching operation by a selection signal applied to a gate, and addressing through the switching operation. )

또한, 앞서 언급한 플로팅 확산영역(FD)은, 상기 포토 다이오드(PD)에서 발생한 광전하를 저장하고 저장된 전하에 상응하는 전압을 발생시키며, 리셋 동작시 저장된 전하를 배출하는 역할을 한다.In addition, the aforementioned floating diffusion region FD stores the photocharges generated in the photodiode PD, generates a voltage corresponding to the stored charge, and discharges the stored charge during the reset operation.

또한, 상기 전류원(IB)은, 상기 드라이브 트랜지스터(Dx)를 바이어싱 한다.In addition, the current source I B biases the drive transistor Dx.

한편, 단위 화소 외부에는 출력 신호를 읽을 수 있는 로드(load) 트랜지스터(미도시)가 형성되어 있다.On the other hand, a load transistor (not shown) for reading an output signal is formed outside the unit pixel.

한편, 도 2a 및 도 2b는 종래 기술에 의한 씨모스 이미지 센서의 평면도 및 단면도로서, 도 1의 회로도가 반도체 기판상에 구현된 구조를 도시하고 있다.2A and 2B are plan and cross-sectional views of a CMOS image sensor according to the related art, and show a circuit diagram of FIG. 1 implemented on a semiconductor substrate.

도 2a 및 도 2b에서 도시한 바와 같이, 종래 기술에 의한 씨모스 이미지 센서의 단위 화소(200)는, P형 반도체 기판(201), P형 에피택셜층(202), P형 웰 영역(203), 플로팅 확산영역(FD ; 204), 4개의 MOS 트랜지스터(Tx, Rx, Dx, Sx)에 대한 게이트 전극(205), 4개의 MOS 트랜지스터에 대한 소오스/드레인 영역(206), 포토 다이오드(PD ; 207)을 포함하고 있으며, 이때, 상기 포토 다이오드(PD ; 207)는, 상기 P형 에피택셜층(202)과 N- 확산영역(207a) 및 PO 확산영역(207b)이 적층된 PNP 접합 구조를 가지고 있다.As shown in FIGS. 2A and 2B, the unit pixel 200 of the CMOS image sensor according to the prior art includes a P-type semiconductor substrate 201, a P-type epitaxial layer 202, and a P-type well region 203. ), Floating diffusion region (FD) 204, gate electrode 205 for four MOS transistors (Tx, Rx, Dx, Sx), source / drain region 206 for four MOS transistors, and photodiode (PD) 207, wherein the photodiode PD 207 includes the P-type epitaxial layer 202, the N-diffusion region 207a, and PO. The diffusion region 207b has a stacked PNP junction structure.

그러나, 상술한 바와 같은 종래 기술에 의한 씨모스 이미지 센서는, 씨모스 이미지 센서를 구동하는 트랜지스터들이 형성되는 영역 내에, 포토 다이오드 또한 형성되므로 필 팩터가 감소될 뿐 아니라, 칩 면적이 넓어져 제품 및 공정단가가 높아지는 문제점이 있었다.However, in the CMOS image sensor according to the related art as described above, since a photodiode is also formed in the region where the transistors driving the CMOS image sensor are formed, not only the fill factor is reduced, but also the chip area is widened, so that the product and There was a problem that the process cost increases.

따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 단위 화소 내의 포토 다이오드를 MOS 트랜지스터 및 플로팅 확산영역 상부에 형성함으로써 씨모스 이미지 센서의 필 팩터를 향상시키고, 제품 및 공정 단가를 낮출 수 있는 씨모스 이미지 센서 및 그 제조방법을 제공하는데 있다.Accordingly, the present invention has been made to solve the above-mentioned problem, and by forming a photodiode in a unit pixel above the MOS transistor and the floating diffusion region, the seed factor of the CMOS image sensor can be improved and the product and process cost can be reduced. It is to provide a MOS image sensor and a method of manufacturing the same.

상기 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서는, 포토 다이오드 및 4개의 MOS 트랜지스터로 구성된 단위 화소를 포함하는 씨모스 이미지 센서에 있어서, 상기 단위 화소는, 에피택셜 성장된 P형 에피층을 포함하는 P형 반도체 기판; 상기 P형 반도체 기판의 표면 하부에 형성되어 상기 포토 다이오드로부터 생성된 광전하를 전달받아 저장하며, 고농도 확산영역으로 이루어진 N형 도전형의 플로팅 확산영역; 상기 P형 반도체 기판 표면 하부에 형성되며, 고농도 확산영역으로 이루어진 N형 도전형의 제 1 소오스/드레인 영역; 상기 P형 반도체 기판 표면에 형성되고, 게이트 절연막을 포함하며, 상기 플로팅 확산영역과 상기 제 1 소오스/드레인 영역 사이에 형성되는 제 1 및 제 2 게이트 전극; 상기 P형 반도체 기판 내에 형성되며, 상기 플로팅 확산영역과 상기 제 1 소오스/드레인 영역이 형성되지 않은 영역에 형성된 P형 웰 영역; 상기 P형 웰 영역에 형성되고, 게이트 절연막을 포함하며, 고농도 확산영역으로 이루어진 N형 도전형의 제 2 소오스/드레인 영역을 가지는 제 3 및 제 4 게이트 전극; 전원전압 및 제 3 게이트 전극 구동전압이 인가되고, 컨택 플러그를 통해 상기 제 1 내지 제 4 게이트 전극 및 상기 플로팅 확산 영역과 전기적으로 연결되어 있는 금속 배선; 및 상기 금속 배선과 절연되고, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역과 전기적으로 연결되며, 상기 제 1 내지 제 4 게이트 전극과 상기 플로팅 확산 영역 및 상기 제 1 및 제 2 소오스/드레인 영역을 완전히 덮도록 P형 및 N형 도전물질을 패터닝하여 형성되는 포토 다이오드;를 포함하는 것을 특징으로 한다.The CMOS image sensor according to the present invention for achieving the above object is a CMOS image sensor comprising a unit pixel consisting of a photodiode and four MOS transistors, wherein the unit pixel is epitaxially grown P-type epi layer Containing P-type semiconductor substrate; An N-type conductive diffusion region formed under the surface of the P-type semiconductor substrate to receive and store photocharges generated from the photodiode, and having a high concentration diffusion region; An N-type conductivity type first source / drain region formed under the surface of the P-type semiconductor substrate and formed of a high concentration diffusion region; First and second gate electrodes formed on a surface of the P-type semiconductor substrate, including a gate insulating layer, and formed between the floating diffusion region and the first source / drain region; A P-type well region formed in the P-type semiconductor substrate and formed in a region where the floating diffusion region and the first source / drain region are not formed; Third and fourth gate electrodes formed on the P-type well region, including a gate insulating layer, and having a second source / drain region of an N-type conductivity type formed of a high concentration diffusion region; A metal wiring applied with a power supply voltage and a third gate electrode driving voltage and electrically connected to the first to fourth gate electrodes and the floating diffusion region through a contact plug; And first and fourth gate electrodes, the floating diffusion region, and the first and second source / drain regions insulated from the metal line and electrically connected to first source / drain regions adjacent to the first gate electrode. And a photodiode formed by patterning the P-type and N-type conductive materials so as to completely cover the region.

여기서, 상기 포토 다이오드는, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역 상에 상기 N형 도전물질을 직접 패터닝하여 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역에 전기적으로 연결되는 것을 특징으로 한다.The photodiode may be electrically connected to the first source / drain region adjacent to the first gate electrode by directly patterning the N-type conductive material on the first source / drain region adjacent to the first gate electrode. It features.

또한, 상기 포토 다이오드는, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역 상에 형성된 컨택 플러그를 통하여 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역에 전기적으로 연결되는 것을 특징으로 한다.The photodiode may be electrically connected to a first source / drain region adjacent to the first gate electrode through a contact plug formed on a first source / drain region adjacent to the first gate electrode.

이때, 상기 포토 다이오드의 P형 및 N형 도전물질은, P형 및 N형으로 도핑된 폴리 실리콘인 것을 특징으로 한다.At this time, the P-type and N-type conductive materials of the photodiode, characterized in that the polysilicon doped with P-type and N-type.

한편, 상기 목적을 달성하기 위한 본 발명에 의한 씨모스 이미지 센서의 제조방법은, 포토 다이오드 및 4개의 MOS 트랜지스터로 구성된 단위 화소를 포함하는 씨모스 이미지 센서의 제조방법에 있어서, 상기 단위 화소 제조방법은, P형 도전형의 반도체 기판 일부에 P형 웰 영역을 형성하는 웰 영역 형성단계; 상기 반도체 기판 표면에 게이트 절연막이 포함된 제 1 및 제 2 게이트 전극을 형성하고, 상기 형성된 P형 웰 영역 상에 게이트 절연막이 포함된 제 3 및 제 4 게이트를 형성하는 게이트 형성단계; 상기 반도체 기판 표면 및 상기 형성된 P형 웰 영역 상에 오픈된 마스크를 형성하고, 고농도 N형 도전형의 플로팅 확산영역과 제 1 및 제 2 소오스/드레인 영역을 형성하는 N형 도전영역 형성단계; 컨택 플러그를 통해, 전원전압 및 상기 형성된 제 3 게이트 전극 구동전압이 인가되는 금속배선과 상기 제 1 내지 제 4 게이트 전극 및 상기 플로팅 확산 영역을 전기적으로 연결시키는 전기적 연결단 계; 상기 금속 배선과 절연되고, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역과 전기적으로 연결되며, 상기 제 1 내지 제 4 게이트 전극과 상기 플로팅 확산 영역 및 상기 제 1 및 제 2 소오스/드레인 영역을 완전히 덮도록 P형 및 N형 도전물질을 패터닝하여 포토 다이오드를 형성하는 포토 다이오드 형성단계;를 포함하는 것을 특징으로 한다.On the other hand, the manufacturing method of the CMOS image sensor according to the present invention for achieving the above object, in the manufacturing method of the CMOS image sensor comprising a unit pixel consisting of a photodiode and four MOS transistors, the unit pixel manufacturing method The well region forming step of forming a P-type well region on a portion of the P-type conductive semiconductor substrate; Forming a first and second gate electrodes including a gate insulating film on a surface of the semiconductor substrate, and forming third and fourth gates including a gate insulating film on the formed P-type well region; An N-type conductive region forming step of forming an open mask on the semiconductor substrate surface and the formed P-type well region, and forming a floating diffusion region of a high concentration N-type conductivity type and first and second source / drain regions; An electrical connection step for electrically connecting the metal wiring to which the power supply voltage and the formed third gate electrode driving voltage are applied, the first to fourth gate electrodes, and the floating diffusion region through a contact plug; Insulated from the metal wiring and electrically connected to a first source / drain region adjacent to the first gate electrode, the first to fourth gate electrodes, the floating diffusion region, and the first and second source / drain regions And a photodiode forming step of patterning the P-type and N-type conductive materials so as to completely cover the photodiode.

여기서, 상기 포토 다이오드 형성단계는, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역 상에 상기 N형 도전물질을 직접 패터닝하여 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역에 전기적으로 연결시키는 것을 특징으로 한다.In the forming of the photodiode, the N-type conductive material is directly patterned on the first source / drain region adjacent to the first gate electrode and electrically connected to the first source / drain region adjacent to the first gate electrode. It is characterized by.

또한, 상기 포토 다이오드 형성단계는, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역 상에 형성된 컨택 플러그를 통하여 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역에 전기적으로 연결시키는 것을 특징으로 한다.In the forming of the photodiode, the photodiode may be electrically connected to the first source / drain region adjacent to the first gate electrode through a contact plug formed on the first source / drain region adjacent to the first gate electrode. do.

이때, 상기 포토 다이오드 형성단계는, 상기 P형 및 N형 도전물질로 P형 및 N형으로 도핑된 폴리 실리콘을 사용하는 것을 특징으로 한다.At this time, the photodiode forming step is characterized in that using the polysilicon doped with P-type and N-type as the P-type and N-type conductive material.

이하, 첨부된 도면을 참조하여 본 발명에 의한 바람직한 실시예들에 대하여 보다 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

씨모스CMOS 이미지 센서 구조 Image sensor structure

실시예Example 1 One

도 3은 실시예 1에 따른 본 발명에 의한 씨모스 이미지 센서의 단면도를 나타낸 것이다.3 is a sectional view of a CMOS image sensor according to the present invention according to the first embodiment.

도 3에서 도시한 바와 같이, 실시예 1의 씨모스 이미지 센서는, 포토 다이오드 및 4개의 MOS 트랜지스터로 구성된 단위 화소(300)를 포함하고 있으며, 상기 단위 화소(300)는, P형 반도체 기판(301), P형 웰 영역(303), 플로팅 확산영역(304), 제 1 및 제 2 소오스/드레인 영역(305, 306), 제 1 내지 제 4 게이트 전극(307~ 310), 금속 배선(311), 포토 다이오드(313)를 포함하고 있다.As shown in FIG. 3, the CMOS image sensor of Embodiment 1 includes a unit pixel 300 composed of a photodiode and four MOS transistors, and the unit pixel 300 includes a P-type semiconductor substrate ( 301, P-type well region 303, floating diffusion region 304, first and second source / drain regions 305 and 306, first to fourth gate electrodes 307 to 310, metal wiring 311 ), A photodiode 313 is included.

여기서, 상기 P형 반도체 기판(301)은, 에피택셜 성장된 P형 에피층(302) 및 필드영역과 활성영역을 정의하는 소자 분리막(315)을 포함하고 있다.The P-type semiconductor substrate 301 includes an epitaxially grown P-type epitaxial layer 302 and an isolation layer 315 defining a field region and an active region.

또한, 상기 플로팅 확산영역(304)은, N형 도전형의 고농도 확산영역으로 이루어져 있으며, 상기 P형 반도체 기판(301)의 표면 하부에 형성되어 상기 포토 다이오드(313)로부터 생성된 광전하를 전달받아 저장하는 기능을 수행한다.In addition, the floating diffusion region 304 is formed of an N-type conductivity-type high concentration diffusion region and is formed under the surface of the P-type semiconductor substrate 301 to transfer photocharges generated from the photodiode 313. It performs the function of receiving and saving.

또한, 상기 제 1 소오스/드레인 영역(305)은, N형 도전형의 고농도 확산영역으로 이루어져 있으며, 상기 P형 반도체 기판(301) 표면 하부에 형성되어 있다.In addition, the first source / drain region 305 is formed of an N-type conductivity-type high concentration diffusion region, and is formed under the surface of the P-type semiconductor substrate 301.

한편, 상기 제 1 및 제 2 게이트 전극(307, 308)은, 상기 P형 반도체 기판(301) 표면에 형성되고, 게이트 절연막(307a, 308a)을 포함하고 있으며, 상기 플로팅 확산영역(304)과 상기 제 1 소오스/드레인 영역(305) 사이에 형성되어 있다.On the other hand, the first and second gate electrodes 307 and 308 are formed on the surface of the P-type semiconductor substrate 301 and include gate insulating films 307a and 308a, and the floating diffusion region 304 It is formed between the first source / drain regions 305.

또한, 상기 P형 웰 영역(303)은, 상기 P형 반도체 기판(301) 내에 형성되며, 상기 플로팅 확산영역(304)과 상기 제 1 소오스/드레인 영역(305)이 형성되지 않은 영역에 형성되어 있다. In addition, the P-type well region 303 is formed in the P-type semiconductor substrate 301 and is formed in a region where the floating diffusion region 304 and the first source / drain region 305 are not formed. have.

한편, 상기 제 3 및 제 4 게이트 전극(309, 310)은, 상기 P형 웰 영역(303)에 형성되고, 게이트 절연막(309a, 310a)을 포함하고 있으며, 고농도 확산영역으로 이루어진 N형 도전형의 제 2 소오스/드레인 영역(306)이 인접해 있다.On the other hand, the third and fourth gate electrodes 309 and 310 are formed in the P-type well region 303, include gate insulating films 309a and 310a, and are N-type conductivity type formed of a high concentration diffusion region. The second source / drain regions 306 of are adjacent.

또한, 상기 금속 배선(311)은, 전원전압 및 상기 제 3 게이트 전극(309) 구동전압이 인가되고, 컨택 플러그(312)를 통해 상기 제 1 내지 제 4 게이트 전극(307~310) 및 상기 플로팅 확산영역(304)에 전기적으로 연결되어 있다.In addition, a power supply voltage and a driving voltage of the third gate electrode 309 are applied to the metal wire 311, and the first to fourth gate electrodes 307 to 310 and the floating through the contact plug 312. It is electrically connected to the diffusion region 304.

또한, 상기 포토 다이오드(313)는, 층간 절연막(314)을 통해 상기 금속 배선(311)과 절연되어 있으며, 상기 제 1 게이트 전극(307)과 인접한 제 1 소오스/드레인 영역(305)과 전기적으로 연결되며, 상기 제 1 내지 제 4 게이트 전극(307~310)과 상기 플로팅 확산영역(304) 및 상기 제 1 및 제 2 소오스/드레인 영역(305, 306)을 완전히 덮도록 P형 및 N형 도전물질(313a, 313b)을 패터닝 함으로써 형성된다. In addition, the photodiode 313 is insulated from the metal wiring 311 through an interlayer insulating film 314 and electrically connected to the first source / drain region 305 adjacent to the first gate electrode 307. P-type and N-type conductors connected to each other to completely cover the first to fourth gate electrodes 307 to 310, the floating diffusion region 304, and the first and second source / drain regions 305 and 306. It is formed by patterning the materials 313a and 313b.

여기서, 상기 포토 다이오드(313)는, 상기 N형 도전물질(313b)을 상기 제 1 게이트 전극(307)과 인접한 제 1 소오스/드레인 영역(305) 상에 직접 패터닝하여 상기 제 1 게이트 전극(307)과 인접한 제 1 소오스/드레인 영역(305)에 전기적으로 연결된다.Here, the photodiode 313 directly patterns the N-type conductive material 313b on the first source / drain region 305 adjacent to the first gate electrode 307 so as to form the first gate electrode 307. ) Is electrically connected to the first source / drain region 305 adjacent to.

이때, 상기 포토 다이오드(313)의 P형 및 N형 도전물질(313a, 313b)로는, P형 및 N형으로 도핑된 폴리 실리콘이 주로 사용되나, 본 발명의 기술적 사상은, 폴리 실리콘 뿐만 아니라 도전물질로 사용되어 PNP 접합 구조를 가질 수 있는 모든 물질에 적용될 수 있다.In this case, as the P-type and N-type conductive materials 313a and 313b of the photodiode 313, polysilicon doped with P-type and N-type is mainly used. It can be used as a material and can be applied to any material that can have a PNP junction structure.

실시예Example 2 2

도 4는 실시예 2에 따른 본 발명에 의한 씨모스 이미지 센서의 단면도를 나타낸 것이다.4 is a sectional view of a CMOS image sensor according to the present invention according to the second embodiment.

도 4에서 도시한 바와 같이, 실시예 2의 씨모스 이미지 센서는, 실시예 1과 마찬가지로, 포토 다이오드 및 4개의 MOS 트랜지스터로 구성된 단위 화소(400)를 포함하고 있으며, 상기 단위 화소(400)는, P형 반도체 기판(401), P형 웰 영역(403), 플로팅 확산영역(404), 제 1 및 제 2 소오스/드레인 영역(405, 406), 제 1 내지 제 4 게이트 전극(407~ 410), 금속 배선(411), 포토 다이오드(413)를 포함하고 있다.As shown in FIG. 4, the CMOS image sensor of the second embodiment includes a unit pixel 400 including a photodiode and four MOS transistors, similarly to the first embodiment, and the unit pixel 400 is P-type semiconductor substrate 401, P-type well region 403, floating diffusion region 404, first and second source / drain regions 405 and 406, and first to fourth gate electrodes 407 to 410 ), A metal wiring 411, and a photodiode 413.

다만, 실시예 1과 다른 점은, 상기 포토 다이오드(413)가, 상기 제 1 게이트 전극(407)과 인접한 제 1 소오스/드레인 영역(405) 상에 형성된 컨택 플러그(412)를 통하여 상기 제 1 게이트 전극(407)과 인접한 제 1 소오스/드레인 영역(405)에 전기적으로 연결된다는 것이다. However, a difference from the first embodiment is that the photodiode 413 is formed through the contact plug 412 formed on the first source / drain region 405 adjacent to the first gate electrode 407. Is electrically connected to the first source / drain region 405 adjacent to the gate electrode 407.

이때, 상기 포토 다이오드(413)의 P형 및 N형 도전물질(413a, 413b)로는, 실시예 1과 마찬가지로, P형 및 N형으로 도핑된 폴리 실리콘이 주로 사용되나, 본 발명의 기술적 사상은, 폴리 실리콘 뿐만 아니라 도전물질로 사용되어 PNP 접합 구조를 가질 수 있는 모든 물질에 적용될 수 있다.In this case, as the P-type and N-type conductive materials 413a and 413b of the photodiode 413, polysilicon doped with P-type and N-type is mainly used as in the first embodiment, but the technical concept of the present invention In addition, polysilicon can be used as a conductive material and can be applied to any material that can have a PNP junction structure.

씨모스CMOS 이미지 센서 제조공정 Image sensor manufacturing process

실시예Example 1 One

한편, 도 5는 실시예 1에 따른 본 발명에 의한 씨모스 이미지 센서의 제조방법의 흐름도를 나타낸 것이다.On the other hand, Figure 5 shows a flow chart of a manufacturing method of the CMOS image sensor according to the present invention according to the first embodiment.

도 5에서 도시한 바와 같이, 포토 다이오드 및 4개의 MOS 트랜지스터로 구성된 단위 화소를 포함하는 실시예 1의 씨모스 이미지 센서의 제조방법에 있어서, 상기 단위 화소 제조방법은, 크게 5단계로 나누어 볼 수 있다.As shown in FIG. 5, in the CMOS image sensor manufacturing method of Embodiment 1 including a unit diode including a photodiode and four MOS transistors, the unit pixel manufacturing method may be divided into five steps. have.

먼저, P형 도전형의 반도체 기판 일부에 P형 웰 영역을 형성한다(S501).First, a P type well region is formed in a part of a P type conductive semiconductor substrate (S501).

그 다음, 상기 반도체 기판 표면에 게이트 절연막이 포함된 제 1 및 제 2 게이트 전극을 형성하고, 상기 형성된 P형 웰 영역 상에 게이트 절연막이 포함된 제 3 및 제 4 게이트를 형성한다(S502).Next, first and second gate electrodes including a gate insulating film are formed on the surface of the semiconductor substrate, and third and fourth gates including the gate insulating film are formed on the formed P-type well region (S502).

그 다음, 상기 반도체 기판 표면 및 상기 형성된 P형 웰 영역 상에 오픈된 마스크를 형성하고, 고농도 N형 도전형의 플로팅 확산영역과 제 1 및 제 2 소오스/드레인 영역을 형성한다(S503).Next, an open mask is formed on the surface of the semiconductor substrate and the formed P-type well region, and a floating diffusion region having a high concentration N-type conductivity and first and second source / drain regions are formed (S503).

그 다음, 컨택 플러그를 통해, 전원전압 및 상기 형성된 제 3 게이트 전극 구동전압이 인가되는 금속 배선과 상기 제 1 내지 제 4 게이트 전극 및 상기 플로팅 확산영역을 전기적으로 연결시킨다(S504).Next, a metal wire to which a power supply voltage and the formed third gate electrode driving voltage are applied, the first to fourth gate electrodes, and the floating diffusion region are electrically connected through a contact plug (S504).

마지막으로, 상기 금속 배선과 절연되고, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역 상에 N형 도전물질을 직접 패터닝하여 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역에 전기적으로 연결되며, 상기 제 1 내지 제 4 게이트 전극과 상기 플로팅 확산영역 및 상기 제 1 및 제 2 소오스/드레인 영역을 완전히 덮도록 P형 및 N형 도전물질을 패터닝하여 포토 다이오드를 형성한다(S505).Finally, an N-type conductive material is directly patterned on the first source / drain region adjacent to the first gate electrode and insulated from the metal wiring, and electrically connected to the first source / drain region adjacent to the first gate electrode. In operation S505, the P-type and N-type conductive materials are patterned to completely cover the first to fourth gate electrodes, the floating diffusion region, and the first and second source / drain regions.

이때, 상기 S505 단계에서 상기 P형 및 N형 도전물질은, 주로 P형 및 N형으로 도핑된 폴리 실리콘이 사용되나, 본 발명의 기술적 사상은, 폴리 실리콘 뿐만 아니라 도전물질로 사용되어 PNP 접합 구조를 가질 수 있는 모든 물질에 적용될 수 있다.At this time, in the step S505, the P-type and N-type conductive materials are mainly used polysilicon doped with P-type and N-type, but the technical idea of the present invention, PNP junction structure is used as a conductive material as well as polysilicon Applicable to all materials that may have.

실시예Example 2 2

한편, 도 6은 실시예 2에 따른 본 발명에 의한 씨모스 이미지 센서의 제조방법의 흐름도를 나타낸 것이다.6 is a flowchart illustrating a method of manufacturing a CMOS image sensor according to the present invention.

도 6에서 도시한 바와 같이, 포토 다이오드 및 4개의 MOS 트랜지스터로 구성된 단위 화소를 포함하는 실시예 2의 씨모스 이미지 센서의 제조방법에 있어서, 상기 단위 화소 제조방법은, 실시예 1과 마찬가지로 크게 5단계로 나누어 볼 수 있다.As shown in FIG. 6, in the method for manufacturing the CMOS image sensor of Embodiment 2 including a unit pixel composed of a photodiode and four MOS transistors, the method of manufacturing the unit pixels is as large as that of Embodiment 1. It can be divided into stages.

먼저, P형 도전형의 반도체 기판 일부에 P형 웰 영역을 형성한다(S601).First, a P type well region is formed in a part of a P type conductive semiconductor substrate (S601).

그 다음, 상기 반도체 기판 표면에 게이트 절연막이 포함된 제 1 및 제 2 게이트 전극을 형성하고, 상기 형성된 P형 웰 영역 상에 게이트 절연막이 포함된 제 3 및 제 4 게이트를 형성한다(S602).Next, first and second gate electrodes including a gate insulating film are formed on the surface of the semiconductor substrate, and third and fourth gates including the gate insulating film are formed on the formed P-type well region (S602).

그 다음, 상기 반도체 기판 표면 및 상기 형성된 P형 웰 영역 상에 오픈된 마스크를 형성하고, 고농도 N형 도전형의 플로팅 확산영역과 제 1 및 제 2 소오스/ 드레인 영역을 형성한다(S603).Next, an open mask is formed on the surface of the semiconductor substrate and the formed P-type well region, and a floating N-type conductivity type floating diffusion region and first and second source / drain regions are formed (S603).

그 다음, 컨택 플러그를 통해, 전원전압 및 상기 형성된 제 3 게이트 전극 구동전압이 인가되는 금속 배선과 상기 제 1 내지 제 4 게이트 전극 및 상기 플로팅 확산영역을 전기적으로 연결시킨다(S604).Next, a metal wire to which a power supply voltage and the formed third gate electrode driving voltage are applied, the first to fourth gate electrodes, and the floating diffusion region are electrically connected through a contact plug (S604).

마지막으로, 상기 금속 배선과 절연되고, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역 상에 형성된 컨택 플러그를 통하여 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역에 전기적으로 연결되며, 상기 제 1 내지 제 4 게이트 전극과 상기 플로팅 확산영역 및 상기 제 1 및 제 2 소오스/드레인 영역을 완전히 덮도록 P형 및 N형 도전물질을 패터닝하여 포토 다이오드를 형성한다(S605).Lastly, the metal wire is insulated from the metal wiring and electrically connected to the first source / drain region adjacent to the first gate electrode through a contact plug formed on the first source / drain region adjacent to the first gate electrode. The P-type and N-type conductive materials are patterned to completely cover the first to fourth gate electrodes, the floating diffusion region, and the first and second source / drain regions (S605).

이때, 상기 S605 단계에서 상기 P형 및 N형 도전물질은, 실시예 1과 마찬가지로, 주로 P형 및 N형으로 도핑된 폴리 실리콘이 사용되나, 본 발명의 기술적 사상은, 폴리 실리콘 뿐만 아니라 도전물질로 사용되어 PNP 접합 구조를 가질 수 있는 모든 물질에 적용될 수 있다.In this case, in the step S605, the P-type and N-type conductive materials are used, as in Example 1, mainly polysilicon doped with P-type and N-type, but the technical idea of the present invention, as well as the polysilicon conductive material It can be used to apply to all materials that can have a PNP junction structure.

이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이며, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications, and changes within the scope without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It will be appreciated that such substitutions, changes, and the like should be considered to be within the scope of the following claims.

상술한 바와 같이, 본 발명에 따른 씨모스 이미지 센서 및 그 제조방법에 따르면, 단위 화소 내의 포토 다이오드를 MOS 트랜지스터 및 플로팅 확산영역 상부에 형성함으로써 씨모스 이미지 센서의 필 팩터를 향상시킬 수 있는 효과가 있다.As described above, according to the CMOS image sensor and a method of manufacturing the same, an effect of improving the fill factor of the CMOS image sensor is achieved by forming a photodiode in a unit pixel on the MOS transistor and the floating diffusion region. have.

또한, 단위 화소 내의 포토 다이오드를 MOS 트랜지스터 및 플로팅 확산영역 상부에 형성함으로써 칩 면적을 줄일 수 있게 되고, 이에 따라, 제품 및 공정 단가를 낮출 수 있는 효과가 있다.In addition, the chip area can be reduced by forming a photodiode in the unit pixel on the MOS transistor and the floating diffusion region, thereby reducing the cost of the product and the process.

Claims (8)

포토 다이오드 및 4개의 MOS 트랜지스터로 구성된 단위 화소를 포함하는 씨모스 이미지 센서에 있어서,In a CMOS image sensor comprising a unit pixel consisting of a photodiode and four MOS transistors, 상기 단위 화소는,The unit pixel, 에피택셜 성장된 P형 에피층을 포함하는 P형 반도체 기판;Epitaxially grown P-type epitaxial layer comprising P-type semiconductor substrate; 상기 P형 반도체 기판의 표면 하부에 형성되어 상기 포토 다이오드로부터 생성된 광전하를 전달받아 저장하며, 고농도 확산영역으로 이루어진 N형 도전형의 플로팅 확산영역;An N-type conductive diffusion region formed under the surface of the P-type semiconductor substrate to receive and store photocharges generated from the photodiode, and having a high concentration diffusion region; 상기 P형 반도체 기판 표면 하부에 형성되며, 고농도 확산영역으로 이루어진 N형 도전형의 제 1 소오스/드레인 영역;An N-type conductivity type first source / drain region formed under the surface of the P-type semiconductor substrate and formed of a high concentration diffusion region; 상기 P형 반도체 기판 표면에 형성되고, 게이트 절연막을 포함하며, 상기 플로팅 확산영역과 상기 제 1 소오스/드레인 영역 사이에 형성되는 제 1 및 제 2 게이트 전극;First and second gate electrodes formed on a surface of the P-type semiconductor substrate, including a gate insulating layer, and formed between the floating diffusion region and the first source / drain region; 상기 P형 반도체 기판 내에 형성되며, 상기 플로팅 확산영역과 상기 제 1 소오스/드레인 영역이 형성되지 않은 영역에 형성된 P형 웰 영역;A P-type well region formed in the P-type semiconductor substrate and formed in a region where the floating diffusion region and the first source / drain region are not formed; 상기 P형 웰 영역에 형성되고, 게이트 절연막을 포함하며, 고농도 확산영역으로 이루어진 N형 도전형의 제 2 소오스/드레인 영역을 가지는 제 3 및 제 4 게이트 전극;Third and fourth gate electrodes formed on the P-type well region, including a gate insulating layer, and having a second source / drain region of an N-type conductivity type formed of a high concentration diffusion region; 전원전압 및 상기 제 3 게이트 전극 구동전압이 인가되고, 컨택 플러그를 통 해 상기 제 1 내지 제 4 게이트 전극 및 상기 플로팅 확산 영역에 전기적으로 연결되어 있는 금속 배선; 및A metal wiring applied with a power supply voltage and the third gate electrode driving voltage and electrically connected to the first to fourth gate electrodes and the floating diffusion region through a contact plug; And 상기 금속 배선과 절연되고, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역과 전기적으로 연결되며, 상기 제 1 내지 제 4 게이트 전극과 상기 플로팅 확산 영역 및 상기 제 1 및 제 2 소오스/드레인 영역을 완전히 덮도록 P형 및 N형 도전물질을 패터닝하여 형성되는 포토 다이오드;를 포함하는 것을 특징으로 하는 씨모스 이미지 센서.Insulated from the metal wiring and electrically connected to a first source / drain region adjacent to the first gate electrode, the first to fourth gate electrodes, the floating diffusion region, and the first and second source / drain regions And a photodiode formed by patterning the P-type and N-type conductive materials so as to completely cover the N-type conductive material. 제 1항에 있어서, 상기 포토 다이오드는,The method of claim 1, wherein the photodiode, 상기 N형 도전물질을 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역 상에 직접 패터닝하여 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역에 전기적으로 연결되는 것을 특징으로 하는 씨모스 이미지 센서.And patterning the N-type conductive material directly on the first source / drain region adjacent to the first gate electrode to be electrically connected to the first source / drain region adjacent to the first gate electrode. . 제 1항에 있어서, 상기 포토 다이오드는,The method of claim 1, wherein the photodiode, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역 상에 형성된 컨택 플러그를 통하여 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역에 전기적으로 연결되는 것을 특징으로 하는 씨모스 이미지 센서. And electrically connected to the first source / drain region adjacent to the first gate electrode through a contact plug formed on the first source / drain region adjacent to the first gate electrode. 제 2항 또는 제 3항에 있어서, The method of claim 2 or 3, 상기 포토 다이오드의 P형 및 N형 도전물질은, P형 및 N형으로 도핑된 폴리 실리콘인 것을 특징으로 하는 씨모스 이미지 센서.P-type and N-type conductive material of the photodiode, CMOS image sensor, characterized in that the polysilicon doped with P-type and N-type. 포토 다이오드 및 4개의 MOS 트랜지스터로 구성된 단위 화소를 포함하는 씨모스 이미지 센서의 제조방법에 있어서,In the method of manufacturing a CMOS image sensor comprising a unit pixel consisting of a photodiode and four MOS transistors, 상기 단위 화소 제조방법은,The unit pixel manufacturing method, P형 도전형의 반도체 기판 일부에 P형 웰 영역을 형성하는 웰 영역 형성단계;A well region forming step of forming a P type well region in a portion of the P type conductive semiconductor substrate; 상기 반도체 기판 표면에 게이트 절연막이 포함된 제 1 및 제 2 게이트 전극을 형성하고, 상기 형성된 P형 웰 영역 상에 게이트 절연막이 포함된 제 3 및 제 4 게이트를 형성하는 게이트 형성단계;Forming a first and second gate electrodes including a gate insulating film on a surface of the semiconductor substrate, and forming third and fourth gates including a gate insulating film on the formed P-type well region; 상기 반도체 기판 표면 및 상기 형성된 P형 웰 영역 상에 오픈된 마스크를 형성하고, 고농도 N형 도전형의 플로팅 확산영역과 제 1 및 제 2 소오스/드레인 영역을 형성하는 N형 도전영역 형성단계;An N-type conductive region forming step of forming an open mask on the semiconductor substrate surface and the formed P-type well region, and forming a floating diffusion region of a high concentration N-type conductivity type and first and second source / drain regions; 컨택 플러그를 통해, 전원전압 및 상기 형성된 제 3 게이트 전극 구동전압이 인가되는 금속배선과 상기 제 1 내지 제 4 게이트 전극 및 상기 플로팅 확산 영역을 전기적으로 연결시키는 전기적 연결단계;An electrical connection step of electrically connecting a metal wiring to which a power supply voltage and the formed third gate electrode driving voltage are applied, the first to fourth gate electrodes, and the floating diffusion region through a contact plug; 상기 금속 배선과 절연되고, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역과 전기적으로 연결되며, 상기 제 1 내지 제 4 게이트 전극과 상기 플로팅 확산 영역 및 상기 제 1 및 제 2 소오스/드레인 영역을 완전히 덮도록 P형 및 N형 도전물질을 패터닝하여 포토 다이오드를 형성하는 포토 다이오드 형성단계;를 포함하는 것을 특징으로 하는 씨모스 이미지 센서 제조방법.Insulated from the metal wiring and electrically connected to a first source / drain region adjacent to the first gate electrode, the first to fourth gate electrodes, the floating diffusion region, and the first and second source / drain regions And forming a photodiode by patterning the P-type and N-type conductive materials so as to completely cover the photoresist. 제 5항에 있어서, 상기 포토 다이오드 형성단계는, The method of claim 5, wherein the photodiode forming step, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역 상에 상기 N형 도전물질을 직접 패터닝하여 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역에 전기적으로 연결시키는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.A CMOS image sensor, wherein the N-type conductive material is directly patterned on a first source / drain region adjacent to the first gate electrode and electrically connected to a first source / drain region adjacent to the first gate electrode Manufacturing method. 제 5항에 있어서, 상기 포토 다이오드 형성단계는, The method of claim 5, wherein the photodiode forming step, 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역 상에 형성된 컨택 플러그를 통하여 상기 제 1 게이트 전극과 인접한 제 1 소오스/드레인 영역에 전기적으로 연결시키는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.And electrically connecting to the first source / drain region adjacent to the first gate electrode through a contact plug formed on the first source / drain region adjacent to the first gate electrode. 제 6항 또는 제 7항에 있어서,The method according to claim 6 or 7, 상기 포토 다이오드 형성단계는, 상기 P형 및 N형 도전물질로 P형 및 N형으로 도핑된 폴리 실리콘을 사용하는 것을 특징으로 하는 씨모스 이미지 센서의 제조방법.In the forming of the photodiode, the method of manufacturing a CMOS image sensor comprising using polysilicon doped with P-type and N-type with the P-type and N-type conductive materials.
KR1020050130333A 2005-12-27 2005-12-27 Cmos image sensor and method the same KR100667918B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050130333A KR100667918B1 (en) 2005-12-27 2005-12-27 Cmos image sensor and method the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050130333A KR100667918B1 (en) 2005-12-27 2005-12-27 Cmos image sensor and method the same

Publications (1)

Publication Number Publication Date
KR100667918B1 true KR100667918B1 (en) 2007-01-11

Family

ID=37867845

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050130333A KR100667918B1 (en) 2005-12-27 2005-12-27 Cmos image sensor and method the same

Country Status (1)

Country Link
KR (1) KR100667918B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740595A (en) * 2008-11-11 2010-06-16 东部高科股份有限公司 Method for manufacturing an image sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101740595A (en) * 2008-11-11 2010-06-16 东部高科股份有限公司 Method for manufacturing an image sensor

Similar Documents

Publication Publication Date Title
KR100922931B1 (en) CMOS image sensor and method for fabricating the same
US6552320B1 (en) Image sensor structure
US9054003B2 (en) Image sensors and methods of fabricating the same
KR100819711B1 (en) Cmos image sensor and method for fabricating the same
KR101352436B1 (en) An image sensor
JP4832541B2 (en) Solid-state imaging device and electronic information device
US8946794B2 (en) Image sensor
KR100851495B1 (en) Small pixel for image sensors with jfet and vertically integrated reset diodes
EP1032049A2 (en) Light-receiving element and photoelectric conversion device
KR101679598B1 (en) Image sensor
US8035714B2 (en) Solid-state imaging device, method of manufacturing the same, and camera
CN112640109A (en) Solid-state image sensor
US10720463B2 (en) Backside illuminated image sensor with three-dimensional transistor structure and forming method thereof
US20060138494A1 (en) Photodiode in CMOS image sensor and fabricating method thereof
KR100462164B1 (en) Cmos image sensor with enhanced fill factor
US7678602B2 (en) CMOS image sensor and method for manufacturing the same
KR100606910B1 (en) CMOS Image sensor and method for fabricating the same
KR100660345B1 (en) Cmos image sensor and method for fabrication thereof
KR20050018512A (en) CMOS image sensor and method for fabricating same
KR100667918B1 (en) Cmos image sensor and method the same
KR100790224B1 (en) Stratified photo-diode for high resolution cmos image sensors implemented in sti technology
JP2004241487A (en) Manufacturing method of solid-state imaging element
KR100714604B1 (en) Image sensor and method for manufacturing the same
KR100731065B1 (en) Cmos image sensor
KR20070071053A (en) Cmos image sensor, and method for fabricating the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee