KR100664783B1 - Method for sorting a wafer in a cd-sem - Google Patents

Method for sorting a wafer in a cd-sem Download PDF

Info

Publication number
KR100664783B1
KR100664783B1 KR1019990067884A KR19990067884A KR100664783B1 KR 100664783 B1 KR100664783 B1 KR 100664783B1 KR 1019990067884 A KR1019990067884 A KR 1019990067884A KR 19990067884 A KR19990067884 A KR 19990067884A KR 100664783 B1 KR100664783 B1 KR 100664783B1
Authority
KR
South Korea
Prior art keywords
wafer
designated slot
moved
key signal
slot
Prior art date
Application number
KR1019990067884A
Other languages
Korean (ko)
Other versions
KR20010066285A (en
Inventor
하정혁
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1019990067884A priority Critical patent/KR100664783B1/en
Publication of KR20010066285A publication Critical patent/KR20010066285A/en
Application granted granted Critical
Publication of KR100664783B1 publication Critical patent/KR100664783B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/26Electron or ion microscopes; Electron or ion diffraction tubes
    • H01J37/28Electron or ion microscopes; Electron or ion diffraction tubes with scanning beams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/26Electron or ion microscopes
    • H01J2237/28Scanning microscopes
    • H01J2237/2813Scanning microscopes characterised by the application
    • H01J2237/2817Pattern inspection

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 반도체 미세 패턴 측정 시스템(Critical Dimension-Scanning Electron Microscope)의 웨이퍼 분류 방법에 관한 것으로, 웨이퍼 카세트에 삽입되어 있는 임의의 웨이퍼를 지정 슬롯(slot)으로 이동시키기 위한 키 신호가 인가되는지를 판단하고, 웨이퍼 이동 키 신호가 인가되면 웨이퍼를 노치 정렬 수단을 통해 지정 슬롯으로 이동시키며, 지정 슬롯으로 이동 완료된 웨이퍼의 상태를 표시부를 통해 표시하는 것을 특징으로 한다. 본 발명에 의하면, 별도의 소트(sort) 장비를 사용하지 않고 슬롯간 웨이퍼를 이동시킬 수 있으므로, 단가 절감과 운용상 편리함을 제공하는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for classifying wafers in a critical dimension-scanning electron microscope, and determines whether a key signal for moving an arbitrary wafer inserted in a wafer cassette to a designated slot is applied. When the wafer movement key signal is applied, the wafer is moved to the designated slot through the notch alignment means, and the state of the wafer which has been moved to the designated slot is displayed on the display unit. According to the present invention, since the wafer can be moved between slots without using a separate sort device, there is an effect of providing cost reduction and convenience in operation.

Description

반도체 미세 패턴 측정 시스템의 웨이퍼 분류 방법{METHOD FOR SORTING A WAFER IN A CD-SEM}Method of classifying wafers in semiconductor fine pattern measurement system {METHOD FOR SORTING A WAFER IN A CD-SEM}

도 1은 본 발명에 따른 웨이퍼 분류 방법을 수행하기 위한 반도체 미세 패턴 측정 시스템의 개략 블록도,1 is a schematic block diagram of a semiconductor fine pattern measurement system for performing a wafer classification method according to the present invention;

도 2는 본 발명의 바람직한 실시예에 따른 반도체 미세 패턴 측정 시스템의 웨이퍼 분류 과정의 흐름도,2 is a flowchart of a wafer classification process of a semiconductor fine pattern measurement system according to a preferred embodiment of the present invention;

도 3a는 도 1의 표시부에 표시되는 웨이퍼 카세트로서, 해당 슬롯에 웨이퍼가 삽입된 초기 화면을 도시한 도면,3A is a wafer cassette displayed on the display unit of FIG. 1, illustrating an initial screen in which a wafer is inserted into a corresponding slot;

도 3b는 도 1의 표시부에 표시되는 웨이퍼 카세트로서, 해당 슬롯에 웨이퍼가 이동되는 모습을 도시한 도면.3B is a wafer cassette displayed on the display unit of FIG. 1, illustrating a state in which a wafer is moved to a corresponding slot. FIG.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 키 입력부100: key input unit

102 : 제어부102: control unit

104 : 노치 정렬부104: notch alignment portion

106 : SMIF 파드부106: SMIF pad part

108 : 표시부108: display unit

본 발명은 미세 패턴 측정 시스템에 관한 것으로, 특히, 미세 패턴 측정 시스템(Critical Dimension-Scanning Electron Microscope : 이하, CD-SEM이라 약칭함)의 웨이퍼 분류(sorting) 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a fine pattern measuring system, and more particularly, to a wafer sorting method of a fine pattern measuring system (hereinafter referred to as CD-SEM).

반도체 공정에서 공정 진행 여부를 확인하기 위해서는 CD-SEM이란 장비를 사용한다. 즉, CD-SEM은 반도체 포토마스킹 공정 또는 에칭 공정이 완료된 웨이퍼가 원하는 크기로 공정이 진행되었는지를 미세 패턴 측정을 통해 검사하는 장비로서, 흔히 SMIF(Standard Mechanical InterFace)라는 장비와 연계하여 운용된다.In order to check the progress of the semiconductor process, a device called CD-SEM is used. In other words, CD-SEM is a device that inspects whether a wafer having a semiconductor photomasking process or an etching process has been processed to a desired size through a fine pattern measurement, and is often operated in connection with a device called Standard Mechanical InterFace (SMIF).

SMIF, 즉, 웨이퍼 카세트 이송 장치란 웨이퍼를 외부의 이물질로부터 차단시키는 장치로서, 반도체가 고집적화 됨에 따라 웨이퍼를 외부와 차단시켜 이송시킬 필요성에 의해 개발되었다.SMIF, that is, a wafer cassette transfer device, is a device for blocking a wafer from foreign matters. As a semiconductor is highly integrated, a wafer cassette transfer device has been developed due to the need to block and transfer a wafer to the outside.

이러한 SMIF를 사용하여 CD-SEM을 운용하므로써, 웨이퍼의 안전성을 보장하였으나, 그에 못지 않게 문제점이 대두되었다.By operating the CD-SEM using such SMIF, the safety of the wafer is ensured, but the problem emerges as well.

즉, SMIF의 구조상 웨이퍼가 밀폐된 상태로 존재하므로, 운용자가 웨이퍼를 웨이퍼 카세트 내의 한 슬롯(slot)에서 다른 슬롯으로 이동시킬 수 없었다. 즉, 종래의 CD-SEM에서는 웨이퍼를 기구적으로 분류할 수 있는 기능이 없고 단지 웨이퍼를 색으로 반전시켜 측정 유무만을 표시하였기 때문에, 측정된 웨이퍼는 항상 원래의 슬롯으로 재반송되었으며, 굳이 웨이퍼를 분류하고자 할 때(웨이퍼 측정후 타겟(target)에 맞지 않거나 다른 테스트를 위해서 웨이퍼를 다른 슬롯으로 이동시키고자 하는 경우)에는 소트(sort)라는 웨이퍼 정렬 기기를 별도로 사용해야만 한다는 문제가 제기되었다.That is, because the wafer is in a sealed state due to the structure of the SMIF, the operator could not move the wafer from one slot to another slot in the wafer cassette. In other words, the conventional CD-SEM does not have the function of mechanically classifying the wafers, and since the wafer is inverted to color to indicate the presence or absence of the measurement, the measured wafers are always returned to the original slots. When sorting (when wafer measurements do not fit into the target or move the wafer to a different slot for another test), a problem arises that a wafer sorting device called a sort must be used separately.

본 발명은 상술한 종래 기술의 문제를 해결하기 위한 것으로, 노치 정렬부(notch alignment system)를 통해 지정된 슬롯(slot)으로 웨이퍼를 이동시키도록 한 반도체 미세 패턴 측정 시스템의 웨이퍼 분류 방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems of the prior art, and provides a wafer classification method of a semiconductor micropattern measuring system in which a wafer is moved to a designated slot through a notch alignment system. There is a purpose.

이러한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, 일정 개수의 슬롯으로 구성된 웨이퍼 카세트에 삽입되는 웨이퍼를 표시하는 표시부를 구비하는 반도체 미세 패턴 측정 시스템의 웨이퍼 분류 방법으로서, 상기 웨이퍼 카세트에 삽입되어 있는 임의의 웨이퍼를 지정 슬롯으로 이동시키기 위한 키 신호가 인가되는지를 판단하는 단계와, 상기 판단 결과, 상기 웨이퍼 이동 키 신호가 인가되면 상기 웨이퍼를 노치 정렬 수단을 통해 상기 지정 슬롯으로 이동시키는 단계와, 상기 지정 슬롯으로 이동 완료된 상기 웨이퍼의 상태를 상기 표시부를 통해 표시하는 단계를 포함하는 반도체 미세 패턴 측정 시스템의 웨이퍼 분류 방법을 제공한다.According to a preferred embodiment of the present invention for achieving the above object, as a wafer classification method of a semiconductor fine pattern measurement system having a display unit for displaying a wafer to be inserted into a wafer cassette consisting of a predetermined number of slots, inserted into the wafer cassette Determining whether a key signal for moving any of the wafers to a designated slot is applied; and if the wafer movement key signal is applied as a result of the determination, moving the wafer to the designated slot through a notch alignment means. And displaying a state of the wafer, which has been moved to the designated slot, through the display unit.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명에 따른 웨이퍼 분류 방법을 수행하기 위한 반도체 미세 패턴 측정 시스템의 개략적인 블록도로서, 키 입력부(key matrix)(100), 노치 정렬부(notch alignment system)(104), SMIF 파드(pod)부(106), 표시부(108) 및 제어부(102)를 포함한다.1 is a schematic block diagram of a semiconductor fine pattern measurement system for performing a wafer sorting method according to the present invention, including a key matrix 100, a notch alignment system 104, and a SMIF pod. and a pod unit 106, a display unit 108, and a control unit 102.

도시한 바와 같이, 키 입력부(100)는 사용자의 키 버튼 입력 행위에 대응하는 키 신호를 발생하는 수단으로서, 웨이퍼 카세트에 삽입되어 있는 소정 웨이퍼를 지정 슬롯으로 이동시키기 위한 키 신호를 후술하는 제어부(102)로 인가한다.As shown in the drawing, the key input unit 100 is a means for generating a key signal corresponding to a user's key button input action. The key input unit 100 includes a control unit for describing a key signal for moving a predetermined wafer inserted in the wafer cassette into a designated slot ( 102).

노치 정렬부(104)는 웨이퍼 카세트에 삽입되어 있는 웨이퍼를 패턴 측정 공간, 즉, 챔버(chamber)내로 이동시키기 위한 기구적인 수단으로서, 상/하/좌/우로 웨이퍼를 이동시킬 수 있게 구성되어 있다. 이러한 노치 정렬부(104)의 상세 구성은 본 발명의 기술 분야에서 통상의 지식을 가진자는 용이하게 알 수 있는 바, 구체적인 설명은 생략하기로 한다.The notch alignment unit 104 is a mechanical means for moving the wafer inserted into the wafer cassette into the pattern measuring space, that is, the chamber, and is configured to move the wafer up, down, left, and right. . The detailed configuration of such a notch alignment unit 104 can be easily understood by those skilled in the art, and a detailed description thereof will be omitted.

SMIF 파드부(106)는 도시 생략된 SMIF로부터 제공되는 웨이퍼 카세트가 안착되는 공간으로서, 소정 개수, 예컨대, 25개의 웨이퍼가 구비된다.The SMIF pod 106 is a space in which a wafer cassette provided from SMIF (not shown) is seated, and a predetermined number, for example, 25 wafers are provided.

표시부(108)는 상술한 SMIF 파드부(106)내에 안착되는 웨이퍼 카세트의 웨이퍼 삽입 여부, 즉, 웨이퍼 카세트내의 각 슬롯(slot)에 소정 웨이퍼가 삽입되는 상태 또는 과정을 디스플레이한다.The display unit 108 displays whether or not the wafer cassette inserted into the SMIF pod unit 106 described above is inserted, that is, a state or process in which a predetermined wafer is inserted into each slot of the wafer cassette.

제어부(102)는 키 입력부(100)로부터의 웨이퍼 이동 키 신호, 즉, 웨이퍼를 지정 슬롯으로 이동시키기 위한 키 신호에 대응하여 상술한 노치 정렬부(104)를 구동시킨다.The control unit 102 drives the notch alignment unit 104 described above in response to a wafer movement key signal from the key input unit 100, that is, a key signal for moving the wafer to the designated slot.

이하에서는, 이러한 제어부(102)가 수행하는 본 발명의 바람직한 실시예에 따른 반도체 미세 패턴 측정 시스템의 웨이퍼 분류 과정을 첨부한 도 2의 흐름도를 참조하여 설명한다.Hereinafter, the wafer classification process of the semiconductor micropattern measuring system according to the preferred embodiment of the present invention performed by the controller 102 will be described with reference to the flowchart of FIG. 2.

먼저, 제어부(102)는 단계(S200)에서 웨이퍼가 이동되기 전의 웨이퍼 카세 트, 즉, 웨이퍼가 슬롯에 삽입된 초기 상태를 표시부(108)를 통해 디스플레이한다.First, the control unit 102 displays the wafer cassette before the wafer is moved in step S200, that is, the initial state in which the wafer is inserted into the slot through the display unit 108.

이러한 초기 디스플레이 화면은 도 3a에 도시되어 있다.This initial display screen is shown in FIG. 3A.

도 3a에 도시한 바와 같이, 웨이퍼 카세트(110)는 총 25개의 슬롯으로 구성되며, 이들 슬롯중 4, 7, 8, 14, 15번 슬롯에 웨이퍼(112)가 삽입되어 있다.As shown in FIG. 3A, the wafer cassette 110 includes 25 slots in total, and the wafer 112 is inserted into slots 4, 7, 8, 14, and 15 of the slots.

이때, 제어부(102)는 단계(S202)로 진행하여 키 입력부(100)로부터 웨이퍼(112)의 이동을 명하는 키 신호가 인가되는지를 판단한다.At this time, the control unit 102 proceeds to step S202 to determine whether a key signal for commanding the movement of the wafer 112 from the key input unit 100 is applied.

단계(S202)의 판단 결과, 임의의 웨이퍼, 예컨대, 14, 15번 슬롯에 삽입된 웨이퍼(112)를 지정 슬롯, 예컨대, 10, 2번 슬롯으로 이동을 명하는 키 신호가 인가되면, 제어부(102)는 단계(S204)로 진행하여 지정 슬롯으로 웨이퍼(112)가 이동될 수 있도록 노치 정렬부(S204)를 제어한다.As a result of the determination in step S202, when a key signal for commanding the movement of the wafer 112 inserted into any of the wafers, for example, the slots 14 and 15, to the designated slot, for example, the slots 10 and 2, is applied, the controller ( 102 proceeds to step S204 to control the notch alignment unit S204 to move the wafer 112 to the designated slot.

단계(S204)의 수행 후, 제어부(102)는 단계(S206)로 진행하여 지정 슬롯으로 이동 완료된 웨이퍼(112)의 상태를 디스플레이한다.After performing step S204, the controller 102 proceeds to step S206 to display the status of the wafer 112 that has been moved to the designated slot.

이러한 웨이퍼(112) 이동 완료 화면은 도 3b에 도시되어 있다.This wafer 112 movement completion screen is shown in FIG. 3B.

이상 설명한 바와 같이, 본 발명은 웨이퍼를 웨이퍼 카세트에서 인출/삽입만 하는 기능에서 탈피하여 슬롯간 웨이퍼를 이동시킬 수 있도록 구현하였다.As described above, the present invention has been implemented to move the wafer between slots by removing the wafer from the function of only pulling out / inserting from the wafer cassette.

따라서, 본 발명은 소트(sort) 장비를 사용하지 않고 슬롯간 웨이퍼를 이동시킬 수 있으므로, 단가 절감과 운용상 편리함을 제공하는 효과가 있다.Therefore, the present invention can move the wafer between slots without using sorting equipment, thereby reducing the cost and operating convenience.

Claims (1)

일정 개수의 슬롯으로 구성된 웨이퍼 카세트에 삽입되는 웨이퍼를 표시하는 표시부를 구비하는 반도체 미세 패턴 측정 시스템의 웨이퍼 분류 방법으로서,A wafer sorting method of a semiconductor fine pattern measurement system having a display portion for displaying a wafer inserted into a wafer cassette composed of a predetermined number of slots, 상기 웨이퍼 카세트에 삽입되어 있는 임의의 웨이퍼를 지정 슬롯으로 이동시키기 위한 키 신호가 인가되는지를 판단하는 단계와,Determining whether a key signal is applied to move any wafer inserted in the wafer cassette to a designated slot; 상기 판단 결과, 상기 웨이퍼 이동 키 신호가 인가되면 상기 웨이퍼를 노치 정렬 수단을 통해 상기 지정 슬롯으로 이동시키는 단계와,As a result of the determination, when the wafer movement key signal is applied, moving the wafer to the designated slot through notch alignment means; 상기 지정 슬롯으로 이동 완료된 상기 웨이퍼의 상태를 상기 표시부를 통해 표시하는 단계Displaying the state of the wafer that has been moved to the designated slot through the display unit 를 포함하는 반도체 미세 패턴 측정 시스템의 웨이퍼 분류 방법.Wafer classification method of a semiconductor fine pattern measurement system comprising a.
KR1019990067884A 1999-12-31 1999-12-31 Method for sorting a wafer in a cd-sem KR100664783B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990067884A KR100664783B1 (en) 1999-12-31 1999-12-31 Method for sorting a wafer in a cd-sem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990067884A KR100664783B1 (en) 1999-12-31 1999-12-31 Method for sorting a wafer in a cd-sem

Publications (2)

Publication Number Publication Date
KR20010066285A KR20010066285A (en) 2001-07-11
KR100664783B1 true KR100664783B1 (en) 2007-01-04

Family

ID=19634973

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990067884A KR100664783B1 (en) 1999-12-31 1999-12-31 Method for sorting a wafer in a cd-sem

Country Status (1)

Country Link
KR (1) KR100664783B1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030569A (en) * 1995-11-22 1997-06-26 김광호 Recognition / classification method and apparatus of semiconductor wafer
JPH09304023A (en) * 1996-05-21 1997-11-28 Hitachi Ltd Apparatus for measuring sample dimension
KR19980068001U (en) * 1997-05-30 1998-12-05 문정환 Wafer Overlap Device
JPH1197505A (en) * 1997-09-22 1999-04-09 Haamo Tec:Kk Housing/sorting device, housing method, sorting method and housing/sorting method for semiconductor wafer and protective sheet
KR19990028870U (en) * 1997-12-27 1999-07-15 구본준 Autoloader for Wafer Alignment
KR19990074697A (en) * 1998-03-13 1999-10-05 윤종용 Wafer cassette conveying system and wafer cassette conveying method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970030569A (en) * 1995-11-22 1997-06-26 김광호 Recognition / classification method and apparatus of semiconductor wafer
JPH09304023A (en) * 1996-05-21 1997-11-28 Hitachi Ltd Apparatus for measuring sample dimension
KR19980068001U (en) * 1997-05-30 1998-12-05 문정환 Wafer Overlap Device
JPH1197505A (en) * 1997-09-22 1999-04-09 Haamo Tec:Kk Housing/sorting device, housing method, sorting method and housing/sorting method for semiconductor wafer and protective sheet
KR19990028870U (en) * 1997-12-27 1999-07-15 구본준 Autoloader for Wafer Alignment
KR19990074697A (en) * 1998-03-13 1999-10-05 윤종용 Wafer cassette conveying system and wafer cassette conveying method

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
09304023 *
1019990074697 *

Also Published As

Publication number Publication date
KR20010066285A (en) 2001-07-11

Similar Documents

Publication Publication Date Title
US6686753B1 (en) Prober and apparatus for semiconductor chip analysis
US5475316A (en) Transportable image emission microscope
TWI767826B (en) Methods and systems for defect inspection and review
US7071468B2 (en) Circuit pattern inspection method and its apparatus
EP0226494A2 (en) Electron beam test probe system for analyzing integrated circuits
US20060002606A1 (en) Pattern recognition with the use of multiple images
JPH10335395A (en) Contact position detecting method for probe card
WO2010013612A1 (en) Circuit pattern examining apparatus and circuit pattern examining method
JP2010283004A (en) Defect image processing device, defect image processing method, and semiconductor defect classification device and semiconductor defect classification method
US6678623B2 (en) Failure analysis device and failure analysis method
KR100664783B1 (en) Method for sorting a wafer in a cd-sem
KR20060031645A (en) Defect display unit
US6774620B2 (en) Wafer map display apparatus and method for semiconductor test system for displaying an image of wafer and IC chips with optimum display size
JP2007019270A (en) Method and device for observing defect by using microscope
JP2017058190A (en) Reference data creation method for creating reference image and pattern test equipment
US5892686A (en) Wafer prober system
US6552527B1 (en) Wafer map display apparatus and method for semiconductor test system
US7027636B2 (en) Method of detecting measurement error in measurement system
TW586338B (en) Position detection device and method
Schvan et al. Yield projection based on electrical fault distribution and critical structure analysis
KR101478790B1 (en) Apparatus for testing Printed Circuit Board
US20040220754A1 (en) Method and apparatus for the analysis of scratches on semiconductor wafers
JPH10213427A (en) Method for measuring size of circuit pattern
KR20000001940A (en) Wafer examining system using lan
KR20030087130A (en) Apparatus and method for analyzing fail of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091125

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee