KR100660287B1 - 상변화 메모리 및 그 제조 방법 - Google Patents

상변화 메모리 및 그 제조 방법 Download PDF

Info

Publication number
KR100660287B1
KR100660287B1 KR1020050134198A KR20050134198A KR100660287B1 KR 100660287 B1 KR100660287 B1 KR 100660287B1 KR 1020050134198 A KR1020050134198 A KR 1020050134198A KR 20050134198 A KR20050134198 A KR 20050134198A KR 100660287 B1 KR100660287 B1 KR 100660287B1
Authority
KR
South Korea
Prior art keywords
phase change
change material
material layer
trench
layer
Prior art date
Application number
KR1020050134198A
Other languages
English (en)
Inventor
최기준
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134198A priority Critical patent/KR100660287B1/ko
Application granted granted Critical
Publication of KR100660287B1 publication Critical patent/KR100660287B1/ko
Priority to CN2006101701860A priority patent/CN1992368B/zh
Priority to US11/646,968 priority patent/US7723716B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상변화 물질층에 대한 열전달이 신속하고 균일하게 이루어지며 동작 속도가 향상된 상변화 메모리 및 그 제조 방법에 관한 것으로, 본 발명에 따른 상변화 메모리는 (1) 하부 전극과, (2) 하부 전극과 연결되며, 이중 트렌치 구조로 된 접촉부와, (3) 이중 트렌치 내에 수용되며 접촉부에서 전달되는 열의 변화에 따라 결정 상태와 비결정 상태 사이의 상변화를 일으키는 상변화 물질층과, (4) 상변화 물질층과 연결되는 상부 전극을 포함한다. 여기서, 이중 트렌치에는 상변화 물질층이 상부 전극과 연결되는 면을 제외한 모든 상변화 물질층의 면들이 접촉하는 제2 트렌치가 형성되어 있다. 본 발명에 따른 상변화 메모리를 제조하는 방법은 (1) 하부 전극에 제1 보호층을 형성하는 단계와, (2) 제1 보호층을 선택 식각하여 이중 트렌치를 형성하는 단계와, (3) 이중 트렌치를 채우도록 접촉층을 도포하고 이중 트렌치 내에만 접촉층이 남도록 접촉층을 연마하는 단계와, (4) 접촉층을 부분 식각하여 제2 트렌치를 형성하는 단계와, (5) 제2 트렌치를 채우도록 상변화 물질을 도포하고 제2 트렌치 내에만 상변화 물질이 남도록 상변화 물질을 연마하여 상변화 물질층을 형성하는 단계와, (6) 상변화 물질층과 연결되는 상부 금속을 형성하는 단계를 포함한다.
상변화 메모리(Phase Change Memory), 열전달, 접촉부

Description

상변화 메모리 및 그 제조 방법{Phase Change Memory and Method for Manufacturing the Same}
도 1은 종래 상변화 메모리의 구조를 나타내는 단면도.
도 2a와 도 2b는 본 발명에 따른 상변화 메모리의 구조를 나타내는 단면도와 평면도.
도 3은 본 발명에 따른 상변화 메모리의 제조 공정에서 하부 전극에 이중 트렌치를 형성한 단계를 나타내는 단면도.
도 4는 본 발명에 따른 상변화 메모리의 제조 공정에서 접촉층 물질이 이중 트렌치를 채운 상태를 나타내는 단면도.
도 5는 본 발명에 따른 상변화 메모리의 제조 공정에서 접촉층에 제2 트렌치를 형성하는 단계를 나타내는 단면도.
도 6은 본 발명에 따른 상변화 메모리의 제조 공정에서 상변화 물질층을 도포한 상태를 나타내는 단면도.
도 7은 본 발명에 따른 상변화 메모리의 제조 공정에서 상변화 물질층을 평탄화하여 제2 트렌치에만 상변화 물질층이 남도록 한 단계를 보여주는 단면도.
도 8은 본 발명에 따른 상변화 메모리의 제조 공정에서 제2 보호층을 도포하고 비아를 형성하는 단계를 나타내는 단면도.
본 발명은 비휘발성 반도체 메모리에 관한 것으로서, 좀 더 구체적으로는 상변화 물질층에 대한 열전달이 신속하고 균일하게 이루어지며 동작 속도가 향상된 상변화 메모리 및 그 제조 방법에 관한 것이다.
상변화(Phase Change) 메모리('상태변화 메모리', '상전이 메모리'라고도 함)는 물질의 상변화에 따른 저항의 차이를 이용하는 메모리로서, 전원이 끊겨도 저장된 정보가 지워지지 않는 플래시 메모리(Flash Memory)의 장점과, 전원이 끊어지면 저장된 자료가 소멸되지만 처리 속도가 빠른 DRAM (Dynamic Random Access Memory)의 장점을 모두 가지고 있는 차세대 메모리 반도체 중 하나이다.
상변화 메모리는 가장 대표적인 비휘발성 메모리인 플래시 메모리에 비해 액세스 시간이 천배 이상 빠르고, DRAM과 같은 2~5V 이하의 낮은 전압에서 동작할 수 있다. 또한, SRAM (Static Random Access Memory)과 같은 빠른 읽기-쓰기가 가능하고, 비교적 간단한 셀 구조를 가지고 있기 때문에, 소자의 크기를 DRAM만큼 줄일 수 있다. 또한, 전하의 저장을 이용한 기억 소자가 아니고 물질의 상변화에 따른 저항 차이를 이용하기 때문에 우주복사선이나 전자기파에 영향을 받지 않고, 1010회 이상 반복해서 정보를 쓰고 지울 수 있다. 또한 한번 기록된 정보는 70℃ 이상의 고온에서도 20년 이상 보존할 수 있다는 등의 여러 장점이 있다.
도 1은 종래 상변화 메모리의 구조를 나타내는 단면도이다.
도 1에서 보는 것처럼 종래 상변화 메모리(10)는 하부 전극(12)과 접촉부(14, contact), 상변화 물질층(16), 상부 전극(18)을 포함한다. 접촉부(14)에 흐르는 전류의 양에 의해 상변화 물질층(16)의 온도가 변하고, 이 온도 변화에 따라 상변화 물질층(16)의 원자나 분자의 배열 상태가 규칙성이 없는 비결정 상태 또는 규칙성이 있는 결정 상태로 바뀌면서 하부 전극(12)과 상부 전극(18)을 통해 "1"과 "0"의 신호를 얻는다. 신호는 결정 상태일 때는 "0", 비결정 상태일 때는 "1"이 되며, 이 상태를 반복하면서 정보를 처리한다.
그런데, 도 1에 나타낸 바와 같이 종래 상변화 메모리(10)에서는 접촉부(14)가 그 상부면을 통해서만 상변화 물질층(16)과 접촉하고 있기 때문에, 접촉부(14)의 접촉 저항에 의한 발열이 접촉부의 상부면(14)을 중심으로 방사선 방향(도 1의 화살표)으로 상변화 물질층(16)에 전달된다. 따라서 메모리의 기능을 하는 프로그램 영역은 도 1에서 '15'로 나타낸 것처럼 일부 영역으로만 제한되고, 발열량도 접촉부의 상부면적에 의해 결정되며 열의 분포도 상변화 물질층(16) 전체에 걸쳐 고르지 못하고, 열 전달 시간이 오래 걸린다는 문제가 있다.
종래 상변화 메모리(10)와 같이 열분포가 균일하지 못하고 열전달에 시간이 많이 걸리면 상변화 물질층(16)이 비결정 상태에서 결정 상태로 변하는 스위칭 시간 또는 결정 상태에서 비결정 상태로 변하는 스위칭 시간이 증가하여 메모리의 동작 속도가 떨어진다.
본 발명의 목적은 접촉 저항에 의한 발열량이 상변화 물질층에 빠른 속도로 균일하게 전달되도록 함으로써 상변화 메모리의 동작 속도를 높이는 것이다.
본 발명의 다른 목적은 접촉부의 열전달 효율을 개선할 수 있는 상변화 메모리 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 상변화 메모리는 (1) 하부 전극과, (2) 하부 전극과 연결되며, 이중 트렌치 구조로 된 접촉부와, (3) 이중 트렌치 내에 수용되며 접촉부에서 전달되는 열의 변화에 따라 결정 상태와 비결정 상태 사이의 상변화를 일으키는 상변화 물질층과, (4) 상변화 물질층과 연결되는 상부 전극을 포함한다. 여기서, 이중 트렌치에는 상변화 물질층이 상부 전극과 연결되는 면을 제외한 모든 상변화 물질층의 면들이 접촉하는 제2 트렌치가 형성되어 있다.
본 발명에 따른 상변화 메모리를 제조하는 방법은 (1) 하부 전극에 제1 보호층을 형성하는 단계와, (2) 제1 보호층을 선택 식각하여 이중 트렌치를 형성하는 단계와, (3) 이중 트렌치를 채우도록 접촉층을 도포하고 이중 트렌치 내에만 접촉층이 남도록 접촉층을 연마하는 단계와, (4) 접촉층을 부분 식각하여 제2 트렌치를 형성하는 단계와, (5) 제2 트렌치를 채우도록 상변화 물질을 도포하고 제2 트렌치 내에만 상변화 물질이 남도록 상변화 물질을 연마하여 상변화 물질층을 형성하는 단계와, (6) 상변화 물질층과 연결되는 상부 금속을 형성하는 단계를 포함한다.
본 발명에 사용되는 상변화 물질층은 Ge-Sb-Te 계열의 NDM (Nucleation Dominant Material)이거나, Sb70Te30 계열의 FGM (Fast Growth Material)이다.
구현예
이하 도면을 참조로 본 발명의 구체적인 구현예에 대해 설명한다.
도 2a와 도 2b는 본 발명에 따른 상변화 메모리의 구조를 나타내는 단면도와 평면도이다.
도 2a와 도 2b에서 보는 것처럼 본 발명에 따른 상변화 메모리(100)는 하부 전극(120), 접촉부(140), 상변화 물질층(160), 접속 비아(170), 상부 전극(180)을 포함한다.
접촉부(140)는 종래 상변화 메모리(10)의 접촉부(14)와 달리 제1 보호층(130)에 이중으로 단차가 형성된 이중 트렌치 구조로 되어 있다. 또한, 상변화 물질층(160)은 접촉부(140)의 이중 트렌치 내에 수용되도록 형성되어 있다. 즉, 도 2b의 평면도에서 보는 것처럼, 상변화 물질층(160)은 접촉부(140)와 4개의 옆면과 접촉할 뿐만 아니라, 도 2a의 단면도에서 보는 것처럼 접촉부(140)의 윗면과도 접촉한다. 따라서, 접촉부(140)에서 발생한 열은 접촉부(140)의 윗면을 통해 상변화 물질층(160)에도 전달될 뿐만 아니라(도 2a의 화살표 A 참조), 접촉부(140)의 4개의 옆면을 통해서도 상변화 물질층(160)에 전달된다(도 2b의 화살표 B, C, D, E 참조). 이처럼 본 발명에 따른 상변화 메모리(100)에서는 5개의 면을 통해 접촉부(140)의 열이 상변화 물질층(160)에 전달되기 때문에, 접촉 저항에 의한 발열량이 상변화 물질층(160) 전체에 균일하고 빠르게 전달된다.
상변화 메모리(100)에서 접속 비아(170)는 제2 보호층(160)에 형성되며, 상변화 물질층(160)과 상부 전극(180)을 연결한다.
하부 전극(120)과 상부 전극(180)은 티타늄(Ti), 니켈(Ni), 텅스텐(W), 구리(Cu), 질소(N) 등의 합금으로 된 금속이나 다결정 실리콘(polycrystalline silicon)으로 만들 수 있다. 제1 보호층(130)과 제2 보호층(150)은 예컨대, ZnS-SiO2이며, 접촉부(140)는 열전도성이 좋고 면저항(sheet resistance)이 일정한 값 이상인 전기 전도성 물질로 구성한다.
상변화 물질층(160)은 칼코겐 이원화합물(Chalcogenide material) 박막으로 형성되는데, 예컨대 Ge-Sb-Te 계열의 NDM (Nucleation Dominant Material)으로 하거나(예컨대, Ge2Sb2Te5), Sb70Te30 계열의 FGM (Fast Growth Material)으로 한다. 상변화 물질층(160)이 비결정 상태에서 정보를 기억하도록 하기 위해서는 상변화 물질층(160)에 전기적 가열 또는 빛 조사 방법으로 녹인 후 급속하게 냉각하며, 기억한 정보의 삭제를 위해 결정 상태로 만들기 위해서는 상변화를 일으키는 데에 필요한 일정 시간 동안 결정 온도보다 약간 더 높은 온도를 인가하여야 한다. 일반적으로 GeSbTe 상변화 물질층의 온도는 정보 저장의 경우 약 600℃이고, 정보 삭제의 경우 약 179℃ 이상이다. 상변화 물질층(160)이 결정 상태에 있을 때에는 전기 저항이 작아 전류가 흐를 수 있는 상태이다. 그러나 접촉부(140)와 접촉 저항에 의한 열이 인가된 후 냉각되면 비결정 상태로 되어 저항이 증가하여 전류를 차단하게 된다.
도 3에서 도 8을 참조로 본 발명에 따른 상변화 메모리(100)의 제조 방법에 대해 설명한다.
도 3을 참조하면, 하부 전극(120) 위에 제1 보호층(130)을 도포하고 이중 트렌치(142)를 형성한다. 하부 전극(120)은 예컨대, 화학기상증착법(CVD: Chemical Vapor Deposition)으로 다결정 실리콘 또는 금속을 기판(도시하지 않음)에 도포하여 형성한다. 다결정 실리콘으로 하부 전극(120)을 형성할 때에는 전기 저항을 조절하기 위한 이온주입 공정을 해야 한다. 이중 트렌치(142)는 2회의 사진식각 공정이나, 이중-다마신(dual damascene) 공정을 통해 형성될 수 있다.
도 4를 참조하면, 이중 트렌치(142)를 채우도록 접촉층(145)을 도포하고(gap fill), 연마하여 접촉층(145)이 이중 트렌치(142) 내에만 존재하도록 하며, 접촉층(145)의 상부면이 제1 보호층(130)의 상부면과 일치하도록 표면을 평탄화한다. 이러한 연마 과정에서는 예컨대, 화학기계적 연마법(CMP: Chemical Mechanical Polishing)을 사용할 수 있다.
그 다음 도 5에 나타낸 것처럼, 접촉층을 사진식각 공정으로 선택 식각하여 제2 트렌치(147)를 갖는 접촉층 패턴(145a)을 형성한다. 제2 트렌치(147)는 접촉부의 이중 트렌치(142) 내의 중앙부에 위치한다.
도 6을 참조하면, 접촉층 패턴(145a)의 제2 트렌치(147)를 채우도록 상변화 물질(162)을 도포하고, 도 7에 나타낸 것처럼 상변화 물질(162)을 CMP로 평탄화하여 제2 트렌치(147) 내에만 상변화 물질이 남도록 하여 상변화 물질층(160)을 형성 한다. 제2 트렌치(147)는 도 6과 도 7에서는 보는 것처럼 상변화 물질층(160)이 상부 전극 또는 접속 비아(170)와 연결되는 면을 제외한 모든 상변화 물질층의 면과 접촉하는 구조로 되어 있다.
그 다음 도 8에 나타낸 것처럼, 제2 보호층(150)을 도포하고 상변화 물질층(160)이 개방되도록 구멍을 뚫고 이 구멍에 전기 전도체를 채워 넣어 접속 비아(170)를 형성한다. 그 다음 접속 비아(170)를 통해 상변화 물질층(160)과 연결되는 상부 금속층(180)을 형성하면 도 2a에 나타낸 바와 같은 상변화 메모리(100)가 완성된다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
본 발명에 따른 상변화 메모리에서, 상변화 물질층은 접촉부와 4개의 옆면과 접촉할 뿐만 아니라, 접촉부의 윗면과도 접촉하므로, 접촉부에서 발생한 열은 상변화 물질층 전체에 균일하고 빠르게 전달된다.
또한, 본 발명의 상변화 메모리는 열분포가 균일하고, 신속한 열전달이 가능하여 상변화 물질층이 비결정 상태에서 결정 상태로 변하는 스위칭 시간 및 결정 상태에서 비결정 상태로 변하는 스위칭 시간이 줄어들고 메모리의 동작 속도가 크게 향상된다.

Claims (9)

  1. 상변화 메모리로서,
    하부 전극과,
    상기 하부 전극과 연결되며, 이중 트렌치 구조로 된 접촉부와,
    상기 이중 트렌치 내에 수용되며 상기 접촉부에서 전달되는 열의 변화에 따라 결정 상태와 비결정 상태 사이의 상변화를 일으키는 상변화 물질층과,
    상기 상변화 물질층과 연결되는 상부 전극을 포함하는 상변화 메모리.
  2. 제1항에서,
    상기 이중 트렌치에는 상변화 물질층이 상부 전극과 연결되는 면을 제외한 모든 상변화 물질층의 면들이 접촉하는 제2 트렌치가 형성되어 있는 것을 특징으로 하는 상변화 메모리.
  3. 제1항에서,
    상기 상변화 물질층은 Ge-Sb-Te 계열의 NDM (Nucleation Dominant Material)인 것을 특징으로 하는 상변화 메모리.
  4. 제1항에서,
    상기 상변화 물질층은 Sb70Te30 계열의 FGM (Fast Growth Material)인 것을 특징으로 하는 상변화 메모리.
  5. 상변화 메모리를 제조하는 방법으로서,
    (1) 하부 전극에 제1 보호층을 형성하는 단계와,
    (2) 상기 제1 보호층을 선택 식각하여 이중 트렌치를 형성하는 단계와,
    (3) 상기 이중 트렌치를 채우도록 접촉층을 도포하고 상기 이중 트렌치 내에만 접촉층이 남도록 접촉층을 연마하는 단계와,
    (4) 상기 연마한 접촉층을 부분 식각하여 제2 트렌치를 형성하는 단계와,
    (5) 상기 제2 트렌치를 채우도록 상변화 물질을 도포하고 제2 트렌치 내에만 상변화 물질이 남도록 상변화 물질을 연마하여 상변화 물질층을 형성하는 단계와,
    (6) 상변화 물질층과 연결되는 상부 금속을 형성하는 단계.
  6. 제5항에서,
    상기 단계 (3)과 단계 (6)는 화학기계적 연마법(CMP: Chemical Mechanical Polishing)을 이용하는 것을 특징으로 하는 상변화 메모리 제조 방법.
  7. 제5항에서,
    상기 단계 (4)에서 제2 트렌치는 상변화 물질층이 상부 전극과 연결되는 면을 제외한 모든 상변화 물질층의 면들과 접촉하도록 형성되는 것을 특징으로 하는 상변화 메모리 제조 방법.
  8. 제5항에서,
    상기 상변화 물질층은 Ge-Sb-Te 계열의 NDM (Nucleation Dominant Material)인 것을 특징으로 하는 상변화 메모리 제조 방법.
  9. 제5항에서,
    상기 상변화 물질층은 Sb70Te30 계열의 FGM (Fast Growth Material)인 것을 특징으로 하는 상변화 메모리 제조 방법.
KR1020050134198A 2005-12-29 2005-12-29 상변화 메모리 및 그 제조 방법 KR100660287B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050134198A KR100660287B1 (ko) 2005-12-29 2005-12-29 상변화 메모리 및 그 제조 방법
CN2006101701860A CN1992368B (zh) 2005-12-29 2006-12-25 半导体器件以及该半导体器件的制造方法
US11/646,968 US7723716B2 (en) 2005-12-29 2006-12-27 Phase change memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134198A KR100660287B1 (ko) 2005-12-29 2005-12-29 상변화 메모리 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100660287B1 true KR100660287B1 (ko) 2006-12-20

Family

ID=37815213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134198A KR100660287B1 (ko) 2005-12-29 2005-12-29 상변화 메모리 및 그 제조 방법

Country Status (3)

Country Link
US (1) US7723716B2 (ko)
KR (1) KR100660287B1 (ko)
CN (1) CN1992368B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196827B2 (en) 2011-11-23 2015-11-24 Samsung Electronics Co., Ltd. Non-volatile memory devices having dual heater configurations and methods of fabricating the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7918582B2 (en) * 2005-12-30 2011-04-05 Dialight Corporation Signal light using phosphor coated LEDs
US8518296B2 (en) * 2007-02-14 2013-08-27 Micron Technology, Inc. Slurries and methods for polishing phase change materials
US8189372B2 (en) * 2008-02-05 2012-05-29 International Business Machines Corporation Integrated circuit including electrode having recessed portion
US7671355B2 (en) * 2008-03-24 2010-03-02 United Microelectronics Corp. Method of fabricating a phase change memory and phase change memory
KR101097866B1 (ko) * 2008-04-29 2011-12-23 주식회사 하이닉스반도체 상변화 기억 소자의 제조방법
CN101728481B (zh) * 2008-10-24 2012-05-16 中芯国际集成电路制造(上海)有限公司 相变半导体器件的制造方法及相变半导体器件
JP2011211101A (ja) 2010-03-30 2011-10-20 Sony Corp 記憶素子及びその製造方法
US8839053B2 (en) * 2010-05-27 2014-09-16 Microsoft Corporation Error correcting pointers for non-volatile storage
CN102637820B (zh) * 2011-02-09 2014-06-04 中芯国际集成电路制造(上海)有限公司 相变存储器的形成方法
KR101298189B1 (ko) * 2011-05-11 2013-08-20 에스케이하이닉스 주식회사 상변화 메모리 소자 및 그 제조 방법
US8923666B2 (en) * 2012-05-16 2014-12-30 International Business Machines Corporation Electrically controlled optical fuse and method of fabrication
US9032244B2 (en) 2012-11-16 2015-05-12 Microsoft Technology Licensing, Llc Memory segment remapping to address fragmentation
US9859336B1 (en) * 2017-01-09 2018-01-02 Macronix International Co., Ltd. Semiconductor device including a memory cell structure
US11730070B2 (en) * 2019-02-27 2023-08-15 International Business Machines Corporation Resistive random-access memory device with step height difference
CN112635667B (zh) * 2020-12-30 2022-11-25 上海集成电路装备材料产业创新中心有限公司 一种相变存储器单元及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047272A (ko) * 2002-11-29 2004-06-05 삼성전자주식회사 상전이형 반도체 메모리 장치
KR20040085902A (ko) * 2003-04-02 2004-10-08 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP2005032855A (ja) 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
JP3749847B2 (ja) * 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6566700B2 (en) * 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
DE60312040T2 (de) * 2002-12-19 2007-12-13 Koninklijke Philips Electronics N.V. Elektrische vorrichtung mit phasenwechselmaterial und parallelheizung
US20050018526A1 (en) * 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
US7514288B2 (en) * 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040047272A (ko) * 2002-11-29 2004-06-05 삼성전자주식회사 상전이형 반도체 메모리 장치
KR20040085902A (ko) * 2003-04-02 2004-10-08 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP2005032855A (ja) 2003-07-09 2005-02-03 Matsushita Electric Ind Co Ltd 半導体記憶装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196827B2 (en) 2011-11-23 2015-11-24 Samsung Electronics Co., Ltd. Non-volatile memory devices having dual heater configurations and methods of fabricating the same

Also Published As

Publication number Publication date
CN1992368A (zh) 2007-07-04
US7723716B2 (en) 2010-05-25
US20070164266A1 (en) 2007-07-19
CN1992368B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
KR100660287B1 (ko) 상변화 메모리 및 그 제조 방법
US10777739B2 (en) Phase change memory cell with constriction structure
CN101461071B (zh) 纵向相变存储器单元及其制造方法
US7317201B2 (en) Method of producing a microelectronic electrode structure, and microelectronic electrode structure
US9000408B2 (en) Memory device with low reset current
US7422926B2 (en) Self-aligned process for manufacturing phase change memory cells
US7973301B2 (en) Low power phase change memory cell with large read signal
US9747975B2 (en) Multi-level phase change memory
US20060169968A1 (en) Pillar phase change memory cell
US20060163553A1 (en) Phase change memory and fabricating method thereof
KR20070111896A (ko) ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
US8476612B2 (en) Method for forming a lateral phase change memory element
JP2011529630A (ja) 向上した信頼性を有するメモリデバイスおよびｃｂｒａｍメモリ
US7755074B2 (en) Low area contact phase-change memory
US8586443B2 (en) Method of fabricating phase change memory device capable of reducing disturbance
US20090104779A1 (en) Method of producing phase change memory device
CN210897286U (zh) 内存单元及nand型内存
KR20090001192A (ko) Ｐｎ 다이오드를 이용한 상변화 기억 소자 및 그의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111121

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee