KR100659861B1 - A method of detecting wrong semiconductor devices - Google Patents

A method of detecting wrong semiconductor devices Download PDF

Info

Publication number
KR100659861B1
KR100659861B1 KR1020050132516A KR20050132516A KR100659861B1 KR 100659861 B1 KR100659861 B1 KR 100659861B1 KR 1020050132516 A KR1020050132516 A KR 1020050132516A KR 20050132516 A KR20050132516 A KR 20050132516A KR 100659861 B1 KR100659861 B1 KR 100659861B1
Authority
KR
South Korea
Prior art keywords
interlayer insulating
substrate
control layer
film
reflection control
Prior art date
Application number
KR1020050132516A
Other languages
Korean (ko)
Inventor
조보연
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050132516A priority Critical patent/KR100659861B1/en
Application granted granted Critical
Publication of KR100659861B1 publication Critical patent/KR100659861B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

A semiconductor device inspecting method is provided to reduce the generation of failure and to improve efficiency of processing by detecting easily a defected portion using a selective etching process on an ARC(Anti-Reflective Coating). A conductive pattern(20) is formed on a semiconductor substrate(10). An interlayer dielectric(40,50) is formed on the conductive pattern. An ARC(70') is formed on the interlayer dielectric. A selective etching process is performed on the ARC, so that a protruded portion(55) of the interlayer dielectric is exposed to the outside. An inspecting process is performed thereon. A dry anisotropic etching process is used as the selective etching process.

Description

반도체장치 검사 방법 {A method of detecting wrong semiconductor devices}A method of detecting wrong semiconductor devices}

도1은 종래의 반도체 장치 제조 과정에서 하부 금속층과 그 위쪽 층간 절연막 사이에 파티클이 존재하거나, 금속층의 브리스터(blister), 들뜸 현상 등에 의해 발생한 층간 절연막의 국지적 돌출 형태를 나타내는 공정 단면도,1 is a cross-sectional view illustrating a local protrusion of an interlayer insulating layer generated by particles between a lower metal layer and an upper interlayer insulating layer in a conventional semiconductor device manufacturing process, or by blistering or lifting of a metal layer;

도2는 도1의 국지적 돌출부가 포토레지스트 패턴에 덮여 감지하기 어려운 상태를 나타내는 공정 단면도,FIG. 2 is a cross sectional view of a process in which the local protrusion of FIG. 1 is covered with a photoresist pattern and is difficult to detect; FIG.

도 3 및 도4는 본 발명의 일 실시예에 따라 층간 절연막 위에 얇은 반사 조절층을 형성한 단계 및 반사 조절층 일부를 층간 절연막의 국지적 돌출부가 드러나도록 일부 식각한 상태를 나타내는 공정 단면도들이다. 3 and 4 are cross-sectional views illustrating a process of forming a thin reflection control layer on an interlayer insulating film and partially etching the reflection control layer to expose a local protrusion of the insulating film according to an embodiment of the present invention.

※도면의 주요 부분에 대한 부호의 설명※ Explanation of code for main part of drawing

10: 공정 기판 20: 금속 도전 패턴10: process substrate 20: metal conductive pattern

30: 파티클 40,50: 층간 절연막30: particle 40, 50: interlayer insulating film

60: 포토레지스트 패턴 70: 반사 방지막60: photoresist pattern 70: antireflection film

본 발명은 반도체장치 검사 방법에 관한 것으로서, 보다 상세하게는 반도체장치 제조 과정에 있어서 공정 기판의 부분적 들뜸이나 파티클에 의한 돌출을 검사하여 불량 반도체 장치를 제거할 수 있도록 하는 공정 중 반도체 장치 검사 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for inspecting a semiconductor device, and more particularly, to a method for inspecting a semiconductor device during a process of manufacturing a semiconductor device by inspecting partial lifting of a process substrate or protrusion by particles to remove a defective semiconductor device. It is about.

반도체장치의 소자 고집적화 경향에 따라 소자의 집적도를 높이는 하나의 방법으로 반도체장치의 소자 구성 입체화, 배선의 다층화가 지속적으로 이루어지고 있다. 이런 경향 속에서 반도체장치의 제조에 있어서 칩의 영역에 따른 단차가 더욱 심해지고 있다. 여러 가지 원인으로 인하여 칩 영역 간의 단차가 발생할 경우, 다음 공정을 진행할 때 단차로 인한 공정 불량이 많이 발생하게 된다. 이런 문제 해결을 위해 평탄화막을 사용하기도 한다.In accordance with the trend toward higher integration of devices in semiconductor devices, a method of increasing the degree of integration of devices has been continuously made in three-dimensional structure and wiring of semiconductor devices. In this tendency, the step according to the area | region of a chip becomes more severe in manufacture of a semiconductor device. If a step occurs between chip regions due to various reasons, a large number of process defects due to the step may occur when the next process is performed. In order to solve this problem, a planarization film may be used.

한편, 반도체 장치 제조 과정에서 특정 물질막의 국지적인 돌출이 하부 금속층과 그 위쪽 층간 절연막 사이에 파티클이 존재하거나, 금속층의 브리스터(blister), 들뜸 현상 등에 의해 발생할 수도 있다. 이런 경우, 문제는 금속 도선 패턴을 형성하는 단계에서는 발생하지 않은 상태를 유지하다가 후속 공정 단계에서 발생하는 경우가 대부분이다. 이런 문제는 단순히 반도체 장치 영역 사이의 단차 발생에 의한 노광 상의 촛점 불량과 같은 문제점보다 심각한 불량 요인이 될 수 있다. Meanwhile, in the semiconductor device manufacturing process, local protrusion of a specific material film may occur due to the presence of particles between the lower metal layer and the upper interlayer insulating film, or by blistering or lifting of the metal layer. In such a case, the problem is most likely to occur during the subsequent process steps while not remaining in the step of forming the metal lead pattern. Such a problem may be a more serious defect factor than a problem such as a poor focus on exposure due to a step difference between semiconductor device regions.

즉, 이런 도전 금속 패턴에 직접 닿는 파티클의 문제나, 금속 패턴이 들뜸 등의 문제는 도전 패턴 사이의 단락이나, 도전 패턴의 단선으로 직결될 가능성이 크므로, 적절하게 이런 현상이 발생된 반도체 장치를 제거해야 한다. 공정 후속 단계에서 반도체 장치에 대한 검사를 통해 문제 있는 부분이 제거되어야 불량 반도체 장치의 생산이 방지될 수 있으며, 불량이 발생한 상태에서 후속 공정을 진행함에 따른 무용의 노력과 자원 낭비가 방지될 수 있고, 공정 효율이 높아질 수 있다. That is, a problem such as particles directly contacting the conductive metal pattern, or a problem such as the lifting of the metal pattern is likely to be directly connected by a short circuit between the conductive patterns or the disconnection of the conductive pattern. Should be removed. Inspection of the semiconductor device at the subsequent stages of the process should remove the problematic part to prevent the production of the defective semiconductor device, and it is possible to prevent unnecessary efforts and waste of resources by proceeding with the subsequent process in the state where the defect has occurred. As a result, process efficiency can be increased.

그러나, 이런 문제점에 의한 단차는 그 크기가 크기 않고, 문제가 되는 파티클이나 기포, 기타 요인에 의한 들뜸 현상을 보이는 금속 패턴이 후속 공정에 의한 층간 절연막 등에 의해 덮인 상태에서 대개 검사되므로 검사에 어려움이 있다. However, it is difficult to inspect the step due to this problem because the size of the step is large and the metal pattern showing the lifting phenomenon caused by the particles, bubbles, or other factors in question is usually covered in the state covered by the interlayer insulating film by the subsequent process. have.

가령, 도1과 같이 대개 층간 절연막(50)을 이루는 실리콘 산화막은 표면에서 검사 장비가 방출하는 빛을 난반사시키는 경향이 강하여 기판 전체에서 제한된 특정 부분의 수백 옹스트롬 정도의 돌출부를 찾기가 어렵다.For example, as shown in FIG. 1, the silicon oxide film, which usually forms the interlayer insulating film 50, has a strong tendency to diffusely reflect light emitted from the inspection equipment on the surface, and thus it is difficult to find a protrusion of several hundred angstroms of a limited portion of the entire substrate.

또한, 도2와 같이 층간 절연막(50)에 포토레지스트 패턴(60)을 형성한 상태에서 표면 검사를 실시할 경우, 돌출부(55)가 포토레지스트 패턴(60) 내에 감추어져 검사가 불가능하게 될 수도 있다.In addition, when surface inspection is performed while the photoresist pattern 60 is formed on the interlayer insulating film 50 as shown in FIG. 2, the protrusion 55 may be concealed in the photoresist pattern 60, thereby making it impossible to inspect. have.

그러므로, 금속 도전 패턴(20)과 층간 절연막(40,50) 사이의 브리스터 현상이나, 파티클(30) 문제를 적기에 발견하고, 불량 발생을 방지할 수 있는 검사 방법이 요청된다. Therefore, there is a need for an inspection method that can timely detect the phenomenon of a particle or the particle 30 between the metal conductive pattern 20 and the interlayer insulating films 40 and 50, and prevent the occurrence of defects.

본 발명에서는 상술한 바와 같은 종래의 반도체장치 제조상의 검사 방법으로 발견하기 어려운 금속 도선층과 층간 절연막 사이의 파티클이나 브리스터에 의한 국지적 돌출을 검출하기 용이한 반도체장치 검사 방법을 제공하는 것을 목적으로 한다. SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device inspection method that is easy to detect local protrusions caused by particles or blisters between a metal conductor layer and an interlayer insulating film, which are difficult to find by the conventional semiconductor device manufacturing inspection method described above. do.

상기 목적을 달성하기 위한 본 발명은 반도체 기판에 도전층 패턴을 형성하는 단계, 도전층 패턴 위에 층간 절연막을 형성하는 단계, 층간 절연막이 형성된 기판 위로 반사 조절층을 형성하는 단계, 반사 조절층 일부를 식각으로 제거하여 층간 절연막 상면의 돌출된 부분을 드러나게 하는 단계, 돌출된 부분이 드러난 기판에 광학적인 방법으로 기판 표면을 검사하는 단계를 포함하여 이루어진다. The present invention for achieving the above object is a step of forming a conductive layer pattern on a semiconductor substrate, forming an interlayer insulating film on the conductive layer pattern, forming a reflection control layer on the substrate on which the interlayer insulating film is formed, a portion of the reflection control layer Removing by etching to expose the protruding portion of the upper surface of the interlayer insulating film, and inspecting the substrate surface by an optical method on the exposed substrate.

본 발명에서 반사 조절층은 유기, 무기 재질의 반사방지막으로 이루어질 수 있으며, 티타늄/티타늄 나이트라이드(Ti/TiN)층도 사용될 수 있으며, 반사 조절층 일부를 식각으로 제거하는 단계는 통상 건식 이방성 에칭에 의해 이루어질 수 있다. In the present invention, the reflection control layer may be formed of an anti-reflection film made of organic or inorganic material, and a titanium / titanium nitride (Ti / TiN) layer may also be used, and the step of removing part of the reflection control layer by etching is usually a dry anisotropic etching. Can be made by.

본 발명에서 기판 표면을 광학적인 방법으로 검사하는 단계는 기본적으로 기판 표면에 빛을 비추고 반사된 빛을 받아 영상 패턴을 구성하는 방법으로 이루어질 수 있다. In the present invention, the step of optically inspecting the surface of the substrate may be basically performed by a method of constructing an image pattern by shining light on the surface of the substrate and receiving the reflected light.

이하 도면을 참조하면서 실시예를 통해 본 발명을 보다 상세히 설명하기로 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도3은 본 발명의 일 실시예에 따라 문제성 있는 기판에 반사방지막 코팅을 실시한 상태를 나타내며, 도4는 도3과 같이 형성된 반사방지막 코팅의 일부를 식각 을 통해 제거한 상태를 나타내는 공정 단면도들이다. FIG. 3 is a view illustrating a state in which an antireflective coating is applied to a problematic substrate according to an embodiment of the present invention, and FIG. 4 is a cross-sectional view illustrating a state in which a portion of the antireflective coating formed as shown in FIG. 3 is removed through etching.

도3 및 도4를 참조하면, 먼저, 기판에 하부 구조가 형성되어 하부 기판(10)이 형성되고, 그 위에 금속 도전 패턴(20)이 형성된다. 금속 도전 패턴(20) 위로는 다시 제1 층간 절연막(40)과 별도의 도전 패턴(미도시)가 형성될 수 있고, 그 위로 다시 제2 층간 절연막(50)이 형성된다. 그런데, 금속 도전 패턴(20) 위에는 파티클(30)이 놓여 있거나, 금속층 표면에 브리스터가 형성되어 그 위에 덮인 층간 절연막들(40,50)은 모두 해당 영역이 위로 볼록하게 돌출되어 있다. 경우에 따라 달라질 수 있으나, 이런 돌출부(55: 하부에 반도체 장치로서 결함을 가지고 있으므로 흔히 결함부위,defect으로 명칭될 수 있다)는 수백 옹스트롬(Å), 가령 500 옹스트롬 정도로 이루어지는 경우가 많다. 3 and 4, first, a lower structure is formed on a substrate to form a lower substrate 10, and a metal conductive pattern 20 is formed thereon. The first interlayer insulating layer 40 and a separate conductive pattern (not shown) may be formed on the metal conductive pattern 20, and the second interlayer insulating layer 50 is formed on the second conductive insulating layer 40. However, the particles 30 are disposed on the metal conductive pattern 20, or a blister is formed on the surface of the metal layer so that all of the interlayer insulating films 40 and 50 covered thereon protrude convexly upward. In some cases, the protrusions 55 (sometimes referred to as defects or defects because they have defects as semiconductor devices in the lower portion) are often made of several hundred angstroms, for example, about 500 angstroms.

해당 영역이 돌출된 제2 층간 절연막(50) 위로 반사방지막(70:ARC,anti reflection coating)이 형성된다. 반사방지막의 종류는 유기계와 무기계가 있고, 형성 방법도 코팅, 화학기상증착(CVD), 스퍼터링과 같은 물리적기상증착(PVD) 등이 다양하게 이루어질 수 있다. 반사방지막(70)은 주변 영역에서 하부의 층간 절연막 (50)상의 돌출부(55)의 높이보다 조금 더 높게 형성된다. 반사방지막(70)이 1000 옹스트롬 정도나 그 이하 두께로 적층될 경우에는 상면이 하부층의 굴곡보다 평탄화된 형태를 이루도록 하는 평탄화 적층을 하기 어렵지만 반사방지막 두께가 두껍게 쌓이는 경우라면 통상의 반도체 물질막 적층 기술에 비추어 일부 평탄화 작용을 할 수 있는 재질과 적층방법으로 적층되는 것이 바람직하다. An anti reflection coating 70 (ARC) is formed on the second interlayer insulating layer 50 on which the region protrudes. The antireflection film may be organic or inorganic, and the formation method may be variously formed by coating, chemical vapor deposition (CVD), physical vapor deposition (PVD) such as sputtering, and the like. The anti-reflection film 70 is formed slightly higher than the height of the protrusion 55 on the lower interlayer insulating film 50 in the peripheral region. If the anti-reflection film 70 is stacked to a thickness of about 1000 angstroms or less, it is difficult to planarize the stack so that the top surface becomes flatter than the curvature of the lower layer. In view of the above, it is preferable to be laminated by a material and a lamination method capable of performing some planarization.

다음으로 도4와 같이 기판 전면에 대한 식각을 실시한다. 식각은 식각 두께 조절이 용이한 건식 식각이 사용되며, 이방성 식각이 이루어질 수 있도록 상하 방향으로 바이어스 전압이 걸리게 된다. 또한, 식각 효율성을 높이기 위해 식각 가스를 플라즈마화하는 고주파 전계가 형성되도록 한다. Next, the entire surface of the substrate is etched as shown in FIG. 4. Etching is a dry etching is easy to adjust the thickness of the etching is used, the bias voltage is applied in the vertical direction so that anisotropic etching can be made. In addition, in order to increase the etching efficiency, a high frequency electric field is formed to plasma the etching gas.

반사방지막의 적층에서와 마찬가지로 이 경우, 비록 이방성 식각이 이루어진다 해도 돌출부(55) 부분에 식각력이 집중되도록 에칭 공정의 조건을 잡도록 한다. 그 결과, 반사방지막(70)이 주변 부분에서는 일정 두께(70')를 남기고 일부 두께 부분이 제거되고, 돌출부(55)가 있는 해당 영역에서는 완전히 제거되어 돌출된 하부의 층간 절연막(50)이 노출된다.In this case as in the stacking of the anti-reflection film, the etching process is conditioned so that the etching force is concentrated on the protrusion 55 even though anisotropic etching is performed. As a result, the anti-reflective film 70 is partially removed while leaving a predetermined thickness 70 'in the peripheral portion, and completely removed in the corresponding region where the protrusion 55 is provided to expose the lower interlayer insulating film 50 that protrudes. do.

이 상태에서 검사 장비를 이용하여 기판 표면에 대한 검사를 실시한다. 검사 장비에서는 기판 표면을 스캐닝하면서 표면 전반에 빛을 비추고, 그 빛에 의해 반사되는 반사광을 감지하여 감지된 빛을 재구성하여 패턴화함으로서 기판 표면의 굴곡 상태를 검사할 수 있으며, 기타 반사 시간을 측정하거나, 파장 등 빛의 다른 성질을 이용하여 기판 표면의 상태를 검사할 수도 있다. In this state, inspection of the surface of the substrate is performed using inspection equipment. The inspection equipment scans the surface of the substrate, illuminates the entire surface, detects the reflected light reflected by the light, reconstructs the patterned pattern, and inspects the bending state of the substrate surface, and measures other reflection times. Alternatively, the condition of the surface of the substrate may be inspected using other properties of light such as wavelength.

이런 검사 과정에서 돌출되어 노출되는 층간 절연막 부분은 빛을 난반사하고, 주변에서는 반사방지막이 존재하여 반사광이 줄어든다면 층간 절연막이 돌출되어 노출된 부분(defect)이 밝아져 상대적으로 돌출된 층간 절연막 노출부를 쉽게 찾아낼 수 있다.In this inspection process, the interlayer insulating film portion projected and exposed is diffusely reflected, and if there is an anti-reflective film at the periphery, and the reflected light is reduced, the interlayer insulating film is protruded and the exposed portion becomes bright, so that the exposed portion of the interlayer insulating film is relatively exposed. Can be found easily.

하나의 실시예에 따라 본 발명에서 층간 절연막 돌출부를 덮는 반사방지막이 흔히 ARC로 불리는 -----막인 경우, 이 반사방지막의 두께 500 옹스트롬 정도를 제거하기 위해서는 10mTorr 정도의 기압, 1000W/h의 고주파 소오스 전력, 170W/h의 바이어스 전력, 산소(O2):삼불화메탄(CHF3):질소(N2)=20sccm:10sccm:10sccm, 8T(온도 조건을 알려주시기 바랍니다.) 의 레서피로 10초간 식각을 진행할 수 있다.According to one embodiment, in the present invention, when the antireflection film covering the interlayer insulating film protrusion is a ----- film, commonly called ARC, in order to remove the thickness of 500 angstroms of the antireflection film, an air pressure of about 10 mTorr, 1000 W / h High frequency source power, 170W / h bias power, oxygen (O 2 ): methane trifluoride (CHF 3 ): nitrogen (N 2 ) = 20sccm: 10sccm: 10sccm, 8T (please tell us the temperature condition) You can etch for 10 seconds.

다른 실시예로서 통상의 ARC 대신에 티타늄 나이트라이드막을 사용할 경우, 두께 500 옹스트롬 정도를 제거하기 위해 10mTorr 정도의 기압, 1000W/h의 고주파 소오스 전력, 170W/h의 바이어스 전력, 삼불화메탄(CHF3):질소(N2):아르곤(Ar)=15sccm:10sccm:15sccm, 8T(온도 조건을 알려주시기 바랍니다.) 의 레서피로 15 내지 25초간 식각을 진행할 수 있다.As another example, when a titanium nitride film is used instead of the conventional ARC, a pressure of about 10 mTorr, a high frequency source power of 1000 W / h, a bias power of 170 W / h, and methane trifluoride (CHF 3 ) to remove 500 angstroms thick ): Nitrogen (N 2 ): Argon (Ar) = 15 sccm: 10 sccm: 15 sccm, 8T (Please tell us the temperature conditions.) Recipe can be etched for 15 to 25 seconds.

한편, 본 발명의 반사 조절층으로는 반사 방지막 대신에 금속막을 사용할 수도 있다. 이때 금속막은 검사장비의 빛을 잘 반사시키므로 상대적으로 반사가 약한 결함부위, 즉, 층간절연막이 노출된 부분을 쉽게 찾아낼 수 있다. 그러나, 반사 방지막 대신에 금속막을 사용할 경우에는 검사 후 이 금속막을 완전히 제거해야 하고, 제거가 잘 안되는 경우, 금속 오염 등의 문제를 발생시키거나, 단락을 유발시키는 문제를 일으킬 수 있다. 따라서, 본 발명의 반사 조절층으로는 금속막보다는 절연 반사방지막이 바람직하다. 금속막, 가령, 티타늄층을 반사 조절층으로 사용할 경우, 같은 두께의 티타늄 나이트라이드막을 제거하는 레서피와 유사한 레서피로 일부 두께 식각을 실시할 수 있다.As the reflection control layer of the present invention, a metal film may be used instead of the antireflection film. At this time, since the metal film reflects light of the inspection equipment well, it is easy to find a defect portion having a relatively low reflection, that is, an area where the interlayer insulating film is exposed. However, when the metal film is used instead of the anti-reflection film, the metal film should be completely removed after the inspection, and if it is not removed well, it may cause a problem such as metal contamination or a short circuit. Therefore, the insulating antireflection film is more preferable than the metal film as the reflection control layer of the present invention. When a metal layer, for example, a titanium layer is used as the reflection control layer, some thickness etching may be performed using a recipe similar to a recipe for removing a titanium nitride layer having the same thickness.

본 발명에 따르면 종래의 반도체장치 제조상의 검사 방법으로 발견하기 어려 운 금속 도선층과 층간 절연막 사이의 파티클이나 브리스터에 의한 국지적 돌출부, 즉, 결함부위를 용이하게 검출할 수 있으므로, 완성된 반도체 장치의 불량 발생이 줄어들고, 공정 효율을 높이는 것이 가능하게 된다.According to the present invention, local protrusions caused by particles or blisters between the metal conductor layer and the interlayer insulating film, which are difficult to find by the conventional semiconductor device fabrication method, can be easily detected. It is possible to reduce the occurrence of defects and to increase the process efficiency.

Claims (5)

반도체 기판에 도전층 패턴을 형성하는 단계, Forming a conductive layer pattern on the semiconductor substrate, 상기 도전층 패턴 위에 층간 절연막을 형성하는 단계, Forming an interlayer insulating film on the conductive layer pattern; 상기 층간 절연막이 형성된 기판 위로 반사 조절층을 형성하는 단계, Forming a reflection control layer on the substrate on which the interlayer insulating film is formed; 상기 반사 조절층 일부를 식각으로 제거하여 상기 층간 절연막 상면의 돌출된 부분을 드러나게 하는 단계, Removing a portion of the reflection control layer by etching to expose the protruding portion of the upper surface of the interlayer insulating layer; 상기 돌출된 부분이 드러난 기판에 기판 표면을 검사하는 단계를 포함하여 이루어지는 반도체 장치 검사 방법. And inspecting a substrate surface on the substrate on which the protruding portion is exposed. 제 1 항에 있어서,The method of claim 1, 상기 반사 조절층은 반사방지막 또는 금속층으로 형성하는 것을 특징으로 하는 반도체 장치 검사 방법.And the reflection control layer is formed of an antireflection film or a metal layer. 제 1 항에 있어서,The method of claim 1, 상기 반사 조절층 일부를 식각으로 제거하는 단계에서는 건식 이방성 식각을 이용하는 것을 특징으로 하는 반도체 장치 검사 방법.And removing the part of the reflection control layer by etching using dry anisotropic etching. 제 1 항에 있어서,The method of claim 1, 상기 반사 조절층은 반사방지막(ARC 재질)로 형성하고, The reflection control layer is formed of an antireflection film (ARC material), 10mTorr 정도의 기압, 1000W/h의 고주파 소오스 전력, 170W/h의 바이어스 전력, 산소(O2):삼불화메탄(CHF3):질소(N2)=20sccm:10sccm:10sccm 조성비로 식각이 이루어지는 것을 특징으로 하는 반도체 장치 검사 방법. Atm pressure of about 10mTorr, high frequency source power of 1000W / h, bias power of 170W / h, oxygen (O 2 ): methane trifluoride (CHF 3 ): nitrogen (N 2 ) = 20sccm: 10sccm: 10sccm The semiconductor device inspection method characterized by the above-mentioned. 제 1 항에 있어서,The method of claim 1, 상기 반사 조절층은 티타늄 또는 티타늄 질화막으로 형성하고, The reflection control layer is formed of titanium or titanium nitride film, 10mTorr 정도의 기압, 1000W/h의 고주파 소오스 전력, 170W/h의 바이어스 전력, 삼불화메탄(CHF3):질소(N2):아르곤(Ar)=15sccm:10sccm:15sccm 조성비로 식각이 이루어지는 것을 특징으로 하는 반도체 장치 검사 방법.Atm pressure of about 10mTorr, high frequency source power of 1000W / h, bias power of 170W / h, methane trifluoride (CHF 3 ): nitrogen (N 2 ): argon (Ar) = 15sccm: 10sccm: 15sccm A semiconductor device inspection method.
KR1020050132516A 2005-12-28 2005-12-28 A method of detecting wrong semiconductor devices KR100659861B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050132516A KR100659861B1 (en) 2005-12-28 2005-12-28 A method of detecting wrong semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132516A KR100659861B1 (en) 2005-12-28 2005-12-28 A method of detecting wrong semiconductor devices

Publications (1)

Publication Number Publication Date
KR100659861B1 true KR100659861B1 (en) 2006-12-19

Family

ID=37815051

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132516A KR100659861B1 (en) 2005-12-28 2005-12-28 A method of detecting wrong semiconductor devices

Country Status (1)

Country Link
KR (1) KR100659861B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006180A (en) * 1997-06-30 1999-01-25 김영환 Defect monitoring method of semiconductor device and tracking method of fail mechanism using same
KR100506943B1 (en) 2003-09-09 2005-08-05 삼성전자주식회사 Methods of fabricating a semiconductor device having a slope at lower side of interconnection hole with an etch stopping layer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990006180A (en) * 1997-06-30 1999-01-25 김영환 Defect monitoring method of semiconductor device and tracking method of fail mechanism using same
KR100506943B1 (en) 2003-09-09 2005-08-05 삼성전자주식회사 Methods of fabricating a semiconductor device having a slope at lower side of interconnection hole with an etch stopping layer

Similar Documents

Publication Publication Date Title
KR100414506B1 (en) Dry etching method and method of manufacturing a semiconductor device
US6596553B1 (en) Method of pinhole decoration and detection
KR20030025174A (en) Method for manufacturing semiconductor device including two-step ashing process of N2 plasma gas and N2/H2 plasma gas
CN101051622A (en) Method of forming dual damascene structure of no-etch stop layer
KR100659861B1 (en) A method of detecting wrong semiconductor devices
KR100606532B1 (en) Method For Manufacturing Semiconductor Devices
US20180331044A1 (en) Semiconductor device and fabrication method thereof
JP2009295790A (en) Pattern forming method
CN102097360B (en) The method of etching connection hole
US8222143B2 (en) Reworking method for integrated circuit devices
KR100644050B1 (en) Method to detect photo resist pattern defect of semiconductor and fabricating method of contact hole using the same
US20010014528A1 (en) Method of manufacturing unlanded via plug
KR20090064121A (en) Detecting method of faulty via contact etch using optical instrument
JPH07297281A (en) Method for manufacturing connection hole
CN1275310C (en) Process for making shallow slot segregation structure
US9922876B1 (en) Interconnect structure and fabricating method thereof
KR100417462B1 (en) Method for forming bonding pad of semiconductor device
KR101181271B1 (en) Method for Forming Metal Line of Semiconductor Device
JP3788422B2 (en) Inspection method of semiconductor device
US20070298547A1 (en) Semiconductor device having a composite passivation layer and method of manufacturing the same
KR20050073035A (en) Method for forming a metal wiring in a semiconductor device
KR20050071029A (en) Method for fabricating the dual damascene interconnection in semiconductor device
KR20020051407A (en) Method of forming a metal wiring in a semiconductor device
KR100718803B1 (en) Manufacturing method of semiconductor device
KR100868634B1 (en) Semiconductor device and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee