KR100658261B1 - 라인 무라 결함을 검출하는 방법 - Google Patents

라인 무라 결함을 검출하는 방법 Download PDF

Info

Publication number
KR100658261B1
KR100658261B1 KR1020040112524A KR20040112524A KR100658261B1 KR 100658261 B1 KR100658261 B1 KR 100658261B1 KR 1020040112524 A KR1020040112524 A KR 1020040112524A KR 20040112524 A KR20040112524 A KR 20040112524A KR 100658261 B1 KR100658261 B1 KR 100658261B1
Authority
KR
South Korea
Prior art keywords
line
pixel
subpixel
lines
current
Prior art date
Application number
KR1020040112524A
Other languages
English (en)
Other versions
KR20060073688A (ko
Inventor
최진현
코미야나오아키
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040112524A priority Critical patent/KR100658261B1/ko
Publication of KR20060073688A publication Critical patent/KR20060073688A/ko
Application granted granted Critical
Publication of KR100658261B1 publication Critical patent/KR100658261B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 평판 표시 장치의 라인 무라 결함을 검출하는 방법에 관한 것이다. 본 발명에 따른 라인 무라 검출 방법은 화상 표시부에서 각 데이터선에 접속된 화소들로 구성된 복수의 화소 라인 중 하나의 화소 라인을 구동하는 제 1 단계, 상기 하나의 화소 라인에 공급되는 전류를 측정하는 제 2 단계, 상기 복수의 화소 라인 중 나머지 화소 라인에 대하여 순차적으로 상기 제 1 및 제 2 단계를 반복 수행하는 제 3 단계 및 상기 하나의 화소 라인에서 측정한 전류값에서 나머지 화소 라인 중 어느 한 화소 라인에서 측정한 전류값을 뺀 값을 상기 복수의 화소 라인에서 각각 측정한 전류의 평균값으로 나눈 값의 절대값을 상기 화소 라인별로 비교하는 제 4 단계를 포함한다.
평판 표시 장치, 라인 무라 결함, 검출 방법

Description

라인 무라 결함을 검출하는 방법{Method for detecting line mura defects}
도 1은 일반적인 무라 결함을 보여주는 도면이다.
도 2는 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 구현하기 위한 시스템에 대한 개략적인 블록도이다.
도 3은 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 구현하는 시스템 및 평판 표시 장치를 나타내는 블록도이다.
도 4는 본 발명의 일 실시에에 따른 라인 무라 검출 방법을 나타내는 순서도이다.
도 5는 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 이용하여 평판 표시 장치의 라인 무라 결함을 검출하는 과정을 보여주는 도면이다.
도 6은 본 발명의 일 실시예에 따른 라인 무라 검출 방법에 의해 검출된 각 화소 라인의 전류값을 나타내는 그래프이다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 라인 무라 검출 방법의 변형예를 이용하여 평판 표시 장치의 라인 무라 결함을 검출하는 과정을 보여주는 도면이다.
도 8은 본 발명의 일 실시예에 따른 라인 무라 검출 방법의 변형예를 나타내 는 순서도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100: 검출 장치 110: 프로세서
120: 메모리 시스템 130: 입출력 장치
140: 시스템 버스 150: 전류 측정부
200: 평판 표시 장치 210: 화상표시부
220: 부화소
본 발명은 평판 표시 장치의 라인 무라 결함을 검출하는 방법에 관한 것이다.
무라(mura) 결함은 평판 표시 장치의 특정 영역의 콘트라스트 타입의 결함으로서, 이러한 무라 결함이 발생되는 영역은 일군의 화소가 주위의 화소보다 더 밝거나 어두운 영역이 된다. 이같은 콘트라스트 타입의 결함은 평판 표시 장치 내의 층 사이의 오염물질, 불균일한 발광층, 소스 라인 또는 게이트 라인의 잘못된 접속 등에 기인한다.
도 1은 일반적인 무라 결함을 보여주는 도면이다. 도 1에 도시한 바와 같이, 평판 표시 장치(10)는 그 화상표시부(12)에 표시된 화면 상에 다양한 무라 결함을 가질 수 있다. 무라 결함은 불규칙 라인 무라, 수직 라인 무라, 수평 라인 무라, 얇은 러빙 라인 무라(rubing line mura), 넓은 러빙 영역 무라, 불규칙 영역 무라 등을 포함한다.
상술한 무라 결함은 통상 평판 표시 장치의 제조상 문제점에 의해 발생된다. 그리고, 특징적인 형상을 가지는 무라 결함이 발생되면, 제조 공정상에 특징적인 문제점이 내재되어 있다고 판단할 수 있다. 예를 들면, 수직 라인 무라나 수평 라인 무라 등의 블록 경계 라인 무라는 부적절한 드라이버 블록 전압에 의해 종종 유발된다.
따라서, 무라 결함을 검출하고 분석함으로써 제조상의 문제점을 확인하고 제거할 수 있으며, 향후 공정에서 무라 결함을 감소시킬 수 있다. 또한, 특정한 문제점을 갖고 있는 제조 공정에서는 특정 형상의 무라 결함이 주로 발생되므로, 각 제조 공정에 적합하게 특정 무라 결함을 검출하기 위한 개선된 방법이 요구되고 있다.
본 발명의 목적은 라인 무라 결함을 보다 용이하고 정확하게 검출할 수 있는 방법을 제공하는 것이다.
상술한 목적을 달성하기 위하여, 본 발명의 일 측면에 따르면, 화상 표시부에서 각 데이터선에 접속된 화소들로 구성된 복수의 화소 라인 중 하나의 화소 라인을 구동하는 제 1 단계, 상기 하나의 화소 라인에 공급되는 전류를 측정하는 제 2 단계, 상기 복수의 화소 라인 중 나머지 화소 라인에 대하여 순차적으로 상기 제 1 및 제 2 단계를 반복 수행하는 제 3 단계 및 상기 하나의 화소 라인에서 측정한 전류값에서 나머지 화소 라인 중 어느 한 화소 라인에서 측정한 전류값을 뺀 값을 상기 복수의 화소 라인에서 각각 측정한 전류의 평균값으로 나눈 값의 절대값을 상기 화소 라인별로 비교하는 제 4 단계를 포함하는 라인 무라 검출방법을 제공한다.
바람직하게, 제1 단계는 화상표시부의 모든 주사선에 동시에 주사 신호를 공급하고 하나의 화소 라인이 접속되어 있는 데이터선에 정해진 레벨의 데이터 신호를 공급하면서 하나의 화소 라인이 접속되어 있는 전원선을 통해 화소전원이 공급되도록 평판 표시 장치를 제어하는 단계를 포함한다.
또한, 제1 단계는 하나의 화소 라인의 특정 일부분을 구동하는 단계를 포함한다.
또한, 제1 단계는 하나의 화소 라인을 복수의 구간으로 나누고 각 구간을 순차적으로 구동하는 단계를 포함한다.
또한, 제2 단계는 하나의 화소 라인에 화소전원을 공급하는 평판 표시 장치의 전원공급부에서 전류를 측정하는 단계를 포함한다.
또한, 제2 단계는 하나의 화소 라인에 화소전원을 공급하는 라인 무라 검출 시스템의 전원생성부에서 전류를 측정하는 단계를 포함한다.
삭제
본 발명의 다른 측면에 따르면, 하나의 화소를 이루는 적어도 적색 부화소, 녹색 부화소 및 청색 부화소로 구성된 복수의 부화소 라인 중 하나의 부화소 라인을 구동하는 제 1 단계, 상기 하나의 부화소 라인에 접속되어 있는 전원선에 공급되는 전류를 측정하는 제 2 단계, 상기 복수의 부화소 라인 중 나머지 부화소 라인에 대하여 순차적으로 상기 제 1 및 제 2 단계를 반복 수행하는 제 3 단계 및 상기 하나의 부화소 라인에서 측정한 전류값에서 나머지 부화소 라인 중 어느 한 부화소 라인에서 측정한 전류값을 뺀 값을 상기 복수의 부화소 라인에서 각각 측정한 전류의 평균값으로 나눈 값의 절대값을 상기 부화소 라인별로 비교하는 제 4 단계를 포함하는 라인 무라 검출 방법을 제공한다.
이하, 본 발명의 실시예를 도면을 참조하여 상세히 설명한다. 도면에서 본 발명과 관계없는 부분은 본 발명의 설명을 명확하게 하기 위하여 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 2는 본 발명의 실시예에 따른 라인 무라 검출 방법을 구현하기 위한 시스템에 대한 개략적인 블록도이다.
도 2를 참조하면, 시스템(100)은 라인 무라 결함을 검출하기 위한 장치로서, 평판 표시 장치(200)의 라인 무라 결함을 검출한다. 이를 위해, 시스템(100)은 프로세서(110), 메모리 시스템(120), 입출력 장치(130), 시스템 버스(140) 및 전류 측정부(150)를 포함한다. 프로세서(110), 메모리 시스템(120), 입출력 장치(130) 및 시스템 버스(140)는 통상의 컴퓨터 구성 요소를 대표적으로 나타낸 것이다.
프로세서(110)는 각종 연산 장치나 이미지 프로세싱 프로세서를 포함한다. 또한, 프로세서(110)는 메모리 시스템(120)에 저장된 프로그램에 의해 평판 표시 장치(200)에 제어 신호를 전송하며 평판 표시 장치(200)의 특정 화소 라인이 순차적으로 활성화되도록 평판 표시 장치를 제어한다. 그리고, 활성화된 특정 화소 라인에 공급되는 전류를 측정하도록 전류 측정부(150)을 제어한다. 또한, 각 화소 라인에서 측정한 전류값을 정해진 비교 방법으로 비교한다.
메모리 시스템(120)은 랜덤 액세스 메모리(RAM)를 포함한다. 또한, 메모리 시스템(120)은 본 발명에 따른 라인 무라 결함을 검출하기 위한 매커니즘에 따라 작성된 소정의 프로그램을 저장한다. 또한, 전류 측정부(150)에서 측정한 전류값을 저장한다.
입출력 장치(130)는 작업자나 다른 시스템이 본 시스템(100)에 접근할 수 있도록 기능한다. 또한, 입출력 장치(130)는 키보드, 카드 리더, 생체 인식 장치 등의 각종 입력 장치와 모니터, 프린터 등의 각종 출력 장치를 포함한다. 또한 입출력 장치(130)는 모뎀 등과 같은 통신 장치를 포함할 수 있다.
시스템 버스(140)는 PCI 버스, VME 버스 등을 포함하며, 프로세서(110), 메모리 시스템(120), 입출력 장치(130), 전류 측정부(150) 및 평판 표시 장치(200)를 연결한다.
전류 측정부(150)는 프로세서(110)의 제어 신호에 따라 평판 표시 장치(200)의 특정 화소 라인에 접속되어 있는 전원선 상의 전류를 측정한다. 이때, 전류 측정부(150)는 평판 표시 장치(200) 내의 전원공급부에서 특정 화소 라인에 공급하는 전류를 측정한다.
예를 들면, 전류 측정부(150)는 각 화소에 화소전원(ELVDD)를 전달하기 위해 전원공급부로서 평판 표시 장치(200)에 탑재된 직류-직류 변환기(DC-DC convertor)에 접속된 연성 회로 기판(FPC) 상의 전원선에서 특정 화소 라인에 공급되는 전류를 측정할 수 있다.
도 3은 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 구현하는 시스템 및 평판 표시 장치를 나타내는 블록도이다.
도 3을 참조하면, 본 실시예의 라인 무라 검출 시스템(100)은 화상표시부(210), 주사 구동부(230) 및 데이터 구동부(240)를 구비한 평판 표시 장치(200)를 제어하여 복수의 화소 라인 중에서 선택된 화소 라인 상에 발생되는 라인 무라 결함을 검출한다. 화소 라인은 각 데이터선에 접속된 화소들의 그룹을 나타낸다. 그리고 화소는 복수의 부화소(220)를 포함한다.
예를 들면, 화소는 적색을 표시하는 적색 부화소(red subpixel), 녹색을 표시하는 녹색 부화소(green subpixel) 및 청색을 표시하는 청색 부화소(blue subpixel)를 포함하며, 백색을 표시하는 백색 부화소(white subpixel)를 더 포함할 수 있다. 하나의 화소 라인은 화상표시부(210)의 소정 방향, 예를 들어, 화상표시부(210)의 수직 방향으로 연장되는 서로 인접한 적색, 녹색, 청색 및 백색 부화소 라인을 포함한다. 적색, 녹색, 청색 및 백색 부화소 라인 내의 각 적색, 녹색, 청색 및 백색 부화소는 하나의 화소를 형성한다.
또한, 시스템(100)은 도 2를 참조한 상세한 설명에서 언급한 컴퓨터 구성 요 소와 전류 측정부(150) 이외에 전원 생성부(160)를 더 포함할 수 있다. 이러한 구성에 의해, 본 시스템(100)은 평판 표시 장치(200)의 특정 화소 라인에 직접 화소전원을 공급한다. 따라서, 본 시스템(100)에서는 시스템 내의 전원생성부(160)에서 특정 화소 라인에 화소전원을 공급하면서 그 때의 전류를 측정할 수 있다. 여기서, 화소전원은 평판 표시 장치가 유기 발광 표시 장치인 경우, 유기 발광 소자를 구동하기 위한 제1 화소전원(ELVDD) 및 제2 화소전원(ELVSS) 중 제1 화소전원(ELVDD)를 나타낸다.
이하, 본 발명에 따른 라인 무라 검출 방법에 관하여 상세히 설명한다. 도 4는 본 발명의 일 실시에에 따른 라인 무라 검출 방법을 나타내는 순서도이다. 도 5는 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 이용하여 평판 표시 장치의 라인 무라 결함을 검출하는 과정을 보여주는 도면이다. 도 6은 본 발명의 일 실시예에 따른 라인 무라 검출 방법에 의해 검출된 각 화소 라인의 전류값을 나타내는 그래프이다.
도 4를 참조하여 본 발명의 일 실시예에 따른 라인 무라 결함을 검출하는 방법을 설명하면 다음과 같다. 먼저 라인 무라 결함을 검출하기 위한 시스템은 평판 표시 장치에 연결되며, 평판 표시 장치의 화상표시부의 복수의 화소 라인 중 하나의 화소 라인을 구동시킨다(310, 제1 단계). 시스템은 도 5에 도시한 바와 같이 평판 표시 장치(200)의 화상표시부(210)에서 적색(R), 녹색(G) 및 청색(B) 부화소 라인을 포함하는 복수의 화소 라인들 중에서 하나의 화소 라인을 구동시킨다. 각 화 소 라인은 화상표시부의 수직 방향으로 형성되는 일련의 화소들을 포함하며, 각 화소는 적색, 녹색 및 청색의 부화소(220)를 포함한다. 화소 라인은 백색의 부화소로 이루어지는 백색 부화소 라인을 포함할 수 있다.
상술한 제1 단계에서, 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 수행하는 시스템은, 평판 표시 장치가 화상표시부의 모든 주사선에 동시에 주사 신호를 공급하고 선택된 하나의 화소 라인이 접속되어 있는 데이터선에 정해진 레벨의 데이터 신호를 공급하면서 선택된 하나의 화소 라인이 접속되어 있는 전원선을 통해 화소전원을 공급하도록 평판 표시 장치를 제어한다. 이때, 제1 단계(310)에서 선택된 하나의 화소 라인이 정상적인 범위 내의 화소 라인이라면, 선택된 하나의 화소 라인은 정해진 계조를 표시할 것이며, 비정상적인 화소 라인이라면, 선택된 하나의 화소 라인은 정해진 계조보다 낮거나 높은 계조를 표시할 것이다.
다음, 제1 단계(310)에서 선택된 하나의 화소 라인에 접속되어 있는 전원선을 통해 하나의 화소 라인에 공급되는 전류를 측정한다(320). 이 제2 단계(320)는 시스템 내의 전류 측정부에서 선택된 하나의 화소 라인에 공급되는 전류를 측정하는 단계를 포함한다. 이때, 전류 측정부는 평판 표시 장치 내의 전원공급부로부터 선택된 화소 라인에 공급되는 전류를 연성 회로 기판 상의 전원선에서 측정하거나 라인 무라 검출 시스템 내의 전원생성부로부터 선택된 화소 라인에 공급되는 전류를 전원생성부에서 직접 측정할 수 있다.
다음, 라인 무라 검출 시스템은 복수의 화소 라인에 대하여 앞서 수행한 제1 단계(310) 및 제2 단계(320)를 반복적으로 수행한다(330, 제3 단계). 이로써, 시스 템은 평판 표시 장치의 화상표시부 내의 모든 화소 라인 각각에 대하여 전류를 측정한다. 이때, 시스템은 각 화소 라인에서 측정한 전류를 시스템 내의 소정의 메모리 또는 저장 장치에 저장한다.
다음, 모든 화소 라인에 대하여 전류 측정을 수행하였다고 판단하면, 라인 무라 검출 시스템은 각 화소 라인에 대하여 측정된 전류값을 비교한다(340, 제4 단계).
예를 들면, 도 6에 도시한 바와 같이 라인 무라 검출 시스템은 측정된 모든 전류의 평균값에 대하여 특정 화소 라인(n)으로부터 측정한 전류값에서 바로 다음의 화소 라인(n+1)으로부터 측정한 전류값을 뺀 값의 절대값을 서로 비교할 수 있다. 다시 말해서, 상술한 방법에 의하면, 복수의 화소 라인 중 첫번째 화소 라인(n)에 화소전원을 공급하는 전원선상에서 측정한 제1 전류값에서 나머지 화소 라인(n+1, n+2, n+3, …, n+7, n+8, …) 중 어느 한 화소 라인에 동일한 화소전원을 공급하는 동일한 전원선상에서 측정한 제2 전류값을 뺀 소정 값을 복수의 화소 라인에 대하여 각각 측정한 전류의 평균값으로 나눈 값의 절대값을 서로 비교하는 방법으로 라인 무라 결함을 검출할 수 있다.
또한, 라인 무라 검출 시스템은 인접한 화소 라인의 합에서 다른 인접한 화소 라인의 합을 뺀 값의 절대값을 전체 화소 라인에서 측정한 전류의 평균값으로 나눈 값을 서로 비교하는 방법으로 각 화소 라인에서 측정한 전류를 비교할 수 있다. 이러한 방법은 다음과 같이 수학식 1로 간략하게 나타낼 수 있다.
Figure 112004061413575-pat00001
여기서, In, I(n+1), I(n+2), I(n+3)은 첫번째, 두번째, 세번째, 네번째 화소 라인에서 각각 측정한 전류값이고, Iave는 각 화소 라인에서 측정한 전류값의 평균값이다.
또한, 라인 무라 검출 시스템은 상술한 비교 방법 이외에 다양한 비교 방법을 통해 각 화소 라인에서 측정한 전류값을 비교할 수 있다. 예를 들면, 특정 화소 라인과 나머지 다른 화소 라인에서 측정한 전류의 차이를 비교하거나 각 화소 라인에서 측정한 전류값 간의 차이를 비교할 수 있다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 라인 무라 검출 방법의 변형예를 이용하여 평판 표시 장치의 라인 무라 결함을 검출하는 과정을 보여주는 도면이다. 도 7a 및 도 7b에 도시된 화소 라인에는 백색 부화소 라인이 포함되어 있다.
도 7a 내지 도 7c를 참조하면, 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 구현하는 시스템은 복수의 화소 라인 중 하나의 화소 라인을 구동시킬 때, 선택한 하나의 화소 라인을 전부 구동시키지 않고 그 일부분만을 구동시킬 수 있다.
예를 들면, 도 7a에 도시한 바와 같이, 선택한 하나의 화소 라인의 대략 1/3 의 상단부에 해당하는 부분을 선택할 수 있다. 이때, 시스템은 각 화소 라인의 대략 1/3의 상단부를 순차적으로 구동시키면서 각 화소 라인의 대략 1/3에 공급되는 전류를 측정하여 비교한다.
상술한 경우, 시스템은 평판 표시 장치가 화상표시부의 상단부 대략 1/3의 주사선에 동시에 주사 신호를 공급하고 선택된 하나의 화소 라인이 접속되어 있는 데이터선에 정해진 레벨의 데이터 신호를 공급하면서 선택된 화소 라인이 접속되어 있는 전원선을 통해 화소전원을 공급하도록 평판 표시 장치를 제어한다. 그리고, 시스템은 전류측정부를 통해 선택된 화소 라인의 대략 1/3 상단부에 공급되는 전류를 측정하고, 측정한 전류를 비교하여 부분적인 라인 무라 결함을 검출한다.
또 예를 들면, 시스템은 각 화소 라인의 대략 1/3의 상단부에 대한 각각의 전류를 모두 측정한 후에, 도 7b에 도시한 바와 같이, 각 화소 라인의 대략 1/3의 중간부에 대한 각각의 전류를 측정하여 비교한다. 이때, 각 화소 라인의 대략 1/3의 중간부에 대하여 전류를 측정하는 방법은 앞서 설명한 각 화소 라인의 대략 1/3의 상단부의 경우와 동일한 방법으로 구현될 수 있다.
또 예를 들면, 시스템은 각 화소 라인의 대략 1/3의 중간부에 대한 각각의 전류를 모두 측정한 후에, 도 7c에 도시한 바와 같이, 각 화소 라인의 대략 1/3의 하단부에 대한 각각의 전류를 측정하여 비교한다. 이때, 각 화소 라인의 대략 1/3의 하단부에 대하여 각각의 전류를 측정하는 방법은 앞서 설명한 각 화소 라인의 대략 1/3의 상단부의 경우와 동일한 방법으로 구현될 수 있다.
각 화소 라인의 상단부, 중간부 및 하단부에서 각각 측정한 전류를 비교하는 방법은 앞서 도 6 등을 참조하여 설명한 상세한 설명과 동일하다. 따라서, 본 실시예에서는 설명의 중복을 피하기 위해 그에 대한 설명은 생략한다.
이처럼, 본 발명의 일 실시예에 따른 라인 무라 검출 방법을 구현하는 시스템은 평판 표시 장치의 화상표시부에서 각 화소 라인의 특정 일부분만을 선택하여 구동시키고, 그때 화소 라인에 공급되는 전류를 측정하여 비교할 수 있다. 따라서, 본 발명의 일 실시예에 따른 라인 무라 검출 방법은 평판 표시 장치의 부분적인 라인 무라 결함을 검출하도록 구현될 수 있다.
한편, 본 발명은 상술한 실시예에서와 같이 화상표시부의 각 화소 라인을 대략 3등분하고 각 부분에 대한 전류를 각각 측정하여 각각 비교하는 방법 이외에, 각 화소 라인을 2등분하거나 4등분 이상으로 구분하여 부분적인 라인 무라 결함을 검출하도록 구현될 수 있다.
도 8은 본 발명의 일 실시예에 따른 라인 무라 검출 방법의 변형예를 나타내는 순서도이다.
도 8을 참조하여 본 발명의 일 실시예에 따른 라인 무라 결함을 검출하는 방법을 설명하면 다음과 같다. 먼저 라인 무라 결함을 검출하기 위한 시스템은 평판 표시 장치에 연결되며, 평판 표시 장치의 화상표시부의 복수의 부화소 라인 중 하나의 부화소 라인을 구동시킨다(410, 제1 단계).
예를 들면, 시스템은, 평판 표시 장치가 화상표시부의 모든 주사선에 동시에 주사 신호를 공급하고 선택된 하나의 부화소 라인이 접속되어 있는 데이터선에 정 해진 레벨의 데이터 신호를 공급하면서 선택된 하나의 부화소 라인이 접속되어 있는 전원선을 통해 화소전원을 공급하도록 평판 표시 장치를 제어한다. 이때, 제1 단계(310)에서 선택된 하나의 부화소 라인이 정상적인 부화소 라인이라면, 선택된 하나의 부화소 라인은 정해진 계조를 표시할 것이며, 비정상적인 부화소 라인이라면, 선택된 하나의 부화소 라인은 정해진 계조보다 낮거나 높은 계조를 표시할 것이다.
다음, 제1 단계(310)에서 선택된 하나의 부화소 라인에 접속되어 있는 전원선을 통해 하나의 부화소 라인에 공급되는 전류를 측정한다(320). 이 제2 단계(320)는 시스템 내의 전류 측정부에서 선택된 하나의 부화소 라인에 공급되는 전류를 측정하는 단계를 포함한다. 이때, 전류 측정부는 평판 표시 장치 내의 전원공급부로부터 선택된 하나의 부화소 라인에 공급되는 전류를 연성 회로 기판 상의 전원선에서 측정하거나 또는 라인 무라 검출 시스템 내의 전원생성부로부터 선택된 하나의 부화소 라인에 공급되는 전류를 전원생성부에서 직접 측정할 수 있다.
다음, 라인 무라 검출 시스템은 복수의 부화소 라인에 대하여 앞서 수행한 제1 단계(310) 및 제2 단계(320)를 반복적으로 수행한다(330, 제3 단계). 이로써, 시스템은 평판 표시 장치의 화상표시부 내의 모든 부화소 라인 각각에 대하여 전류를 측정한다. 이때, 시스템은 각 부화소 라인에서 측정한 전류를 시스템 내의 소정의 메모리 또는 저장 장치에 저장한다.
다음, 모든 부화소 라인에 대하여 전류 측정을 수행하였다고 판단하면, 라인 무라 검출 시스템은 각 부화소 라인에 대하여 측정된 전류값을 비교한다(340, 제4 단계). 이때, 측정된 전류값을 비교하는 방법은 앞서 도 6 등을 참조하여 설명한 상세한 설명과 동일하다. 따라서, 본 실시예에서는 설명의 중복을 피하기 위해 그에 대한 설명은 생략한다.
한편, 본 변형예는 각 부화소 라인을 구동시킬 때, 각 부화소 라인의 일부분을 선택하여 구동시키는 것을 포함한다. 이러한 구성은 도 7a 내지 도 7c를 참조한 상세한 설명과 유사하다. 따라서, 그에 대한 상세한 설명은 생략한다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니며, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.
본 발명에 따르면, 평판 표시 장치의 라인 무라 결함을 매우 용이하게 검출할 수 있다. 따라서, 평판 표시 장치의 제조 공정의 문제점을 확인하고 제거하는 데 기여할 수 있다.

Claims (10)

  1. 화상 표시부에서 각 데이터선에 접속된 화소들로 구성된 복수의 화소 라인 중 하나의 화소 라인을 구동하는 제 1 단계;
    상기 하나의 화소 라인에 공급되는 전류를 측정하는 제 2 단계;
    상기 복수의 화소 라인 중 나머지 화소 라인에 대하여 순차적으로 상기 제 1 및 제 2 단계를 반복 수행하는 제 3 단계; 및
    상기 하나의 화소 라인에서 측정한 전류값에서 나머지 화소 라인 중 어느 한 화소 라인에서 측정한 전류값을 뺀 값을 상기 복수의 화소 라인에서 각각 측정한 전류의 평균값으로 나눈 값의 절대값을 상기 화소 라인별로 비교하는 제 4 단계를 포함하는 라인 무라 검출방법.
  2. 제1항에 있어서,
    상기 제1 단계는 화상표시부의 모든 주사선에 동시에 주사 신호를 공급하고 상기 하나의 화소 라인이 접속되어 있는 데이터선에 정해진 레벨의 데이터 신호를 공급하면서 상기 하나의 화소 라인이 접속되어 있는 전원선을 통해 화소전원이 공급되도록 평판 표시 장치를 제어하는 단계를 포함하는 라인 무라 검출 방법.
  3. 제1항에 있어서,
    상기 제1 단계는 상기 하나의 화소 라인의 특정 일부분을 구동하는 단계를 포함하는 라인 무라 검출 방법.
  4. 제1항에 있어서,
    상기 제1 단계는 상기 하나의 화소 라인을 복수의 구간으로 나누고 각 구간을 순차적으로 구동하는 단계를 포함하는 라인 무라 검출 방법.
  5. 제1항에 있어서,
    상기 제2 단계는 상기 하나의 화소 라인에 화소전원을 공급하는 평판 표시 장치의 전원공급부에서 상기 전류를 측정하는 단계를 포함하는 라인 무라 검출 방법.
  6. 제1항에 있어서,
    상기 제2 단계는 상기 하나의 화소 라인에 화소전원을 공급하는 라인 무라 검출 시스템의 전원생성부에서 상기 전류를 측정하는 단계를 포함하는 라인 무라 검출 방법.
  7. 제1항에 있어서,
    상기 화소 라인은 적색 부화소 라인, 녹색 부화소 라인 및 청색 부화소 라인을 포함하는 라인 무라 검출 방법.
  8. 제7항에 있어서,
    상기 화소 라인은 백색 부화소 라인을 더 포함하는 라인 무라 검출 방법.
  9. 하나의 화소를 이루는 적어도 적색 부화소, 녹색 부화소 및 청색 부화소로 구성된 복수의 부화소 라인 중 하나의 부화소 라인을 구동하는 제 1 단계;
    상기 하나의 부화소 라인에 접속되어 있는 전원선에 공급되는 전류를 측정하는 제 2 단계;
    상기 복수의 부화소 라인 중 나머지 부화소 라인에 대하여 순차적으로 상기 제 1 및 제 2 단계를 반복 수행하는 제 3 단계; 및
    상기 하나의 부화소 라인에서 측정한 전류값에서 나머지 부화소 라인 중 어느 한 부화소 라인에서 측정한 전류값을 뺀 값을 상기 복수의 부화소 라인에서 각각 측정한 전류의 평균값으로 나눈 값의 절대값을 상기 부화소 라인별로 비교하는 제 4 단계를 포함하는 라인 무라 검출 방법
  10. 삭제
KR1020040112524A 2004-12-24 2004-12-24 라인 무라 결함을 검출하는 방법 KR100658261B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040112524A KR100658261B1 (ko) 2004-12-24 2004-12-24 라인 무라 결함을 검출하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040112524A KR100658261B1 (ko) 2004-12-24 2004-12-24 라인 무라 결함을 검출하는 방법

Publications (2)

Publication Number Publication Date
KR20060073688A KR20060073688A (ko) 2006-06-28
KR100658261B1 true KR100658261B1 (ko) 2006-12-14

Family

ID=37166586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040112524A KR100658261B1 (ko) 2004-12-24 2004-12-24 라인 무라 결함을 검출하는 방법

Country Status (1)

Country Link
KR (1) KR100658261B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108414535A (zh) * 2018-01-25 2018-08-17 武汉精测电子集团股份有限公司 一种LCD白点Mura缺陷与Cell异物晕开缺陷判别方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007062510A1 (de) * 2007-12-20 2009-07-02 Zf Friedrichshafen Ag Verfahren zur Diagnose einer elektronischen Anzeigevorrichtung
CN109307587B (zh) 2017-07-26 2020-01-31 京东方科技集团股份有限公司 显示面板检测方法、装置及***
KR102048848B1 (ko) 2018-06-29 2020-01-08 대한민국 퇴비 교반 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003114411A (ja) 2001-10-02 2003-04-18 Matsushita Electric Ind Co Ltd 液晶表示パネル評価装置及び液晶表示パネル評価方法
JP2003337547A (ja) 2002-05-21 2003-11-28 Wintest Corp アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体
JP2004221072A (ja) 2003-12-25 2004-08-05 Wintest Corp アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003114411A (ja) 2001-10-02 2003-04-18 Matsushita Electric Ind Co Ltd 液晶表示パネル評価装置及び液晶表示パネル評価方法
JP2003337547A (ja) 2002-05-21 2003-11-28 Wintest Corp アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体
JP2004221072A (ja) 2003-12-25 2004-08-05 Wintest Corp アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108414535A (zh) * 2018-01-25 2018-08-17 武汉精测电子集团股份有限公司 一种LCD白点Mura缺陷与Cell异物晕开缺陷判别方法

Also Published As

Publication number Publication date
KR20060073688A (ko) 2006-06-28

Similar Documents

Publication Publication Date Title
US10430142B2 (en) Display apparatus and control method thereof
KR0150689B1 (ko) 평면형 표시패널 검사장치
KR100517860B1 (ko) 액정구동기판의 검사장치
JP5010814B2 (ja) 有機ｅｌ表示装置の製造方法
TWI665655B (zh) 應用於顯示面板之光學補償裝置及其運作方法
KR20160026681A (ko) 계조 검사 장치 및 계조 검사 방법
KR20160061541A (ko) 비전 검사 장치 및 이의 감마 및 얼룩 보정 방법
KR20140093011A (ko) 영상 표시 방법, 이를 수행하는 표시 장치, 이에 적용되는 보정값 산출 방법 및 장치
CN111292701A (zh) 显示面板补偿方法及装置
WO2021156708A1 (ja) 画像処理システム
CN113963661A (zh) 显示装置以及显示装置的驱动方法
JP2009115566A (ja) パネルの欠陥位置の特定装置
KR100658261B1 (ko) 라인 무라 결함을 검출하는 방법
KR101409568B1 (ko) 표시패널 검사장치 및 그 검사방법
US10417957B2 (en) Display and method of prolonging lifetime of display
KR102008469B1 (ko) 표시 장치의 검사 장치, 방법 및 컴퓨터 판독 가능한 기록 매체
KR20060104722A (ko) 평판표시장치의 화질 검사 시스템 및 그 방법
KR102020596B1 (ko) 디스플레이 장치의 무라 검출 장치 및 방법
JP5182595B2 (ja) Ｔｆｔアレイ検査方法およびｔｆｔアレイ検査装置
JP2009168883A (ja) 画像表示装置
JP2022173859A (ja) 表示装置の検査方法
WO2024145867A1 (zh) 显示面板的补偿方法、装置、设备和存储介质
CN107818748A (zh) 显示面板检测方法与装置
CN114459738B (zh) 显示面板分析方法、装置、电子设备及存储介质
JP2006100099A (ja) パネル検査装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 14