KR100656945B1 - Method for forming a capacitor - Google Patents

Method for forming a capacitor Download PDF

Info

Publication number
KR100656945B1
KR100656945B1 KR1020050098114A KR20050098114A KR100656945B1 KR 100656945 B1 KR100656945 B1 KR 100656945B1 KR 1020050098114 A KR1020050098114 A KR 1020050098114A KR 20050098114 A KR20050098114 A KR 20050098114A KR 100656945 B1 KR100656945 B1 KR 100656945B1
Authority
KR
South Korea
Prior art keywords
film
etching
ferroelectric
pzt
layer
Prior art date
Application number
KR1020050098114A
Other languages
Korean (ko)
Inventor
김복수
이순구
정승우
Original Assignee
(주)리드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)리드 filed Critical (주)리드
Priority to KR1020050098114A priority Critical patent/KR100656945B1/en
Application granted granted Critical
Publication of KR100656945B1 publication Critical patent/KR100656945B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

A method for forming a capacitor is provided to improve largely etch selectivity on a noble metal layer to a ferroelectric layer and prevent damage of the noble metal layer by an etching including C4F8. An insulating layer is formed on an upper surface of a substrate. A noble metal layer is formed on an upper surface of the insulating layer. A ferroelectric layer is formed on an upper surface of the noble metal layer. The ferroelectric layer is patterned by an etch process. An etching gas used in the etch process includes C4F8. The ferroelectric layer is formed with a PZT layer. The noble layer is formed with Pt, Ir or IrO2.

Description

커패시터 형성 방법{METHOD FOR FORMING A CAPACITOR}Capacitor Formation Method {METHOD FOR FORMING A CAPACITOR}

도 1a 및 도 1b는 종래 기술에 따른 강유전체막의 식각 공정을 설명하기 위한 공정 단면도,1A and 1B are cross-sectional views illustrating a process of etching a ferroelectric film according to the prior art;

도 2a 및 도 2b는 본 발명에 따른 강유전체막의 식각 공정을 설명하기 위한 공정 단면도,2A and 2B are cross-sectional views illustrating a process of etching a ferroelectric film according to the present invention;

도 3a 및 도 3b는 식각 가스에 대한 강유전체막 대 귀금속막의 식각 선택비를 그래프로 나타낸 도면이다. 3A and 3B are graphs showing an etching selectivity ratio of a ferroelectric film to a noble metal film with respect to an etching gas.

♧ 도면의 주요부분에 대한 참조부호의 설명 ♧♧ explanation of the reference numerals for the main parts of the drawing.

10 : 절연막 20 : 백금막10: insulating film 20: platinum film

30 : PZT막 30p : PZT막 패턴30: PZT film 30p: PZT film pattern

40p : 포토레지스트 패턴40p: photoresist pattern

본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 강유전체 커패시터 를 갖는 반도체 장치의 제조 방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a method for manufacturing a semiconductor device having a ferroelectric capacitor.

강유전체 메모리 장치(FRAM:Ferroelectric Random Access Memory)는 비휘발성 메모리 장치의 일종으로 SBT((Sr,Bi)Ta2O9), PZT(Pb(Zr,Ti)O3) 등의 강유전체 물질을 커패시터 유전체로 사용한다. 강유전체 메모리 장치의 개발 초기에는 커패시터 유전체로서 주로 SBT막이 사용되었으나, 최근에는 SBT막보다 유전율이 높은 PZT막이 주로 사용된다. 강유전체 박막의 양쪽 대향면에 배치되는 전극은 주로 귀금속인 백금(Pt:platinum), 루테늄(Ru:ruthenium), 이리듐(Ir:iridium)이나 이들의 산화물이 사용된다. 강유전체 메모리 장치는 전원이 끊어진 상태에서도 데이터를 저장하는 장점이 있을 뿐만 아니라, 동작 속도 측면에서도 기존의 디램(DRAM:Dynamic Random Access Memory)에 필적하기 때문에 차세대 메모리 장치로 연구되고 있다.Ferroelectric random access memory (FRAM) is a type of nonvolatile memory device that uses a ferroelectric material such as SBT ((Sr, Bi) Ta 2 O 9 ) and PZT (Pb (Zr, Ti) O 3 ) as a capacitor dielectric material. Used as. In the early stages of development of ferroelectric memory devices, an SBT film was mainly used as a capacitor dielectric material, but recently, a PZT film having a higher dielectric constant than the SBT film is mainly used. As the electrodes disposed on both opposing surfaces of the ferroelectric thin film, platinum (Pt: platinum), ruthenium (Ru), iridium (Ir: iridium) or oxides thereof are mainly used. Ferroelectric memory devices not only have the advantage of storing data even when the power is cut off, but are also being studied as next-generation memory devices because they are comparable to conventional DRAM (DRAM) in terms of operation speed.

강유전체 박막을 형성하기 위한 공정 중 가장 핵심적인 공정이 식각공정 기술이다. 커패시터 유전체로서 강유전체 박막을 안정적으로 활용하기 위해서는 강유전체 박막의 식각특성을 확보해야 한다. 그 중에서도 특히 PZT막 식각시 식각 경사(profile angle)가 디자인룰(design rule)에 맞추어 어느 정도 유지되어야 한다. 그러나, PZT막은 기존의 실리콘산화물(SiO2)이나 알루미늄(Al) 박막과는 달리 식각 속도가 느리며, 식각을 위한 식각 장치 및 식각 가스에 대한 연구가 부족한 상태이다. The most critical process for forming ferroelectric thin film is etching process technology. In order to stably use the ferroelectric thin film as a capacitor dielectric, the etching characteristics of the ferroelectric thin film must be secured. Among them, in particular, the etching angle of the PZT film must be maintained to some extent in accordance with the design rule. However, unlike conventional silicon oxide (SiO 2 ) or aluminum (Al) thin films, the PZT film has a slow etching speed and lacks research on an etching apparatus and an etching gas for etching.

도 1a 및 도 1b는 종래 기술에 따른 강유전체막의 식각 방법을 설명하기 위 한 공정 단면도이다. 1A and 1B are cross-sectional views illustrating a method of etching a ferroelectric film according to the prior art.

도 1a 및 도 1b를 참조하면, 식각 장치 내에서 포토레지스트 패턴(4p)을 식각 마스크로 사용하여 PZT막(3)을 식각하여 PZT막 패턴(3p)이 형성된다. 이때, 식각 가스는 Cl2 및 CF4 등을 포함한다. 이와 같이 강유전체 커패시터를 패터닝하기 위하여 건식 식각법이 사용되는데, 강유전체막인 PZT막(3)이나 전극으로 사용되는 백금막(2) 등은 반응성이 매우 적어 식각 가스와의 화학반응에 의한 식각이 잘 일어나질 않는다. 따라서, PZT막(3) 등의 식각시에는 식각속도를 증가시키고 식각 잔류물들을 없애거나 그 양을 줄이기 위하여 반응성이 강한 Cl2를 과량으로 사용하게 된다. 이러한 경우에 식각 마스크로 사용되는 포토레지스트 패턴(4p)은 Cl2에 쉽게 공격을 받는다. 특히 측면으로도 쉽게 공격을 받기 때문에 마스크로 사용되는 포토레지스트 패턴(4p)의 측면경사가 90°이던 것이 그 이하로 감소하게 되며, 대부분의 경우에는 포토레지스트 패턴(4p)이 최초의 형태를 잃고 크기가 수직 방향 뿐 만 아니라 수평 방향으로 줄어들게 된다. 그 결과 패터닝되는 PZT막(3)의 식각 경사는 45°이상이 되지 못한다. 패턴의 크기가 작거나 패턴 사이의 간격이 짧은 경우 식각 경사는 더욱 줄어들어 패턴이 제대로 형성되지 못하고, 도 1b의 원 안에 도시된 바와 같이 마이크로 로딩(micro loading)현상이 발생할 수 있다.1A and 1B, a PZT film pattern 3p is formed by etching the PZT film 3 using the photoresist pattern 4p as an etching mask in the etching apparatus. At this time, the etching gas includes Cl 2 and CF 4 . In order to pattern the ferroelectric capacitors, a dry etching method is used. The PZT film 3, which is a ferroelectric film, and the platinum film 2, which is used as an electrode, have very low reactivity. Does not happen. Therefore, when etching the PZT film 3 or the like, the reactive Cl 2 is used in excess in order to increase the etching rate and to eliminate or reduce the amount of etching residues. In this case, the photoresist pattern 4p used as an etching mask is easily attacked by Cl 2 . In particular, since the side surface is easily attacked, the side slope of the photoresist pattern 4p used as a mask is reduced to 90 ° or less. In most cases, the photoresist pattern 4p loses its original shape. The size is reduced in the horizontal direction as well as in the vertical direction. As a result, the etching inclination of the patterned PZT film 3 does not become more than 45 degrees. When the size of the pattern is small or the interval between the patterns is short, the etching inclination is further reduced and the pattern is not formed properly, as shown in the circle of FIG. 1B, micro loading phenomenon may occur.

또한, 단차가 깊은 부위의 PZT막을 제거하기 위해서는 과도 식각을 해야 하는데, 이때 PZT막과 하부 막질과의 식각 선택비가 나쁘면 장시간의 과도 식각에 의해 하부 막질이 손상된다. 즉, 종래의 식각 가스는 백금막과 PZT막에 대해서 거의 동일한 식각율을 가지므로 PZT막의 식각 공정에서 하부에 존재하는 백금막이 상당량 식각되었다. 이로 인해서 하부 막질의 두께가 불균일한 현상이 발생하는 등의 문제점이 있었다.In addition, in order to remove the PZT film in the deep stepped portion, excessive etching is required. At this time, if the etching selectivity between the PZT film and the lower film quality is bad, the lower film quality is damaged by the long time excessive etching. That is, since the conventional etching gas has almost the same etching rate with respect to the platinum film and the PZT film, a considerable amount of the platinum film present in the lower portion was etched in the etching process of the PZT film. As a result, there is a problem such as a phenomenon that the thickness of the lower film quality is uneven.

이러한 문제를 해결하기 위해 식각 마스크로 포토레지스트 대신에 하드 마스크(hard mask)를 사용할 수 있지만, 이 경우에는 후속 공정시 하드 마스크를 제거하는데 어려움이 있었다.In order to solve this problem, a hard mask may be used instead of the photoresist as an etching mask, but in this case, it is difficult to remove the hard mask in a subsequent process.

본 발명은 이상에서 언급한 상황을 고려하여 제안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 마이크로 로딩 현상이 발생하지 않는 강유전체막 패턴을 형성할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.The present invention has been proposed in consideration of the above-mentioned situation, and a technical problem to be achieved by the present invention is to provide a method for manufacturing a semiconductor device capable of forming a ferroelectric film pattern in which micro loading phenomenon does not occur.

본 발명이 이루고자 하는 다른 기술적 과제는 하부 막질의 손상없이 강유전체막 패턴을 형성할 수 있는 반도체 장치의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing a semiconductor device capable of forming a ferroelectric film pattern without damaging a lower film quality.

상기한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 제조 방법은 강유전체막과 귀금속막이 구비된 커패시터를 형성하는 것을 포함한다. 이 방법의 일 실시예에서 상기 강유전체막의 식각 가스는 C4F8을 포함한다.A method of manufacturing a semiconductor device according to the present invention for achieving the above technical problem includes forming a capacitor having a ferroelectric film and a noble metal film. In one embodiment of the method, the etching gas of the ferroelectric film includes C 4 F 8 .

본 발명에 의하면, 강유전체막의 식각 가스에 C4F8가 포함됨으로써, 강유전 체막 대 귀금속막의 식각 선택비가 크게 향상되어 강유전체막 식각시 하부 막질인 귀금속막이 손상되지 않는다. According to the present invention, by including C 4 F 8 in the etching gas of the ferroelectric film, the etching selectivity of the ferroelectric film and the noble metal film is greatly improved, so that the lower metal noble metal film is not damaged when the ferroelectric film is etched.

상기 강유전체막은 PZT막으로 형성될 수 있으며, 상기 귀금속막은 상기 커패시터의 하부 전극을 구성하며, 백금(Pt), 이리듐(Ir), 또는 산화 이리듐(IrO2)으로 형성될 수 있다.The ferroelectric film may be formed of a PZT film, and the noble metal film may form a lower electrode of the capacitor, and may be formed of platinum (Pt), iridium (Ir), or iridium oxide (IrO 2 ).

상기 강유전체막의 식각 마스크는 포토레지스트일 수 있다.The etching mask of the ferroelectric film may be a photoresist.

상기 식각 가스는 상기 강유전체막 대 상기 금속막의 식각 선택배가 4:1 이상일 수 있으며, 상기 식각 가스는 Cl2, BCl3, 또는 Ar을 더 포함할 수 있다.The etching gas may have an etching select multiple of the ferroelectric layer and the metal layer of about 4: 1 or more, and the etching gas may further include Cl 2 , BCl 3 , or Ar.

상기 방법의 다른 실시예에서 상기 강유전체막의 식각 가스는 BCl3 및 CF4를 포함한다. 이 실시예에서 상기 귀금속막은 상기 커패시터의 하부 전극을 구성하며, 이리듐으로 형성된다. In another embodiment of the method, the etching gas of the ferroelectric film includes BCl 3 and CF 4 . In this embodiment, the noble metal film constitutes the lower electrode of the capacitor and is formed of iridium.

상기 강유전체막은 PZT막일 수 있다.The ferroelectric film may be a PZT film.

이하에서는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상 이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the invention to those skilled in the art.

도면들에 있어서, 막의 두께 등은 명확성을 기하기 위하여 과장되게 표현될 수 있다. 또한, 막과 막 사이에 다른 막이 개재될 수도 있다. In the drawings, the thickness of the film and the like may be exaggerated for clarity. In addition, another film may be interposed between the film and the film.

명세서 전체에 걸쳐서 동일한 참조부호로 표시된 부분들은 동일한 구성요소들을 나타낸다.The same reference numerals throughout the specification represent the same components.

도 2a 및 도 2b는 본 발명에 따른 강유전체막의 식각 공정을 설명하기 위한 공정 단면도이다.2A and 2B are cross-sectional views illustrating a process of etching an ferroelectric film according to the present invention.

도 2a를 참조하면, 소정의 하부층 공정을 마치고 평탄화된 층간절연막(10) 상에 백금막(20)이 증착된다. 이때, 백금막(20)과 층간절연막(10) 사이에 백금막(20)의 접착력 향상을 위한 물질막(미도시)과 확산 방지막(미도시) 등이 함께 증착될 수 있다. 백금막(20) 상에 PZT막(30)을 증착되고, PZT막(30) 상에 포토레지스트 패턴(40p)이 형성된다.Referring to FIG. 2A, the platinum film 20 is deposited on the planarized interlayer insulating film 10 after completing a predetermined lower layer process. In this case, a material film (not shown) and a diffusion barrier layer (not shown) may be deposited between the platinum film 20 and the interlayer insulating film 10 to improve the adhesion of the platinum film 20. The PZT film 30 is deposited on the platinum film 20, and the photoresist pattern 40p is formed on the PZT film 30.

도 2b를 참조하면, 고밀도 플라즈마를 발생하는 식각 장치 내에서 포토레지스트 패턴(40p)을 식각 마스크로 사용하여 PZT막(30)이 식각된다. 이때, 식각은 건식 식각으로 식각 가스는 Cl2, BCl3, Ar, C4F8를 포함한다. 각 식각 가스의 유량은 Cl2이 50sccm 이하, BCl3이 50sccm 이하, Ar이 100sccm 이하, C4F8이 5~50sccm이다. 식각 장치의 소오스 전원(source power)은 500~1800W이고, 바이어스 전원(bias power)은 300~800W이다. 그리고, 식각 장치 내 압력은 1~7mTorr이다.Referring to FIG. 2B, the PZT layer 30 is etched using the photoresist pattern 40p as an etching mask in an etching apparatus generating high density plasma. In this case, the etching is a dry etching, the etching gas includes Cl 2 , BCl 3 , Ar, C 4 F 8 . The flow rate of each etching gas is 50 sccm or less of Cl 2 , 50 sccm or less of BCl 3 , 100 sccm or less of Ar, and 5 to 50 sccm of C 4 F 8 . The source power of the etching apparatus is 500-1800W, and the bias power is 300-800W. The pressure in the etching apparatus is 1 to 7 mTorr.

다시 도 1b와 도 2b를 참조하면, C4F8을 포함하지 않는 종래의 식각 가스에 의해 PZT막(3)이 식각될 때에는 PZT막 패턴(3p)의 크기가 작거나 PZT막 패턴(3p) 사이의 간격이 짧은 경우, 식각 속도(etching rate)가 감소하고 식각 경사가 줄어들어 PZT막 패턴(3p)이 제대로 형성되지 못하였다. 그러나, 본 발명의 일 실시예에서처럼 C4F8을 포함하는 식각 가스를 사용하는 경우 패턴의 크기나 패턴 사이의 간격에 상관없이 식각 속도가 일정하게 유지되고, 식각 경사가 일정한 PZT막 패턴(30p)이 형성된다. 이는 C4F8에 의해 Cl2가 포토레지스트 패턴(40p)을 공격하는 것이 완화되어서 본 발명에 따른 포토레지스트 패턴(도 2b의 40p)이 종래 기술에 따른 포토레지스트 패턴(도 1b의 4p)보다 원형에 가깝게 그 형상이 유지되기 때문이다.Referring again to FIGS. 1B and 2B, when the PZT film 3 is etched by a conventional etching gas containing no C 4 F 8 , the size of the PZT film pattern 3p is small or the PZT film pattern 3p is used. In the case of short intervals, the etching rate was decreased and the etching slope was reduced, so that the PZT film pattern 3p was not formed properly. However, when using an etching gas containing C 4 F 8 as in one embodiment of the present invention, regardless of the size of the pattern or the gap between the patterns, the etching speed is kept constant and the etching slope is constant PZT film pattern (30p) ) Is formed. This is mitigated by C 4 F 8 that Cl 2 attacks the photoresist pattern 40p so that the photoresist pattern (40p of FIG. 2B) according to the present invention is better than the photoresist pattern (4p of FIG. 1B) according to the prior art. This is because the shape is maintained close to the circle.

뿐만 아니라. 본 발명에 따른 식각 가스는 PZT막(30) 대 백금막(20)의 식각 선택비가 4:1 이상으로 PZT막(30)을 식각하여 PZT막 패턴(30p)이 형성될 때, 하부 막질인 백금막(20)은 식각 손상을 받지 않는다.As well as. In the etching gas according to the present invention, when the PZT film 30 is formed by etching the PZT film 30 with an etching selectivity of 4: 1 or more of the PZT film 30 to the platinum film 20, platinum is a lower film quality. The film 20 is not etched.

도 3a 및 도 3b는 식각 가스에 대한 강유전체막 대 귀금속막의 식각 선택비를 그래프로 나타낸 도면이다. 도 3a는 PZT막 대 백금막의 식각 선택비를 나타내고, 도 3b는 PZT막 대 이리듐막의 식각 선택비를 나타낸다. 3A and 3B are graphs showing an etching selectivity ratio of a ferroelectric film to a noble metal film with respect to an etching gas. FIG. 3A shows the etching selectivity ratio of the PZT film to the platinum film, and FIG. 3B shows the etching selectivity ratio of the PZT film to the iridium film.

도 3a를 참조하면, 가로축은 공정 압력을 나타내고 세로축은 PZT막 대 백금막의 식각 선택비를 나타낸다. 즉, 서로 다른 4종류의 식각 가스를 사용하여 PZT막을 식각할 경우 하부 막질인 백금막에 대한 PZT막의 식각 선택비가 4개의 라인으 로 도시된다. Referring to FIG. 3A, the horizontal axis represents the process pressure and the vertical axis represents the etching selectivity ratio of the PZT film to the platinum film. That is, when the PZT film is etched using four different etching gases, the etching selectivity ratio of the PZT film to the platinum film, which is a lower film quality, is illustrated by four lines.

각 라인에 해당하는 식각 가스를 살펴보면, ①번 라인의 식각 가스는 Ar, Cl2, 및 CF4로 구성되고, ②번 라인의 식각 가스는 Cl2 및 CF4를로 구성되고, ③번 라인의 식각 가스는 BCl3 및 CF4로 구성되며, ④번 라인의 식각 가스는 BCl3 및 C4F8로 구성된다. Looking at the etching gas corresponding to each line, the etching gas of line ① is composed of Ar, Cl 2 , and CF 4 , the etching gas of line ② is composed of Cl 2 and CF 4 , the line of line ③ The etching gas is composed of BCl 3 and CF 4 , the etching gas of line ④ is composed of BCl 3 and C 4 F 8 .

Ar, Cl2, BCl3 및 CF4 등의 조합으로 구성되는 ① 내지 ③번 라인의 식각 가스는 4:1 이상의 식각 선택비를 확보하기가 어려웠으나, C4F8를 포함하는 ④번 라인의 식각 가스는 4:1을 넘어 7.5:1 이상의 식각 선택비를 확보할 수 있었다.The etching gas of lines ① to ③ composed of a combination of Ar, Cl 2 , BCl 3, and CF 4 was difficult to secure an etch selectivity of 4: 1 or more, but it was difficult to obtain an etching selectivity of line ④ including C 4 F 8 . The etching gas was able to secure an etching selectivity of 7.5: 1 or more beyond 4: 1.

④번 라인이 나타내는 식각 가스의 유량을 살펴보면, BCl3이 50sccm 이하이고, C4F8이 5~50sccm이다. 이때, 공정 압력은 5~30mTorr이고, 소오스 전원과 바이어스 전원은 각각 500~1800W와 100~300W이다.Looking at the flow rate of the etching gas represented by the line ④, BCl 3 is 50sccm or less, C 4 F 8 is 5 ~ 50sccm. At this time, the process pressure is 5 ~ 30mTorr, the source power supply and the bias power supply is 500 ~ 1800W and 100 ~ 300W, respectively.

도 3b를 참조하면, 백금막에 대한 공정 조건과 동일한 조건으로 이리듐막에 대하여 실험을 한 결과를 나타낸다. 가로축은 공정 압력을 나타내고 세로축은 PZT막 대 이리듐막의 식각 선택비를 나타낸다. 도 3a와 같이, 서로 다른 4종류의 식각 가스를 사용하여 PZT막을 식각할 경우 하부 막질인 이리듐막에 대한 PZT막의 식각 선택비가 4개의 라인으로 도시된다. 또한, 각 라인에 해당하는 식각 가스도 도 3a의 4개의 라인에 해당하는 식각 가스와 동일하다.Referring to FIG. 3B, the results of the experiment on the iridium film under the same conditions as those of the platinum film are shown. The horizontal axis represents the process pressure and the vertical axis represents the etching selectivity ratio of the PZT film to the iridium film. As shown in FIG. 3A, when the PZT film is etched using four different etching gases, the etching selectivity ratio of the PZT film with respect to the lower iridium film is illustrated by four lines. In addition, the etching gas corresponding to each line is also the same as the etching gas corresponding to the four lines of FIG. 3A.

다만, 식각 선택비에서 백금막과 약간 상이한 결과를 나타낸다. ④번 라인 의 식각 가스가 12:1 이상의 큰 식각 선택비를 가질 뿐만 아니라, BCl3 및 CF4로 구성되는 ③번 라인의 식각 가스도 4:1 이상의 식각 선택비를 확보할 수 있었다. 특히, 공정 압력이 25mTorr에서는 9:1 이상의 큰 식각 선택비를 가질 수 있었다.However, the etching selectivity is slightly different from the platinum film. Not only did the etching gas of line ④ have a large etching selectivity of 12: 1 or more, but also the etching gas of line ③ consisting of BCl 3 and CF 4 could obtain an etching selectivity of 4: 1 or more. In particular, the process pressure of 25mTorr could have a large etching selectivity of 9: 1 or more.

한편, 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 상기 실시예에서는 강유전체막과 귀금속막을 각각 PZT막과 백금막으로 하여 설명하였으나, 이에 한정하여서는 안 되며, 다른 강유전체막과 귀금속막에 대해서도 적용이 가능하다. On the other hand, in the detailed description of the present invention has been described with respect to specific embodiments, various modifications are of course possible without departing from the scope of the invention. In the above embodiment, the ferroelectric film and the noble metal film are described as PZT and platinum films, respectively, but the present invention is not limited thereto. The ferroelectric film and the noble metal film may be applied to other ferroelectric films and the noble metal film.

그러므로, 본 발명의 범위는 상술한 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.Therefore, the scope of the present invention should not be limited to the above-described embodiments, but should be defined not only by the claims below but also by the equivalents of the claims of the present invention.

상술한 본 발명에 의하면, C4F8를 포함하는 식각 가스에 대하여 강유전체막 대 귀금속막의 식각 선택비를 크게 향상시킬 수 있어 강유전체막 식각시 하부 막질인 귀금속막이 손상을 받지 않는다. According to the present invention described above, the etching selectivity of the ferroelectric film to the noble metal film can be greatly improved with respect to the etching gas containing C 4 F 8 so that the noble metal film, which is a lower film quality, is not damaged during the etching of the ferroelectric film.

본 발명에 있어서, 강유전체막 식각시 포토레지스트를 식각 마스크로 사용할 수 있으며, 미세 패턴을 형성하는 경우에 있어서도 마이크로 로딩 현상이 발생하지 않는다. 또한, 패턴의 크기에 상관없이 강유전체막 패턴은 그 식각 경사가 일정하게 형성된다.In the present invention, a photoresist may be used as an etching mask when the ferroelectric film is etched, and micro-loading does not occur even when a fine pattern is formed. In addition, regardless of the size of the pattern, the etching slope of the ferroelectric film pattern is formed constant.

Claims (9)

기판 상에 절연막을 형성하는 단계;Forming an insulating film on the substrate; 상기 절연막 상에 귀금속막을 형성하는 단계;Forming a noble metal film on the insulating film; 상기 귀금속막 상에 강유전체막을 형성하는 단계; 및Forming a ferroelectric film on the noble metal film; And 식각 공정을 수행하여 상기 강유전체막을 패터닝하는 단계를 포함하며,Patterning the ferroelectric layer by performing an etching process; 상기 식각 공정에서 사용되는 식각 가스는 C4F8을 포함하는 커패시터 형성 방법.The etching gas used in the etching process includes a C 4 F 8 . 제 1 항에 있어서,The method of claim 1, 상기 강유전체막은 PZT막인 것을 특징으로 하는 커패시터 형성 방법.And the ferroelectric film is a PZT film. 제 1 항에 있어서,The method of claim 1, 상기 귀금속막은 백금(Pt), 이리듐(Ir), 또는 산화 이리듐(IrO2)으로 형성되는 것을 특징으로 하는 커패시터 형성 방법.And the noble metal layer is formed of platinum (Pt), iridium (Ir), or iridium oxide (IrO 2 ). 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 3, 상기 강유전체막의 식각 마스크는 포토레지스트인 것을 특징으로 하는 커패시터 형성 방법.And the etching mask of the ferroelectric layer is a photoresist. 제 4 항에 있어서,The method of claim 4, wherein 상기 식각 가스는 상기 강유전체막 대 상기 귀금속막의 식각 선택비가 4:1 이상인 것을 특징으로 하는 커패시터 형성 방법. And wherein the etching gas has an etching selectivity of 4: 1 or more of the ferroelectric layer to the noble metal layer. 제 4 항에 있어서,The method of claim 4, wherein 상기 식각 가스는 BCl3를 더 포함하는 것을 특징으로 하는 커패시터 형성 방법.Wherein the etching gas further comprises BCl 3 . 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 식각가스는 Cl2, BCl3, 및 Ar을 더 포함하는 것을 특징으로 하는 커패시터 형성 방법.The etching gas further comprises Cl 2 , BCl 3 , and Ar. 기판 상에 절연막을 형성하는 단계;Forming an insulating film on the substrate; 상기 절연막 상에 이리듐막을 형성하는 단계;Forming an iridium film on the insulating film; 상기 이리듐막 상에 강유전체막을 형성하는 단계; 및Forming a ferroelectric film on the iridium film; And 식각 공정을 수행하여 상기 강유전체막을 패터닝하는 단계를 포함하며,Patterning the ferroelectric layer by performing an etching process; 상기 식각 공정에서 사용되는 식각 가스는 BCl3 및 C4F8을 포함하는 커패시터 형성 방법.The etching gas used in the etching process includes a BCl 3 and C 4 F 8 . 제 8 항에 있어서,The method of claim 8, 상기 강유전체막은 PZT막인 것을 특징으로 하는 커패시터 형성 방법.And the ferroelectric film is a PZT film.
KR1020050098114A 2005-10-18 2005-10-18 Method for forming a capacitor KR100656945B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050098114A KR100656945B1 (en) 2005-10-18 2005-10-18 Method for forming a capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050098114A KR100656945B1 (en) 2005-10-18 2005-10-18 Method for forming a capacitor

Publications (1)

Publication Number Publication Date
KR100656945B1 true KR100656945B1 (en) 2006-12-13

Family

ID=37733142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050098114A KR100656945B1 (en) 2005-10-18 2005-10-18 Method for forming a capacitor

Country Status (1)

Country Link
KR (1) KR100656945B1 (en)

Similar Documents

Publication Publication Date Title
US6054391A (en) Method for etching a platinum layer in a semiconductor device
JP3101685B2 (en) Method of forming structure using re-deposition
KR20020093049A (en) Method of patterning lead zirconium titanate and barium strontium titanate
KR100656945B1 (en) Method for forming a capacitor
US6764896B2 (en) Semiconductor manufacturing method including patterning a capacitor lower electrode by chemical etching
US6790678B2 (en) Method for forming capacitor of ferroelectric random access memory
JP2005108876A (en) Semiconductor device and its manufacturing process
US20040150923A1 (en) Hardmask with high selectivity for Ir barriers for ferroelectic capacitor manufacturing
US7015049B2 (en) Fence-free etching of iridium barrier having a steep taper angle
KR20060001362A (en) Capacitor of semiconudctor device and method of manufacturing the same
KR100329759B1 (en) Method for forming ferroelectric capacitor
KR100798789B1 (en) Method for fabricating semiconductor device
US6825116B2 (en) Method for removing structures
KR100321721B1 (en) Ferroelectric Capacitor Manufacturing Method for Etching Ferroelectric Film and Electrode Double Film Simultaneously
KR20030054028A (en) Method for fabricating semiconductor device
KR100321695B1 (en) A method for fabricating ferroelectric capacitor in semiconductor device
KR100321703B1 (en) A method for fabricating ferroelectric capacitor in semiconductor device
JP2003282839A (en) Method of manufacturing ferroelectric memory device
KR100333660B1 (en) Method for forming ferroelectric capacitor
KR20010004293A (en) Method for forming ferroelectric capacitor capable of preventing short between top and bottom electrode
KR100772530B1 (en) Method for forming concave capacitor in semiconductor device
KR100333668B1 (en) Method for etching platinum and rhodium alloy and method for forming capacitor using the same
KR100265831B1 (en) A etching method of TiO2 layer in semiconductor devices
US20050023582A1 (en) Fabrication of a feram capacitor using a noble metal hardmask
KR20030054310A (en) Method for fabricating capacitor in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130306

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141208

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151207

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170106

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee