KR100656281B1 - 디이이디 방식을 이용한 반도체소자의 갭필 방법 - Google Patents

디이이디 방식을 이용한 반도체소자의 갭필 방법 Download PDF

Info

Publication number
KR100656281B1
KR100656281B1 KR1020040086879A KR20040086879A KR100656281B1 KR 100656281 B1 KR100656281 B1 KR 100656281B1 KR 1020040086879 A KR1020040086879 A KR 1020040086879A KR 20040086879 A KR20040086879 A KR 20040086879A KR 100656281 B1 KR100656281 B1 KR 100656281B1
Authority
KR
South Korea
Prior art keywords
etching
gap
hdp oxide
gap fill
semiconductor device
Prior art date
Application number
KR1020040086879A
Other languages
English (en)
Other versions
KR20060037823A (ko
Inventor
김재홍
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040086879A priority Critical patent/KR100656281B1/ko
Publication of KR20060037823A publication Critical patent/KR20060037823A/ko
Application granted granted Critical
Publication of KR100656281B1 publication Critical patent/KR100656281B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 DED(Deposition Etch Deposition) 방식을 이용한 갭필 공정시에 부족한 식각량으로 인해 초래되는 보이드나 과도한 식각량으로 인해 초래되는 하부막의 손상을 방지할 수 있는 반도체소자의 갭필 방법을 제공하기 위한 것으로, 본 발명의 반도체소자의 갭필 방법은 반도체 기판에 갭이 구비된 패턴을 형성하는 단계, 상기 패턴 상에 제1HDP산화막을 증착하여 상기 갭을 일부 갭필하는 단계, 상기 제1HDP산화막을 두 번에 걸쳐 부분적으로 식각하여 상기 갭의 갭필입구를 넓히면서 높이가 낮아진 제1HDP산화막을 잔류시키는 단계, 및 상기 잔류시킨 제1HDP산화막 상에 상기 갭을 완전히 갭필하도록 제2HDP산화막을 증착하는 단계를 포함하고, 위와 같이 본 발명은 DEED(Deposition Etch Etch Deposition) 방식을 이용하여 갭필공정을 진행하므로써 ED 방식의 갭필마진 부족을 개선하여 보이드없이 갭필할 수 있는 효과가 있다.
HDP, 갭필, 보이드, DED, DEED

Description

디이이디 방식을 이용한 반도체소자의 갭필 방법{METHOD FOR GAPFILLING IN SEMICONDUCTOR DEVICE USING DEPOSITION-ETCH-ETCH-DEPOSITION}
도 1a 내지 도 1c는 종래기술에 따른 DED 방식을 이용한 트렌치 매립 방법을 도시한 도면,
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체소자의 트렌치 갭필 방법을 도시한 공정 단면도,
도 3은 본 발명의 실시예에 따른 제1HDP USG의 높이, 바닥 두께 및 넓이를 정량화한 도면.
* 도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 패드산화막
23 : 패드질화막 24 : 트렌치
25 : 측벽산화막 26 : 라이너질화막
27 : 라이너산화막 28, 28a, 28b : 제1HDP USG
29 : 제2HDP USG
본 발명은 반도체 제조 기술에 관한 것으로, 특히 반도체소자의 갭필 방법에 관한 것이다.
반도체 소자가 고집적화되면서 디자인 룰(design rule)이 점점 작아지고 있다. 특히, 소자분리공정(Isolation) 중의 하나인 STI(Shallow Trench Isolation) 공정시에 트렌치를 매립하는 경우에 있어서 점점 작아지는 CD(Critical Demension)로 인해 트렌치의 종횡비(aspect ratio)가 점점 커지고 있다. 이러한 높은 종횡비를 갖는 트렌치를 채우기 위한 다양한 갭필(gap-fill) 방법들과 물질들이 제안되고 있다.
일반적으로 갭필에 사용되는 물질은 BPSG(Boron Phosphorus Silicate Glass), O3-TEOS USG(Tetra Ethyl Ortho Silicate Undoped Silicate Glass), 고밀도플라즈마산화막(HDP oxide) 등이 있다. 그러나, BPSG는 800℃ 이상의 고온 리플로우(reflow) 공정이 필요하며 습식 식각시 식각량이 많아서 작은 트렌치를 갭필하기에는 부적합하다. 그리고, O3-TEOS USG은 BPSG보다 적은 열부담(thermal budget)을 갖지만 갭필 특성이 불량하여 고집적 반도체 소자에는 적용할 수 없다.
이러한 문제점을 해결하기 위해 도입된 것이 적은 열부담과 우수한 갭필 특성을 갖는 고밀도플라즈마산화막(이하, 'HDP 산화막'이라고 약칭)이다. 이때, HDP 산화막은 주로 언도우프드 실리콘산화막(Undoped silicon oxide), 즉, HDP USG(High Density Plasma Undoped Silicate Glass)이다.
상기한 HDP USG는 주로 헬륨베이스(He-base) HDP USG을 이용하는데, 헬륨베이스 HDP USG은 트렌치 갭필에 한계가 있다. 이는 셀크기 감소 및 소자분리 높이가 증가함에 따라 종횡비(Aspect ratio)가 높아지기 때문이다.
헬륨 가스를 이용한 트렌치 갭필 방법으로는 종횡비 기준 4∼5:1 수준까지 가능하나, 향후 80nm급 고집적 소자에서는 종횡비가 7:1 이상이 요구되므로 갭필 한계에 도달하여 어려움이 있다.
그리고, 헬륨베이스 HDP USG은 증착 특성상 트렌치 입구에 오버행(Over hang)이 형성되어 갭필이 불완전하게 되어 보이드(void)를 형성시키는 문제가 있다.
이러한 트렌치 갭필의 어려움을 해결하기 위해 식각 기능이 있는 NF3 가스를 이용한 DED(Deposition-Etch-Deposition) 방식이 제안되었다.
도 1a 내지 도 1c는 종래기술에 따른 DED 방식을 이용한 트렌치 매립 방법을 도시한 도면이다.
먼저, 도 1a에 도시된 바와 같이, 실리콘기판(11) 상에 패드산화막(12)과 패드질화막(13)의 순서로 적층된 패드패턴을 형성한 후, 패드질화막(13)을 하드마스크로 실리콘기판(11)을 소정 깊이로 식각하여 트렌치(14)를 형성한다.
이어서, 트렌치(14)의 바닥 및 측벽에 측벽산화막(15)을 형성한 후, 전면에 라이너질화막(16)과 라이너산화막(17)을 차례로 증착한다.
다음으로, 고밀도플라즈마장비에서 제1HDP USG(18)을 증착하여 트렌치(14)를 일부 갭필한다.
도 1b에 도시된 바와 같이, 세정 가스(Cleaning gas)로 사용되어 왔던 NF3 가스를 흘려주어 증착된 제1HDP USG(18)을 일부 식각해주므로써 제1HDP USG(18)의 형상을 후속 트렌치(14) 갭필에 용이한 형상으로 만든다. 따라서, NF3 가스에 의해 후속 트렌치(14) 매립에 용이한 형상을 갖는 제1HDP USG(18a)이 잔류한다.
이후, 도 1c에 도시된 바와 같이, 제1HDP USG(18a)을 포함한 전면에 제2HDP USG(19)을 증착하여 트렌치(14)를 완전히 갭필한다.
상기와 같은 DED 방식을 이용한 트렌치 갭필 공정(DED HDP USG)은 헬륨베이스 HDP USG에 비해 보이드 발생 정도가 감소하는 효과가 있으나, 여전히 보이드가 발생되는 것을 피할 수 없다.
도 1b 및 도 1c를 참조하면, 종래기술은 NF3 가스를 이용한 식각 공정시, NF3가 갖는 고유식각특성(화학적식각 또는 등방성식각)에 의해 제1HDP USG(18)의 측면만을 식각하는 특성을 보여, 여전히 제1HDP USG(18)의 높이를 낮추지 못하는 실정이다. 즉, 제1HDP USG(18) 증착후 트렌치(14)의 입구를 'W1'에서 'W2'로 넓힐 수는 있으나, 제1HDP USG(18)의 높이는 여전히 최초 증착시의 높이 'H1'을 유지한다.
위와 같이, 높이가 감소되지 않는 상태, 특히 첨점을 갖는 식각량 부족 상태에서 후속으로 제2HDP USG(19)를 증착하는 경우, 스텝커버리지 마진이 부족하여 보 이드(도 1c의 'v' 참조)가 발생하게 된다.
더욱이, 보이드 발생 정도가 웨이퍼내 위치별(탑, 센터, 바텀)로 다르고, 진행되는 웨이퍼 수에 따라 다르게 나타나는 문제가 있다.
그리고, 종래기술은 제2HDP USG의 갭필을 용이하게 진행하기 위해 제1HDP USG의 식각량을 과도하게 가져가면, 라이너산화막과 라이너질화막이 손실되는 문제가 있다.
결국, 종래기술은 DED 방식의 식각공정에서 식각되는 타겟을 어떻게 설정하느냐가 매우 중요한 변수로 작용한다. 그러나, 공정 조건상에서 최적의 타겟을 설정하였다 하더라도 식각공정이 매우 불안정하고, 80nm급 소자에서 거의 갭필마진 한계에 도달하였기 때문에 보이드가 발생하거나 라이너산화막과 라이너질화막이 손실되는 것을 피할 수 없다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, DED 방식을 이용한 갭필 공정시에 부족한 식각량으로 인해 초래되는 보이드나 과도한 식각량으로 인해 초래되는 하부막의 손상을 방지할 수 있는 반도체소자의 갭필 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체소자의 갭필 방법은 반도체 기 판에 갭이 구비된 패턴을 형성하는 단계, 상기 패턴 상에 제1HDP산화막을 증착하여 상기 갭을 일부 갭필하는 단계, 상기 제1HDP산화막을 두 번에 걸쳐 부분적으로 식각하여 상기 갭의 갭필입구를 넓히면서 높이가 낮아진 제1HDP산화막을 잔류시키는 단계, 및 상기 잔류시킨 제1HDP산화막 상에 상기 갭을 완전히 갭필하도록 제2HDP산화막을 증착하는 단계를 포함하는 것을 특징으로 하고, 상기 제1HDP산화막의 두 번에 걸친 식각은 상기 갭의 입구를 넓히도록 상기 제1HDP산화막을 1차 식각하는 단계, 및 상기 제1HDP산화막의 높이를 낮추도록 상기 1차 식각된 제1HDP산화막을 2차 식각하는 단계를 포함하는 것을 특징으로 하며, 상기 1차 식각은 화학적식각을 수반하는 가스를 이용하여 진행하고, 상기 2차 식각은 물리적스퍼터링을 수반하는 가스와 화학적식각을 수반하는 가스를 혼합하여 진행하는 것을 특징으로 하며, 상기 1차 식각은 NF3를 이용하고, 상기 2차 식각은 NF3와 O2의 혼합가스를 이용하는 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 갭필 방법은 반도체 기판 내에 트렌치를 형성하는 단계, 상기 반도체 기판 상에 제1HDP산화막을 증착하여 상기 트렌치를 일부 갭필하는 단계, 상기 트렌치의 갭필 입구를 넓히도록 상기 제1HDP산화막을 1차 인시튜 식각하는 단계, 상기 제1HDP산화막의 높이를 낮추도록 상기 1차 인시튜 식각된 제1HDP산화막을 2차 인시튜 식각하는 단계, 및 상기 2차 식각된 제1HDP산화막 상에 상기 트렌치를 완전히 갭필하도록 제2HDP산화막을 증착하는 단계를 포함하는 것을 특징으로 하며, 상기 1차 인시튜 식각은 NF3를 메인가스로 이용하여 진행하는 것을 특징으로 하고, 상기 2차 인시튜 식각은 NF3, He 및 O2를 혼합하여 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
후술하는 본 발명은 종횡비가 큰 갭을 DED 방식을 이용하여 HDP USG로 갭필할 때, DED 방식의 식각공정을 두 단계로 나누어 진행하는 DEED(Deposition-Etch-Etch-Deposition) 방식을 제안한다.
나중에 자세히 설명하겠지만, DEED 방식은 제1HDP USG 증착 공정, NF3를 이용한 1차 인시튜 식각 공정, NF3와 O2를 이용한 2차 인시튜 식각 공정, 제2HDP USG 증착 공정으로 구성된다. 여기서, 1차 인시튜 식각 공정은 NF3가 가지고 있는 화학적 성질을 이용한 화학적 식각이고, 2차 인시튜 식각 공정은 NF3에 의한 화학적식각과 O2가 갖고 있는 물리적스퍼터링을 이용한 식각이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 반도체소자의 트렌치 갭필 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 반도체 기판(21) 상에 패드산화막(22)과 패드질화막(23)을 차례로 형성한 후, 패드질화막(23) 상에 감광막을 도포하고 노광 및 현상하여 소자분리영역을 정의하는 ISO 마스크(도시 생략)를 형성한다.
이어서, ISO 마스크를 식각배리어로 패드질화막(23)과 패드산화막(22)을 식각하여 반도체 기판(21) 표면을 노출시킨다. 다음에, ISO 마스크를 제거한 후, 패드질화막(23)을 하드마스크로 이용하여 반도체 기판(21)을 소정 깊이로 식각하여 트렌치(24)를 형성한다.
다음에, 트렌치(24) 식각시 발생된 손상을 제거하기 위해 측벽산화(Wall oxidation)를 실시하여 트렌치(24)의 바닥 및 측벽에 측벽산화막(25)을 형성한다.
다음으로, 측벽산화막(25)이 형성된 트렌치(24)를 포함한 전면에 라이너질화막(Liner nitride, 26)과 라이너산화막(Liner oxide, 27)을 차례로 형성한다. 이때, 라이너질화막(26)은 반도체 기판(21)이 받는 스트레스를 완화시켜 리프레시 특성을 개선하기 위한 것이며, 라이너산화막(27)은 후속 HDP 공정시 라이너질화막(26)이 산화 및 식각되는 것을 방지하기 위한 것이다.
위와 같은 라이너산화막(27)까지 증착된 후 트렌치(24)의 종횡비는 5:1 이상이 되고, 이러한 높은 종횡비를 갖는 트렌치(24)를 매립하기 위해 고밀도플라즈마방식(HDP)의 산화막을 증착하여 트렌치(24)를 매립한다. 예를 들어, 라이너산화막(27)이 형성된 반도체 기판(21)을 고밀도플라즈마증착 챔버로 이송시킨 후, 트렌치(24)를 매립하는 HDP USG를 증착한다. 잘 알려진 바와 같이, 고밀도플라즈마방식의 증착 공정은 스퍼터(sputter) 식각과 산화막 증착(Deposition)이 동시에 수행되어 갭필 특성이 우수하다. 따라서, 스퍼터식각을 발생시키는 비활성 가스로 아르곤(Ar) 또는 헬륨(He)을 이용하며, 산화막 증착 가스로 실레인(SiH4)과 산소(O2) 가스 를 이용한다.
이하, HDP USG 증착은 DEED 방식을 이용한다.
먼저, DEED 방식의 첫번째 단계(Deposition)인 제1HDP USG 증착 공정을 진행한다.
도 2b에 도시된 바와 같이, 트렌치(24)를 일부 매립하는 제1HDP USG(28)을 증착한다. 이때, 증착 가스는 실레인(SiH4), 산소(O2) 및 헬륨(He)을 혼합하여 사용하고, 이웃한 제1HDP USG(28)의 첨점들이 서로 붙지 않는 증착두께 범위내에서 제1HDP USG(28)의 높이를 최대한 올릴 수 있는 있는 파워를 사용한다.
예를 들면, 실레인(SiH4)의 유량은 50sccm∼70sccm, 산소(O2)의 유량은 70sccm∼90sccm, 헬륨(He)의 유량은 400sccm∼600sccm 범위로 유지한다. 상기한 증착가스의 유량 외에 제1HDP USG(28)의 낮은 증착속도를 얻기 위해 바이어스파워(Bias power)의 조절이 수반되어야 하는데, 바이어스 파워(또는 HF(High Frequency) 파워)는 500W∼700W 범위내에서 인가한다. 한편, 플라즈마 생성 및 유지를 위한 소스파워(또는 LF(Low Frequency) 파워)는 3000W∼4000W 범위로 인가한다.
위와 같은 조건에 의해 제1HDP USG(28)을 증착한 결과, 패드질화막(23) 상부에서의 두께가 150nm이고, 트렌치(24) 측벽에서 수평방향으로 과도증착된(over-deposited) 측벽의 두께가 60nm이며, 트렌치(24)의 바닥에서 올라온 바닥 두께가 100nm이다.
그러나, 위와 같이 제1HDP USG(28)을 150nm 두께로 얇게 증착하였음에도 불구하고 본래 갭필될 트렌치(24)가 갖고 있던 종횡비의 감소 효과가 작기 때문에 후속 단계에서 제1HDP USG(38)의 높이(H11)를 줄이고, 넓이(W11)를 넓혀야 한다.
이러한 제1HDP USG(38)의 높이(H11) 줄임과 넓이(W11)의 넓힘을 구현하기 위해 DEED 방식의 두번째 단계인 식각(Etch) 공정을 진행하되, 두 번의 인시튜 식각공정 중에서 1차 인시튜 식각 공정을 진행한다.
도 2c에 도시된 바와 같이, 동일한 고밀도플라즈마 챔버내에서, 즉 인시튜(In-situ)로 식각 공정을 진행하되, NF3 가스를 메인 가스로 이용하는 1차 인시튜 식각 공정을 진행한다.
NF3 가스를 이용한 1차 인시튜 식각 공정은, NF3 가스를 단독으로 사용하거나 NF3와 He의 혼합가스를 이용한다. 이때, NF3의 유량은 10sccm∼150sccm, He의 유량은 500sccm∼1000sccm으로 한정한다. 여기서, 보다 나은 식각프로파일 특성을 얻기 위해 800sccm∼900sccm 유량으로 수소(H2)를 첨가할 수도 있다. 즉, 수소가스를 첨가하면 최초 증착시의 첨점을 일부 제거해주는 효과를 얻을 수 있다.
소스파워 및 바이어스파워는 각각 3000W∼6000W, 500W∼1500W로 사용하며, 식각 두께는 패턴 상부가 손상을 입지 않도록 평판 반도체 기판 기준으로 10nm∼50nm 정도 식각한다.
이와 같이, NF3 가스와 He를 동시에 흘려주면서 1차 인시튜 식각 공정을 진 행하면, NF3 가스가 갖고 있는 고유 식각특성(등방성 식각)에 의해 제1HDP USG(28)의 식각 특성이 높이 감소는 미미하지만 넓이가 넓어지는 특성을 보인다.
자세히 살펴보면, 최초 증착시의 제1HDP USG(28)이 NF3 가스에 의해 일부가 식각되어 트렌치(24)의 갭필 입구를 넓힌 제1HDP USG(38a)으로 잔류한다. 여기서, 제1HDP USG(28) 중에서 트렌치(24)의 바닥부분에 형성된 부분은 거의 식각이 되지 않고 패드질화막(23) 상부에서의 식각보다는 트렌치(24)의 측벽에서 주로 식각이 진행됨을 알 수 있다.
따라서, 1차 인시튜 식각 공정후, 잔류하는 제1HDP USG(28a)는 최초 증착시에 비해 넓이가 'W12'로 넓어진 형태를 갖지만, 높이(H11)는 여젼히 최초 증착시와 동일한 수준을 유지한다.
다음으로, DEED 방식의 식각 공정 중 두번째인 2차 인시튜 식각공정을 진행한다.
도 2d에 도시된 바와 같이, 2차 인시튜 식각 공정은, NF3, He 및 O2의 혼합가스를 이용한다. 이때, NF3의 유량은 40sccm∼120sccm, He의 유량은 100sccm∼500sccm, O2의 유량은 50sccm∼160sccm으로 한정한다. 그리고, 소스파워 및 바이어스파워는 각각 3000W∼6000W, 500W∼1500W로 사용하며, 식각두께는 패턴 상부가 손상을 입지 않도록 평판 반도체 기판 기준으로 10nm∼50nm 정도 식각한다.
이와 같이, NF3, He 및 O2를 동시에 흘려주면서 2차 인시튜 식각 공정을 진 행하면, NF3 가스가 갖고 있는 고유 식각특성(화학적 식각)과 O2가 갖고 있는 고유 식각특성(물리적 스퍼터링)에 의해 제1HDP USG(28a)의 식각 특성이 높이가 'H12'로 감소되는 형태를 갖는다. 이때, NF3 가스는 넒이를 넓혀주기 위해 작용하는 것보다, O2 가스에 의해 식각되어 재증착되는 물질을 식각해주는 역할을 주로 하여 넓이가 감소하는 것을 방지한다. 즉, 제1HDP USG(28a)의 높이를 'H12'로 줄이는 것은 O2 가스만을 이용한 물리적 스퍼터링으로만 가능하나, 물리적스퍼터링후 발생된 물질들이 측벽에 재증착되어 넒이가 오히려 감소하는 경향이 있다. 따라서, NF3 가스를 동시에 이용하여 이렇게 재증착되는 물질을 제거해주어 1차 인시튜 식각후의 넓이 W12를 그대로 유지하도록 한다.
자세히 살펴보면, 1차 인시튜 식각이 진행된 제1HDP USG(28a)이 O2 가스 및 NF3 가스에 의해 일부가 식각되어 높이가 'H12'로 감소된 제1HDP USG(28b)으로 잔류한다. 여기서, 제1HDP USG(28a) 중에서 트렌치(24)의 바닥부분에 형성된 부분은 거의 식각이 되지 않고 트렌치(24)의 상부에 형성된 부분이 주로 식각됨을 알 수 있다.
한편, 2차 인시튜 식각 공정시, 불소가 질소가 제1HDP USG(28b) 막내에서 결합되기 때문에 막의 안정성을 향상시키기 위하여 막의 반사율(reflective index)을 1.46∼1.5 범위로 유지시킨다.
마지막으로, DEED 방식의 마지막 공정인 증착 공정을 진행한다.
도 2e에 도시된 바와 같이, 1,2차 인시튜 식각공정을 통해 높이가 현저히 감소된 제1HDP USG(28b) 상에 트렌치(24)를 완전히 매립하도록 제2HDP USG(29)을 증착한다.
이때, 제2HDP USG(29)은 최초 증착시의 제1HDP USG(28)과 달리 증착속도가 빠른 증착조건을 이용하여, 50nm∼5000nm 두께로 증착한다.
예를 들면, 제2HDP USG(29)또한 증착가스로 실레인(SiH4), 산소(O2) 및 헬륨(He)을 혼합하여 이용하는데, 증착속도를 빠르게 하기 위해 실레인(SiH4)의 유량은 40sccm∼120sccm, 산소(O2)의 유량은 50sccm∼160sccm, 헬륨(He)의 유량은 100sccm∼500sccm 범위로 유지한다. 상기 증착가스의 유량 외에 제2HDP USG(29)의 빠른 증착속도를 얻기 위해 바이어스파워(Bias power)의 조절이 수반되어야 하는데, 바이어스 파워는 2000W∼3000W 범위로 상향시키는 것이 바람직하다. 한편, 소스파워는 4500W∼6000W 범위로 인가한다.
전술한 바와 같은 일련의 제2HDP USG(29)의 증착 공정시 높은 증착속도를 구현하기 위한 증착조건을 이용하므로써 트렌치(24)의 바닥에서의 증착속도가 트렌치(24)의 측벽에서의 증착속도보다 높기 때문에 트렌치(24)를 보이드없이 충분히 갭필할 수 있다. 더불어, 1,2차 인시튜 식각공정을 통해 최초 증착시의 제1HDP USG(28)의 높이를 'H12'로 넓이는 'W12'로 감소시킨 상태이므로 제2HDP USG(29)을 보이드없이 갭필할 수 있다.
도 3은 본 발명의 실시예에 따른 제1HDP USG의 높이, 바닥 두께 및 넓이를 정량화한 도면이다.
도 3을 참조하면, 제1HDP USG 증착후 1,2차 인시튜 식각공정이 진행될 때, 높이는 1차 인시튜 식각 공정까지는 거의 변화가 없다가 2차 인시튜 식각공정시 급격히 감소하고 있다.
그리고, 바닥 두께는 증착후 1,2차 인시튜 식각 공정을 진행한 후에도 여전히 변화가 없음을 알 수 있다.
마지막으로, 넓이는 증착후 1차 인시튜 식각 공정시에 감소하고, 2차 인시튜 식각 공정시에는 거의 변화가 없음을 알 수 있다.
상술한 실시예에서는 소자분리를 위한 트렌치의 갭필 방법에 대해 설명하였으나, HDP USG를 갭(Gap)의 갭필 물질로 이용하는 반도체소자의 모든 갭필 공정에 적용 가능하다. 일예로, HDP USG을 이용한 층간절연막 갭필 공정에도 적용 가능하다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 DEED 방식을 이용한 갭필 공정을 이용하므로써 DED 방식의 갭필마진 부족을 개선하여 보이드없이 갭필할 수 있는 효과가 있다.

Claims (12)

  1. 반도체 기판에 갭이 구비된 패턴을 형성하는 단계;
    상기 패턴 상에 제1HDP산화막을 증착하여 상기 갭을 일부 갭필하는 단계;
    상기 제1HDP산화막을 두 번에 걸쳐 부분적으로 식각하여 상기 갭의 갭필입구를 넓히면서 높이가 낮아진 제1HDP산화막을 잔류시키는 단계; 및
    상기 잔류시킨 제1HDP산화막 상에 상기 갭을 완전히 갭필하도록 제2HDP산화막을 증착하는 단계
    를 포함하는 반도체소자의 갭필 방법.
  2. 제1항에 있어서,
    상기 제1HDP산화막의 두 번에 걸친 식각은,
    상기 갭의 입구를 넓히도록 상기 제1HDP산화막을 1차 식각하는 단계; 및
    상기 제1HDP산화막의 높이를 낮추도록 상기 1차 식각된 제1HDP산화막을 2차 식각하는 단계
    를 포함하는 것을 특징으로 하는 반도체소자의 갭필 방법.
  3. 제2항에 있어서,
    상기 1차 식각은 화학적식각을 수반하는 가스를 이용하여 진행하고, 상기 2차 식각은 물리적스퍼터링을 수반하는 가스와 화학적식각을 수반하는 가스를 혼합하여 진행하는 것을 특징으로 하는 반도체소자의 갭필 방법.
  4. 제3항에 있어서,
    상기 1차 식각은 NF3를 이용하고, 상기 2차 식각은 NF3와 O2의 혼합가스를 이용하는 것을 특징으로 하는 반도체소자의 갭필 방법.
  5. 반도체 기판 내에 트렌치를 형성하는 단계;
    상기 반도체 기판 상에 제1HDP산화막을 증착하여 상기 트렌치를 일부 갭필하는 단계;
    상기 트렌치의 갭필 입구를 넓히도록 상기 제1HDP산화막을 1차 인시튜 식각하는 단계;
    상기 제1HDP산화막의 높이를 낮추도록 상기 1차 인시튜 식각된 제1HDP산화막을 2차 인시튜 식각하는 단계; 및
    상기 2차 인시튜 식각된 제1HDP산화막 상에 상기 트렌치를 완전히 갭필하도록 제2HDP산화막을 증착하는 단계
    를 포함하는 반도체소자의 갭필 방법.
  6. 제5항에 있어서,
    상기 1차 인시튜 식각은, NF3를 메인가스로 이용하여 진행하는 것을 특징으로 하는 반도체소자의 갭필 방법.
  7. 제6항에 있어서,
    상기 1차 인시튜 식각은,
    상기 NF3에 He 및 H2를 혼합하여 진행하는 것을 특징으로 하는 반도체소자의 갭필 방법.
  8. 제7항에 있어서,
    상기 NF3의 유량은 10sccm∼150sccm, 상기 He의 유량은 500sccm∼1000sccm, 상기 H2의 유량은 800sccm∼900sccm으로 하는 것을 특징으로 하는 반도체소자의 갭필 방법.
  9. 제8항에 있어서,
    상기 1차 인시튜 식각은, 소스파워 및 바이어스파워를 각각 3000W∼6000W, 500W∼1500W로 사용하는 것을 특징으로 하는 반도체소자의 갭필 방법.
  10. 제5항에 있어서,
    상기 2차 인시튜 식각은,
    NF3, He 및 O2를 혼합하여 진행하는 것을 특징으로 하는 반도체소자의 갭필 방법.
  11. 제10항에 있어서,
    상기 NF3의 유량은 40sccm∼120sccm, 상기 He의 유량은 100sccm∼500sccm, 상기 O2의 유량은 50sccm∼160sccm으로 이용하는 것을 특징으로 하는 반도체소자의 갭필 방법.
  12. 제11항에 있어서,
    상기 2차 인시튜 식각은, 소스파워 및 바이어스파워를 각각 3000W∼6000W, 500W∼1500W로 사용하는 것을 특징으로 하는 반도체소자의 갭필 방법.
KR1020040086879A 2004-10-28 2004-10-28 디이이디 방식을 이용한 반도체소자의 갭필 방법 KR100656281B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040086879A KR100656281B1 (ko) 2004-10-28 2004-10-28 디이이디 방식을 이용한 반도체소자의 갭필 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040086879A KR100656281B1 (ko) 2004-10-28 2004-10-28 디이이디 방식을 이용한 반도체소자의 갭필 방법

Publications (2)

Publication Number Publication Date
KR20060037823A KR20060037823A (ko) 2006-05-03
KR100656281B1 true KR100656281B1 (ko) 2006-12-11

Family

ID=37145530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040086879A KR100656281B1 (ko) 2004-10-28 2004-10-28 디이이디 방식을 이용한 반도체소자의 갭필 방법

Country Status (1)

Country Link
KR (1) KR100656281B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100752190B1 (ko) * 2006-09-04 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 갭필 방법
KR100912961B1 (ko) * 2006-12-27 2009-08-20 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100831681B1 (ko) * 2006-12-29 2008-05-22 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법

Also Published As

Publication number Publication date
KR20060037823A (ko) 2006-05-03

Similar Documents

Publication Publication Date Title
KR100536604B1 (ko) 고밀도 플라즈마 증착법을 이용한 갭필 방법
US7714392B2 (en) Method for forming an improved low power SRAM contact
US6211040B1 (en) Two-step, low argon, HDP CVD oxide deposition process
US9437423B2 (en) Method for fabricating an inter dielectric layer in semiconductor device
US7033945B2 (en) Gap filling with a composite layer
WO2014115600A1 (ja) 半導体装置の製造方法
US20050136686A1 (en) Gap-fill method using high density plasma chemical vapor deposition process and method of manufacturing integrated circuit device
US7087515B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR100477810B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자 제조방법
US6780731B1 (en) HDP gap-filling process for structures with extra step at side-wall
US20090004839A1 (en) Method for fabricating an interlayer dielectric in a semiconductor device
US20070049046A1 (en) Oxide film filled structure, oxide film filling method, semiconductor device and manufacturing method thereof
KR100650835B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100656281B1 (ko) 디이이디 방식을 이용한 반도체소자의 갭필 방법
US7026256B2 (en) Method for forming flowable dielectric layer in semiconductor device
KR100524805B1 (ko) 반도체 소자의 트렌치 갭필 방법
KR20060075928A (ko) 반도체소자의 갭필 방법
KR20060011416A (ko) 반도체소자의 트렌치 매립 방법
KR100877257B1 (ko) 반도체 소자의 트렌치 매립방법
KR20050113742A (ko) 반도체소자의 트렌치 매립 방법
KR101039865B1 (ko) 반도체소자의 갭필 방법
KR100477815B1 (ko) Ｎｆ3 ｈｄｐ 산화막을 적용한 반도체 소자의 소자분리방법
KR100751686B1 (ko) 낸드 플래쉬 메모리 소자의 소자분리막 형성방법
KR100575874B1 (ko) 비트라인 형성방법
KR100333649B1 (ko) 반도체 소자의 트렌치형 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee