KR100653986B1 - 반도체 제조를 위한 화학적 기계적 연마 방법 - Google Patents

반도체 제조를 위한 화학적 기계적 연마 방법 Download PDF

Info

Publication number
KR100653986B1
KR100653986B1 KR1020040099984A KR20040099984A KR100653986B1 KR 100653986 B1 KR100653986 B1 KR 100653986B1 KR 1020040099984 A KR1020040099984 A KR 1020040099984A KR 20040099984 A KR20040099984 A KR 20040099984A KR 100653986 B1 KR100653986 B1 KR 100653986B1
Authority
KR
South Korea
Prior art keywords
chemical mechanical
mechanical polishing
polysilicon
oxide film
selectivity
Prior art date
Application number
KR1020040099984A
Other languages
English (en)
Other versions
KR20060061106A (ko
Inventor
우창수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040099984A priority Critical patent/KR100653986B1/ko
Publication of KR20060061106A publication Critical patent/KR20060061106A/ko
Application granted granted Critical
Publication of KR100653986B1 publication Critical patent/KR100653986B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H01L21/31056—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 제조를 위한 화학적 기계적 연마 방법에 관한 것으로, 하부에 질화막과 산화막이 위치하는 폴리실리콘을 평탄화하는 반도체 제조를 위한 화학적 기계적 연마 방법에 있어서, 폴리실리콘과 질화막의 선택비가 동일하며, 그 폴리실리콘 및 질화막의 선택비에 비해 낮은 산화막 선택비를 가지는 역 선택비 슬러리를 이용하여 연마하는 단계와, 상기 연마로 단차가 가장 높은 산화막을 세정공정에서 선택적 식각하여 질화막, 산화막, 폴리실리콘의 단차를 제거하는 단계로 이루어진다. 이와 같은 구성에 의하여 본 발명은 역 선택비 슬러리를 이용하여 산화막이 가장 높은 단차를 가지도록 평탄화 한 후, 세정공정에서 산화막과 다른 막들의 수준을 동일하게 함으로써, 화학적 기계적 연마 공정 후 부산물이 잔존하는 것을 방지하여 반도체 장치의 특성 열화를 방지하고 수율을 높이는 효과가 있다.
화학기계적연마, 평탄화, 부산물

Description

반도체 제조를 위한 화학적 기계적 연마 방법{chemical mechanical polishing method for semiconductor manufacture}
도 1a 및 도 1b는 종래 기술에 따른 화학적 기계적 연마 공정을 순차적으로 나타낸 단면도이다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 화학적 기계적 연마 공정을 순차적으로 나타낸 단면도이다.
도 3은 LAL-15 식각제를 이용한 BPSG의 식각에서 식각 시간에 따른 BPSG의 식각량을 나타낸 그래프이다.
-- 도면의 주요 부분에 대한 부호의 설명 --
1:기판 2:게이트
3:BPSG 4:폴리실리콘
본 발명은 반도체 제조를 위한 화학적 기계적 연마 방법에 관한 것으로, 특 히 반도체 장치의 콘택 플러그를 제조하는 과정에서 선택비가 다른 영역이 함께 노출되는 경우 연마비가 높은 영역에 연마 반응물이 쌓여 결함이 발생되는 것을 방지할 수 있는 반도체 제조를 위한 화학적 기계적 연마 방법에 관한 것이다.
일반적으로 반도체 제조공정에서 화학적 기계적 연마 방법은 콘택 플러그를 셀프 얼라인 방식으로 형성하거나, 금속 배선 공정 등에서 하부 막의 단차를 제거하기 위하여 사용한다.
상기 콘택 플러그를 셀프 얼라인 방식으로 형성하는 과정에서 웨이퍼 전체에 동일한 질의 막이 형성되어 있지 않을 수 있으며, 그 막의 성질이 다른 경우 연마비가 큰 막이 보다 빨리 연마되어 단차가 발생할 수 있다.
이와 같이 빨리 연마되어 단차가 낮은 부분에는 연마시 사용하는 슬러리와 식각된 막이 결합된 부산물이 이동되어 위치할 수 있으며 이는 결함으로 작용하여 반도체 장치의 수율을 저하시키는 원인이 된다.
상기와 같은 종래 화학적 기계적 연마 방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 1a 및 도 1b는 종래 화학적 기계적 연마 방법을 이용한 반도체 장치의 콘택 플러그 제조공정을 순차적으로 나타낸 단면도이다.
먼저, 도 1a에 도시한 바와 같이 기판(1)의 상부에 셀 트랜지스터의 게이트(2)가 형성된 상태에서 BPSG(Boron Phosphorus Silicon Glass, 3)을 증착한 후, 그 BPSG(3)의 일부를 식각하여 게이트(2)와 그 게이트(2) 사이의 기판(1)을 노출시킨다.
그 다음, 콘택 플러그를 제조하기 위하여 상기 구조의 상부전면에 폴리실리콘(4)을 증착한다.
그 다음, 도 1b에 도시한 바와 같이 상기 증착된 폴리실리콘(4)의 상부로부터 화학적 기계적 연마를 실시한다.
종래 화학적 기계적 연마법은 저선택비 슬러리(Low Selectivity Slurry, Oxide:Nitride=4:1)를 사용하여 상기 폴리실리콘(4)을 평탄화하여 상기 게이트(2)의 상부가 노출될 때까지 진행한다.
그러나 상기 화학적 기계적 연마법을 진행하는 과정에서 상기 게이트(2)의 최상층인 질화막과 BPSG(3)의 선택비 차이에 의해 BPSG(3)의 단차가 더 낮아지게 된다.
이와 같이 BPSG(3)의 단차가 낮아지면 연마과정에서 발생하는 부산물(5)들이 BPSG(3)의 상부에 잔존하여 결함이 발생된다.
상기 부산물(5)들은 폴리실리콘(4)과 슬러리, 질화막과 슬러리, BPSG(3)와 슬러리의 반응물이며 이는 이후의 세정과정에서도 쉽게 제거되지 않고 잔존하게 된다.
이와 같은 부산물이 잔존하면 후속 공정이 원활하게 진행될 수 없으며, 반도체 장치의 특성과 수율을 현저히 저하시키는 문제점이 있었다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 화학적 기계적 연마 과정에 서 연마 부산물이 특정한 층에 잔존하는 것을 방지할 수 있는 반도체 제조를 위한 화학적 기계적 연마 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위해 본 발명은 하부에 질화막과 산화막이 위치하는 폴리실리콘을 평탄화하는 반도체 제조를 위한 화학적 기계적 연마 방법에 있어서, 폴리실리콘과 질화막의 선택비가 동일하며, 그 폴리실리콘 및 질화막의 선택비에 비해 낮은 산화막 선택비를 가지는 역 선택비 슬러리를 이용하여 연마하는 단계와, 상기 연마로 단차가 가장 높은 산화막을 세정공정에서 선택적식각하여 질화막, 산화막, 폴리실리콘의 단차를 제거하는 단계로 이루어진 것을 특징으로 하는 반도체 제조를 위한 화학적 기계적 연마 방법을 제공한다.
여기서, 상기 역 선택비 슬러리는 산화막, 질화막, 폴리실리콘의 선택비가 각각 1:4:4인 것이 바람직하다.
또한, 상기 세정공정은 SPM을 이용한 유기물 폴리머 제거과정과, 산화막의 선택적 식각과정과, APM을 이용한 파티클 제거과정을 순차적으로 진행하는 것이 바람직하다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 2a 내지 도 2c는 본 발명에 따르는 화학적 기계적 연마 공정을 이용한 반도체 장치 제조공정을 순차적으로 나타낸 단면도로서, 이에 도시한 바와 같이 기판(1)에 게이트(2)를 제조하고, 그 게이트(2)의 상부 및 콘택 플러그를 형성할 기판(1)을 노출시키는 BPSG(3)를 형성한 후, 폴리실리콘(4)을 증착하는 단계(도 2a)와; 상기 증착된 폴리실리콘(4)을 역 선택비 슬러리(Reverse Selectivity Slurry, Oxide:Poly-Silicon: Nitride=1:4:4)를 이용하여 게이트(2)의 상부가 노출될 때까지 화학적 기계적 연마하는 단계(도 2b)와; 세정공정을 통해 상기 BPSG(3)를 식각하여 단차를 제거하는 단계(도 2c)로 이루어진다.
이하, 상기와 같이 구성되는 본 발명을 보다 상세히 설명한다.
먼저, 도 2a에 도시한 바와 같이 기판(1)의 상부에 게이트 산화막과 게이트 도전막 및 질화막이 순차 적층되어 있는 구조의 게이트(2)를 형성하고, 그 상부전면에 BPSG(3)를 증착한 후, 사진식각공정을 통해 상기 게이트(2)와, 그 게이트(2)의 사이에 위치하는 기판(1)을 노출시킨다. 이때, BPSG(3)는 층간절연막으로 서로 이웃하는 게이트(2)를 절연하는 역할을 한다.
그리고, 상기 게이트(2)와, 그 게이트(2)의 사이에 위치하는 기판(1)이 노출된 결과물 상부 전면에 폴리실리콘(4)을 증착한다. 이때, 증착하는 폴리실리콘(4)은 후술하는 플러그를 형성하기 위한 물질이다.
그 다음, 도 2b에 도시한 바와 같이 상기 증착된 폴리실리콘(4)을 역 선택비 슬러리를 이용하여 화학적 기계적 연마를 수행한다. 이때, 역 선택비 슬러리는 산화막에 대한 연마 선택비가 더 낮은 것이며, 질화막과 폴리실리콘에 대하여 동일한 연마 선택비를 가지는 것으로 한다.
이와 같은 선택비를 가지는 슬러리를 이용하여 상기 폴리실리콘(4)을 연마하여 상기 게이트(4)의 최상층막인 질화막이 노출되도록 한다.
상기의 화학적 기계적 연마 과정에서 상기 BPSG(3)는 연마 선택비가 낮기 때문에 종래와는 다르게 연마가 잘 이루어지지 않아 폴리실리콘(4) 및 게이트(2)보다 높은 단차를 가진다.
그 다음, 도 2c에 도시한 바와 같이 상기 단차가 높은 BPSG(3)를 후속 공정인 세정공정에서 세정시간을 제어하여 상기 폴리실리콘(4) 및 게이트(2)와 동일한 수준으로 만든다.
상기 세정공정은 SPM(Sulfuric acid Peroxide Mixture)를 이용한 유기물 폴리머 제거공정, LAL-15를 이용한 산화막 선택적 식각공정, APM(Ammonium Peroxide Mixture)를 이용한 파티클의 제거공정으로 이루어진다.
아래의 표 1은 세정공정의 조건이다.
Figure 112004056668076-pat00001
즉, 상기 세정공정은 먼저, SPM(예컨대, H2SO4와 H2O2가 4 : 1의 비율로 혼합된 용액)을 이용하여 약 120℃의 온도에서 약 10분 동안 진행하여 상기 연마과정에서 발생한 부산물을 제거한다.
그리고, LAL-15(예컨대, 17%의 NH4F와 0.06%의 HF가 혼합된 용액)를 이용하여 BPSG(3)를 약 23℃의 온도에서 50초, 75초, 120초... 등과 같이 시간을 가변시켜 단차가 제거되도록 선택적으로 식각한다.
그런 다음, APM(예컨대, H2SO4와 H2O2 및 H2O가 1 : 4 : 4의 비율로 혼합된 용액)을 이용하여 약 25℃의 온도에서 약 10분 동안 진행하여 상기 식각으로 발생한 파티클을 제거하는 과정을 수행한다.
특히, 본 실시예는 상기 산화막 선택적 식각공정을 이용하여 상기 단차가 높은 BPSG(3)를 상기 폴리실리콘(4) 및 게이트(2)와 동일 수준으로 만들 수 있게 된다.
도 3은 산화막 식각제인 LAL-15를 이용한 식각 시간에 따른 BPSG(3)의 식각 두께를 나타낸 그래프이다.
이를 참조하여 상기 BPSG(3)의 식각량에 따라 식각 시간을 결정하여 공정을 진행한다.
상기와 같이 과정을 통해 화학적 기계적 연마를 수행하면서 연마 부산물이 잔존하는 것을 방지하여 반도체 장치의 특성 열화를 방지하고 수율을 높일 수 있게 된다.
이상에서는 본 발명을 특정의 바람직한 실시 예들을 들어 도시하고 설명하였으나, 본 발명은 상기한 실시 예들에 한정되지 않으며 본 발명의 개념을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능하다.
상기한 바와 같이 본 발명은 하부에 산화막과 질화막 패턴이 있는 폴리실리콘을 화학적 기계적 연마 방법으로 평탄화 하는 과정에서 역 선택비 슬러리를 이용하여 산화막이 가장 높은 단차를 가지도록 평탄화 한 후, 세정공정에서 산화막과 다른 막들의 수준을 동일하게 함으로써, 화학적 기계적 연마 공정 후 부산물이 잔존하는 것을 방지하여 반도체 장치의 특성 열화를 방지하고 수율을 높이는 효과가 있다.

Claims (7)

  1. 하부에 질화막과 산화막이 위치하는 폴리실리콘을 평탄화하는 반도체 제조를 위한 화학적 기계적 연마 방법에 있어서,
    폴리실리콘과 질화막의 선택비가 동일하며, 그 폴리실리콘 및 질화막의 선택비에 비해 낮은 산화막 선택비를 가지는 역 선택비 슬러리를 이용하여 연마하는 단계와,
    상기 연마로 단차가 가장 높은 산화막을 세정공정에서 선택적식각하여 질화막, 산화막, 폴리실리콘의 단차를 제거하는 단계를 포함하는 반도체 제조를 위한 화학적 기계적 연마 방법.
  2. 제1항에 있어서,
    상기 역 선택비 슬러리는 산화막, 질화막, 폴리실리콘의 선택비가 각각 1:4:4인 것을 특징으로 하는 화학적 기계적 연마 방법.
  3. 제1항에 있어서,
    상기 세정공정은 SPM을 이용한 유기물 폴리머 제거과정과, 산화막의 선택적 식각과정과, APM을 이용한 파티클 제거과정을 순차적으로 수행하는 것을 특징으로 하는 화학적 기계적 연마 방법.
  4. 제3항에 있어서,
    상기 SPM은 H2SO4와 H2O2의 비율이 4 : 1로 제조된 혼합액인 것을 특징으로 하는 화학적 기계적 연마 방법.
  5. 제3항에 있어서,
    상기 APM은 NH4OH와 H2O2 및 H2O의 비율이 1 : 4 : 4로 제조된 혼합액인 것을 특징으로 하는 화학적 기계적 연마 방법.
  6. 제3항에 있어서,
    상기 산화막의 선택적 식각과정은 LAL-15를 이용하여 23℃의 온도에서 산화막의 식각량에 따라 식각 시간을 가변시켜 진행하는 것을 특징으로 하는 화학적 기계적 연마 방법.
  7. 제6항에 있어서,
    상기 LAL-15는 17%의 NH4F와 0.06%의 HF가 혼합된 용액인 것을 특징으로 하는 화학적 기계적 연마 방법.
KR1020040099984A 2004-12-01 2004-12-01 반도체 제조를 위한 화학적 기계적 연마 방법 KR100653986B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040099984A KR100653986B1 (ko) 2004-12-01 2004-12-01 반도체 제조를 위한 화학적 기계적 연마 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040099984A KR100653986B1 (ko) 2004-12-01 2004-12-01 반도체 제조를 위한 화학적 기계적 연마 방법

Publications (2)

Publication Number Publication Date
KR20060061106A KR20060061106A (ko) 2006-06-07
KR100653986B1 true KR100653986B1 (ko) 2006-12-05

Family

ID=37157695

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040099984A KR100653986B1 (ko) 2004-12-01 2004-12-01 반도체 제조를 위한 화학적 기계적 연마 방법

Country Status (1)

Country Link
KR (1) KR100653986B1 (ko)

Also Published As

Publication number Publication date
KR20060061106A (ko) 2006-06-07

Similar Documents

Publication Publication Date Title
US7741222B2 (en) Etch stop structure and method of manufacture, and semiconductor device and method of manufacture
CN100541718C (zh) 形成半导体器件精细图形的方法及用其形成接触的方法
KR102531315B1 (ko) 자체 정렬된 이중 패터닝
US6649503B2 (en) Methods of fabricating integrated circuit devices having spin on glass (SOG) insulating layers and integrated circuit devices fabricated thereby
US6723655B2 (en) Methods for fabricating a semiconductor device
US7253094B1 (en) Methods for cleaning contact openings to reduce contact resistance
US7795151B2 (en) Methods of forming a trench having side surfaces including a uniform slope
CN111354675A (zh) 浅沟槽隔离结构的形成方法及浅沟槽隔离结构
US20060154439A1 (en) Method of fabricating semiconductor device
KR100653986B1 (ko) 반도체 제조를 위한 화학적 기계적 연마 방법
CN109786254B (zh) 后栅极工艺中的选择性高k形成
US6586313B2 (en) Method of avoiding the effects of lack of uniformity in trench isolated integrated circuits
TW202115791A (zh) 形成半導體結構的方法、形成絕緣層上半導體（soi）基底的方法以及半導體結構
US7932163B2 (en) Methods of forming stacked semiconductor devices with single-crystal semiconductor regions
US20020119618A1 (en) Method for forming contacts of memory devices using an etch stop layer
JP2002043438A (ja) トレンチ構造およびトレンチを含む半導体構造の形成方法
JP2005136097A (ja) 半導体装置の製造方法
CN112673472B (zh) 半导体器件及其制作方法
KR100895388B1 (ko) 반도체소자의 제조방법
KR100532968B1 (ko) 반도체 장치의 패턴 형성 방법
JP3652324B2 (ja) 高絶縁性薄層の低温ウェットエッチング法
CN100461373C (zh) 化学机械抛光用于接合多晶硅插拴制造方法及其结构
KR100505427B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100328829B1 (ko) 반도체 장치의 연결부 형성방법
KR100576438B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101025

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee