KR100651788B1 - Ｔｂｇａ 반도체 팩키지 제조 방법 - Google Patents

Ｔｂｇａ 반도체 팩키지 제조 방법 Download PDF

Info

Publication number
KR100651788B1
KR100651788B1 KR1020000021891A KR20000021891A KR100651788B1 KR 100651788 B1 KR100651788 B1 KR 100651788B1 KR 1020000021891 A KR1020000021891 A KR 1020000021891A KR 20000021891 A KR20000021891 A KR 20000021891A KR 100651788 B1 KR100651788 B1 KR 100651788B1
Authority
KR
South Korea
Prior art keywords
adhesive tape
stiffener
circuit frame
punching
heat sink
Prior art date
Application number
KR1020000021891A
Other languages
English (en)
Other versions
KR20010097634A (ko
Inventor
이영호
한성영
김용연
Original Assignee
삼성테크윈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성테크윈 주식회사 filed Critical 삼성테크윈 주식회사
Priority to KR1020000021891A priority Critical patent/KR100651788B1/ko
Publication of KR20010097634A publication Critical patent/KR20010097634A/ko
Application granted granted Critical
Publication of KR100651788B1 publication Critical patent/KR100651788B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Abstract

본 발명에 따르면, 폴리이미드 수지상의 구리 코팅을 에칭하여 회로 프레임을 준비하는 단계, 상기 회로 프레임을 접착 테이프에 라미네이팅하는 단계, 상기 회로 프레임이 라미네이팅된 접착 테이프를 타발하여 윈도우를 형성하는 단계, 상기 접착 테이프를 펀치로 타발하여 스티프너에 가압착시키는 단계, 상기 접착 테이프에 가압착된 스티프너를 롤러로 본압착시키는 단계, 다른 접착 테이프를 타발하여 윈도우를 형성하는 단계, 상기 다른 접착 테이프를 펀치로 타발하여 방열판에 가압착시키는 단계, 상기 다른 접착 테이프에 가압착된 방열판을 롤러로 본압착시키는 단계 및, 상기 다른 접착 테이프의 노출면을 상기 스티프너의 이면에 대하여 프레스로 압착시키는 단계를 구비하는 TBGA 반도체 팩키지의 제조 방법이 제공된다.

Description

ＴＢＧＡ 반도체 팩키지 제조 방법{Manufacturing method of TBGA semiconductor package }
도 1은 통상적인 TBGA 반도체 팩키지의 일예에 대한 전체적인 단면도.
도 2 는 통상적인 TBGA 반도체 팩키지의 다른 예에 대한 전체적인 단면도.
도 3은 본 발명에 따른 TBGA 반도체 팩키지 제조 방법을 설명하는 순서도.
도 4a 내지 도 6 은 본 발명에 따른 TBGA 반도체 팩키지 제조 방법을 개략적으로 나타낸 설명도.
< 도면의 주요 부호에 대한 간단한 설명 >
11. 방열판 12. 접착 테이프
13. 회로 프레임 14. 볼
15. 반도체 칩 15. 본딩 와이어
21. 방열판 22. 제 1 접착 테이프
23. 스티프너(stiffner) 24. 제 2 접착 테이프
25. 회로 프레임 41. 스티프너
42. 릴 43. 제 2 접착 테이프
44. 회로 프레임 45. 46. 펀치
47. 롤러 49. 다이
본 발명은 TBGA 반도체 팩키지의 제조 방법에 관한 것으로서, 보다 상세하게는 접착 테이프에 대한 부착시에 롤링 및 프레싱 단계를 구비함으로써 접착력이 향상되고 공극의 제거가 가능해지는 TBGA 반도체 팩키지의 제조 방법에 관한 것이다.
반도체 팩키지 제조 분야에서, TAB (tape automated bonding)을 적용하는 것이 공지되어 있다. TAB 테이프는 소정의 회로 패턴이 그 위에 형성될 수 있도록 접착층과 절연층을 가진 테이프로서, 이것은 반도체 칩과 함께 방열판상에 함께 설치된다. 반도체 칩의 전극은 상기 TAB 테이프의 회로 패턴에 와이어 본딩을 통해서 전기적으로 연결된다. TAB 테이프와 방열판을 사용하는 소위 TBGA(TAB ball grid array) 반도체 팩키지는 높은 밀도의 회로를 수용할 수 있고, 전기적 특성이 우수하며, 열방출성이 높기 때문에, 컴퓨터 그래픽 카드, 게임기용 카드등과 같은 주문형 제품에 주로 사용된다.
통상적으로 TBGA 반도체 팩키지는 반도체 칩의 전극과 와이어 본딩되는 회로 프레임, 반도체 칩에서 발생되는 열을 방산시키는 방열판 및, 지지 역할을 하는 스티프너(stiffner)를 구비한다. 이들은 접착 테이프에 의해서 상호 접착된 상태로 유지된다. 반도체 팩키지에 구비된 스티프너의 유무에 따라서 원-피스형(one-piece type) 또는 투-피스형(two-piece type)으로 구분될 수 있다.
도 1에는 통상적인 TBGA 반도체 팩키지의 일례에 대한 개략적인 단면도가 도 시되어 있으며, 이것은 원-피스형의 반도체 팩키지를 도시한 것이다.
도면을 참조하면, 방열판(11)과 회로 프레임(13)은 접착 테이프(12)에 의해서 상호 부착된다. 반도체 칩(15)은 방열판(11)의 중심부에 형성된 홈에 수용되어 안착된다. 반도체 칩(15)의 전극은 상기 회로 프레임(13)에 대하여 본딩 와이어(16)를 통해서 전기적으로 연결된다. 반도체 칩(15)은 상기 방열판(11)과 회로 프레임(13)의 중심부에서 몰딩(17)에 의해 감싸여진다. 도면 번호 14 는 볼들을 표시하며, 상기 볼들은 회로 프레임(14)을 외부 회로에 전기적으로 연결시키는 역할을 한다.
위에 설명된 원-피이스형 TBGA 반도체 팩키지의 테이프 부착 공정은 다음과 같이 이루어진다. 우선, 방열판(11)에 접착 테이프(12)를 부착한다. 접착 테이프(12)는 양면 테이프로써, 방열판(11)에 대향하지 않는 면에는 커버 필름이 부착되어 있다. 다음에 상기 커버 필름을 제거하고, 회로 프레임(13)을 부착한다.
위와 같은 라미네이팅 공정에 있어서, 방열판(11)에 접착 테이프(12)를 부착하거나 상기 접착 테이프(12)에 회로 프레임(13)을 부착하는 공정은 타발 압착 방식에 의해서만 수행된다. 타발 압착 방식은 접착 테이프(12) 또는 회로 프레임(13)을 펀치로써 타발함과 동시에 가압하여 부착시키는 방식이다.
도 2에 도시된 것은 통상적인 TBGA 반도체 팩키지의 다른 예에 대한 개략적인 단면도이며, 이것은 투-피스형(two-piece type)의 반도체 팩키지를 나타낸 것이다.
도면을 참조하면, 방열판(21)의 상부에는 제 1 의 접착 테이프(22)가 부착되 고, 상기 접착 테이프(22)에 대해서 스티프너(23)가 부착된다. 스티프너(23)의 중심부에는 윈도우가 형성되어 있으며, 상기 윈도우를 통해서 반도체 칩(26)이 수용되어 반도체 칩(26)의 일면이 방열판(21)에 접촉한다. 스티프너(23)에는 다른 제 2 의 접착 테이프(24)가 부착되는데, 상기 제 2 의 접착 테이프(24)의 이면에는 회로 프레임(25)이 다시 부착된다. 반도체 칩(26)의 전극과 회로 프레임(25)은 본딩 와이어(27)를 통해서 전기적으로 접속되고, 몰딩(28)에 의해서 상기 반도체 칩(26)과 본딩 와이어(27)가 감싸여진다. 볼들(28)은 상기 회로 프레임(25)을 외부 회로에 전기적으로 연결하는 역할을 한다.
위와 같은 투피이스형 TBGA 반도체 팩키지의 테이프 부착 공정은 다음과 같이 이루어진다.
우선 방열판(21)에 제 1 접착 테이프(22)를 부착시킨다. 다음에 제 1 접착 테이프(22)의 커버 필름을 떼어내고 스티프너(23)를 부착시키며, 다시 제 2 접착 테이프(24)를 스티프너(23)에 부착시킨다. 다음에 제 2 접착 테이프(24)의 커버 필름을 떼어내고 회로 프레임(25)을 부착시킨다.
상기 공정중에 접착 테이프를 부착시키는 공정은 도 1을 참고하여 설명한 바와 같이 펀치를 이용하여 타발 압착시키는 방법을 사용한다. 이처럼 펀치에 의산 단순 타발 압착은 압착력이 부족하거나 또는 작업 온도가 불안정할 경우 부착된 접착 테이프와 스티프너 사이 또는 접착 테이프와 방열판 사이의 접착력이 약해지거나, 접착 테이프내에 공극이 발생할 수 있기 때문에 제품의 안정성이 떨어진다. 특히 접착 테이프나 접착부 사이에 공극이 발생하게 되면 후공정에서 그러한 공극의 제거가 불가능해지며, 그러한 공극으로 수분이 흡수되는 경우에는 반도체 팩키지의 성능에 치명적인 불량을 초래할 수 있다는 문제점이 있다.
본 발명은 위와 같은 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 향상된 TBGA 반도체 팩키지의 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 TBGA 반도체 팩키지의 개선된 라미네이팅 방법을 제공하는 것이다.
본 발명의 다른 목적은 롤링과 프레싱에 의해 접착력이 개선된 TBGA 반도체 팩키지의 제조 방법을 제공하는 것이다.
상기와 같은 목적을 달성하기 위하여, 본 발명에 따르면, 폴리이미드 수지상의 구리 코팅을 에칭하여 회로 프레임을 준비하는 단계, 상기 회로 프레임을 접착 테이프에 라미네이팅하는 단계, 상기 회로 프레임이 라미네이팅된 접착 테이프를 타발하여 윈도우를 형성하는 단계, 상기 접착 테이프를 펀치로 타발하여 스티프너에 가압착시키는 단계, 상기 접착 테이프에 가압착된 스티프너를 롤러로 본압착시키는 단계, 다른 접착 테이프를 타발하여 윈도우를 형성하는 단계, 상기 다른 접착 테이프를 펀치로 타발하여 방열판에 가압착시키는 단계, 상기 다른 접착 테이프에 가압착된 방열판을 롤러로 본압착시키는 단계 및, 상기 다른 접착 테이프의 노출면을 상기 스티프너의 이면에 대하여 프레스로 압착시키는 단계를 구비하는 TBGA 반도체 팩키지의 제조 방법이 제공된다.
본 발명의 일 특징에 따르면, 상기 회로 프레임이 라미네이팅된 접착 테이프 및, 상기 다른 접착 테이프는 릴의 형태로 공급된다.
이하, 본 발명을 첨부된 도면에 도시된 일 실시예를 참고로 설명하기로 한다.
도 3에 도시된 것은 본 발명에 따라서 TBGA 반도체 팩키지를 제조하는 방법을 나타내는 순서도로서, 특히 투피이스형 반도체 팩키지에서 접착 테이프를 방열판과 스티프너에 부착시키는 방법을 나타낸 것이다.
도면을 참조하면, 본 발명에 따른 반도체 팩키지 제조 방법은 회로 프레임의 준비 단계(31)로부터 시작되어 회로 프레임과 스티프너를 롤링에 의해서 본압착시키는 단계(35)에 이르는 제 1 공정과, 방열판의 준비 단계(36)로부터 시작되어 방열판과 접착 테이프를 롤링에 의해서 본압착시키는 단계(39)에 이르는 제 2 공정 과, 상기 제 1 공정과 제 2 공정에 의해서 제작된 스티프너와 방열판을 프레싱에 의해 상호 압착시키는 프레싱 단계(40)를 구비한다.
상기 제 1 공정에 있어서, 우선 회로 프레임을 준비한다(단계 31). 회로 프레임은 폴리이미드 수지 필름상에 구리층을 도포하고, 상기 구리층을 에칭에 의해 식각시킴으로써 제조되며, 이러한 제조 방법은 공지된 바와 같다. 이러한 회로 프레임은 제 2 접착 테이프(도 1의 24)에 라미네이팅 된다(단계 32). 제 2 접착 테이프에 라미네이팅된 회로 프레임은 릴에 감긴 상태로써 공급된다.
다음에 회로 프레임과 제 2 접착 테이프에 펀치를 사용하여 윈도우를 형성한다(단계 33). 윈도우가 형성된 부분은 반도체 칩이 수용될 부분에 대응하는 부분이 며, 상기 윈도우는 펀치에 의한 타발 공정에 의해 형성된다. 반도체 칩(도 2의 26)은 회로 프레임(25)과 제 2 접착 테이프(24)의 윈도우를 통과하여 수용된다. 이후에 제 2 접착 테이프(24)는 미리 준비된 스티프너(도 2 의 23)에 대하여 압착용 펀치에 의해서 가압착하게 된다(단계 34). 가압착된 스티프너와 회로 프레임은 롤러에 의한 롤링 작업으로써 보다 강하게 압착된다 (단계 35).
도 4a 내지 도 4c 는 도 3에 도시된 1 차 공정을 개략적으로 나타낸 설명도이다.
도 4a 를 참조하면, 스티프너(41)가 미리 준비된 것이 도시되어 있으며, 상기 스티프너(41)는 다수개의 반도체 팩키지를 만들수 있도록 형성된 것이다. 도면에 도시된 예에서는 4 개의 반도체 팩키지에 적용될 수 있도록 4 개의 스티프너가 서로 연결된 상태로 도시되어 있으며, 각 스티프너의 중심에는 윈도우(41a)가 형성되어 있다. 차후 공정에서 4 개의 스티프너가 절단될 수 있도록 각 스티프너에는 통공(41b)이 형성되어 있다.
도 4b 는 도 3의 단계 31 내지 단계 34 가 순차적으로 수행되는 것을 나타낸다. 회로 프레임(44)은 제 2 접착 테이프(43)에 대하여 라미네이팅된 상태로서 릴(42)에 감겨져 있으며, 이는 도 3에서 단계 31 및 단계 32 에 해당된다. 우측의 릴에 감겨진 회로 프레임(44)이 라미네이팅된 제 2 접착 테이프(43)는 그로부터 풀려서 좌측의 릴에 감기게 된다. 도 4a 에 도시된 스티프너(41)는 상기 제 2 접착 테이프(43)의 아래에서 다이위에 배치된 상태이다. 펀치(45)는 회로 프레임(44)과 제 2 접착 테이프(43)를 타발하여 윈도우를 형성하게 되며, 이러한 작업은 도 3 의 단계 33에 해당된다. 윈도우를 형성한 이후에는 회로 프레임이 라미네이팅된 제 2 접착 테이프(43)를 펀치(46)로써 스티프너(41)에 압착하게 되는데 이것은 도 3의 단계 34 에 해당된다. 펀치(46)는 제 2 접착 테이프(43)를 소정의 크기만큼 타발함과 동시에, 타발된 부분을 스티프너(41)의 표면에 압착시키게 된다. 펀치(46)에 의한 상기 압착은 차후 공정인 롤러에 의한 본압착에 앞선 가압착에 해당한다.
도 4c 에는 가압착된 제 2 접착 테이프와(43)와 스티프너(41)를 롤링에 의해서 본압착시키는 것이 도시되어 있다. 다이(49)의 상부에 가압착된 제 2 접착 테이프(43)와 스티프너(41)가 배치되며, 롤러(47)가 가압착된 회로 프레임(48)의 상부를 구름 운동으로 압박함으로써 보다 강한 압착이 이루어질 수 있다.
다시 도 3을 참조하여 제 2 공정을 설명하기로 한다.
제 2 공정은 우선 방열판을 준비한다(단계 36). 다음에, 제 1 접착 테이프에 펀치를 이용하여 윈도우를 타발한다(단계 37). 상기 방열판의 윈도우는 상기 제 1 공정에서 제 2 접착 테이프 및 스티프너에 형성되는 윈도우와 일치하는 것으로서, 그것을 통해 반도체 칩이 수용된다. 또한 다른 펀치를 이용하여 상기 제 1 접착 테이프를 방열판에 가압착시키게 된다 (단계 38). 다음에 롤러를 이용하여 가압착된 제 1 접착 테이프를 방열판상에 보다 강하게 압착시키게 된다(단계 39).
도 5a 내지 도 5c 에 도시된 것은 상기 도 3의 제 2 공정을 개략적으로 나타낸 설명도이다.
도 5a 를 참조하면, 방열판(51)이 준비된 것이 도시되어 있으며, 이것은 도 3의 단계 36에 해당한다. 방열판(51)에는 차후 공정에서의 절단을 위해서 통공(51b)이 미리 형성되어 있으며, 이것은 도 4A 도시된 스티프너(41)의 통공(41b)과 일치한다.
도 5b 를 참조하면, 제 1 접착 테이프(53)는 릴에 감겨진 상태로 공급된다. 여기에서 펀치(54)의 작용에 의해 1 접착 테이프(53)를 타발하여 윈도우(53a)를 형성하고, 순차적으로 다른 펀치(55)를 사용하여 제 1 접착 테이프(53)를 다시 소정 면적만큼 타발하여 방열판(51)상에 가압착시키는 것이 도시되어 있다. 이러한 작용은 도 3의 단계 37 과 단계 38 에 해당한다.
도 5c 를 참조하면, 다이(57)의 상부에 제 1 접착 테이프(53)가 부착된 방열판이 배치되며, 롤러(56)가 상기 제 1 접착 테이프(53)상에 구름 운동을 함으로써 보다 강한 압착이 이루어진다. 이러한 공정은 도 3에서 단계 39 의 본압착에 해당한다.
다음에, 도 3의 단계 40 및 도 6에서 알 수 있는 바와 같이, 제 2 접착 테이프가 압착된 스티프너와 제 1 접착 테이프가 압착된 방열판은 프레스에 압착에 의해서 상호 부착될 수 있다. 도 6을 참조하면, 다이(62)의 상부에 제 1 접착 테이프가 압착된 방열판이 배치되고, 다시 그 위에 제 2 접착 테이프가 압착된 스티프너가 배치된다. 상기 제 1 접착 테이프의 상부 노출 표면에는 커버 필름이 덮여있는데, 이러한 커버 필름은 상기 제 2 공정의 완료 이후에 상기 단계 40을 수행하기 위해서 제거된다. 상기 제 1 접착 테이프의 상부 표면의 접착면이 스티프너의 이면에 부착시키게 되는 것이다.
도 4b 에 도시된 펀치들 및, 도 5B 에 도시된 펀치들은 근본적으로 같은 구 조를 가진다. 따라서, 별도로 두가지 금형을 제작하지 아니하고, 동일한 금형을 이용하여 도 4b 및 도 5b 의 작업을 수행할 수 있다. 즉, 접착 테이프들이 감긴 릴(42,52)과, 스티프너(41) 또는 방열판(51)을 교체하면서 윈도우의 형성과 타발 및 가압착 작업을 수행할 수 있는 것이다. 또한 도 4c 및 도 5c 에 도시된 다이 및 롤러들도 유사한 구조를 구비하며, 따라서 단지 하나의 금형만을 가지고도 두가지 작업을 수행할 수 있다.
본 발명에 따른 반도체 팩키지 제조 방법은 접착 테이프의 압착력을 향상시키며, 공극의 형성에 따른 수분의 흡수를 방지할 수 있다. 따라서 반도체 팩키지 제조시의 불량품 발생을 감소시킬 수 있고, 제품의 수명도 연장시킬 수 있다.
본 발명은 첨부된 도면에 도시된 일 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 알 수 있을 것이다. 따라서 본 발명의 진정한 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.

Claims (2)

  1. 폴리이미드 수지상의 구리 코팅을 에칭하여 회로 프레임을 준비하는 단계,
    상기 회로 프레임을 접착 테이프에 라미네이팅하는 단계,
    상기 회로 프레임이 라미네이팅된 접착 테이프를 타발하여 윈도우를 형성하는 단계,
    상기 접착 테이프를 펀치로 타발하여 스티프너에 가압착시키는 단계,
    상기 접착 테이프에 가압착된 스티프너를 롤러로 본압착시키는 단계,
    다른 접착 테이프를 타발하여 윈도우를 형성하는 단계,
    상기 다른 접착 테이프를 펀치로 타발하여 방열판에 가압착시키는 단계,
    상기 다른 접착 테이프에 가압착된 방열판을 롤러로 본압착시키는 단계 및,
    상기 다른 접착 테이프의 노출면을 상기 스티프너의 이면에 대하여 프레스로 압착시키는 단계를 구비하는 TBGA 반도체 팩키지의 제조 방법.
  2. 제 1 항에 있어서, 상기 회로 프레임이 라미네이팅된 접착 테이프 및, 상기 다른 접착 테이프는 릴의 형태로 공급되는 것을 특징으로 하는 TBGA 반도체 팩키지의 제조 방법.
KR1020000021891A 2000-04-25 2000-04-25 Ｔｂｇａ 반도체 팩키지 제조 방법 KR100651788B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000021891A KR100651788B1 (ko) 2000-04-25 2000-04-25 Ｔｂｇａ 반도체 팩키지 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000021891A KR100651788B1 (ko) 2000-04-25 2000-04-25 Ｔｂｇａ 반도체 팩키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20010097634A KR20010097634A (ko) 2001-11-08
KR100651788B1 true KR100651788B1 (ko) 2006-11-30

Family

ID=19666754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000021891A KR100651788B1 (ko) 2000-04-25 2000-04-25 Ｔｂｇａ 반도체 팩키지 제조 방법

Country Status (1)

Country Link
KR (1) KR100651788B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020061228A (ko) * 2001-01-15 2002-07-24 미크론정공 주식회사 반도체 패키지의 제조방법 및 테이프 라미네이션 장치
KR100833933B1 (ko) * 2002-01-09 2008-05-30 삼성테크윈 주식회사 반도체 패키지용 프레임에 방열판을 부착하는 장치 및 방법
KR100428745B1 (ko) * 2002-03-27 2004-04-28 주식회사 칩팩코리아 테이프 볼 그리드 어레이 패키지 제조용 탭 테이프 부착기
KR100536897B1 (ko) 2003-07-22 2005-12-16 삼성전자주식회사 배선기판의 연결 구조 및 연결 방법
KR101939054B1 (ko) * 2018-04-05 2019-01-16 (주)베스트룸 스마트 윈도우용 필름에 전극을 형성하는 방법 및 이를 이용한 스마트 윈도우 필름

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297227A (ja) * 1994-04-26 1995-11-10 Fujitsu Ltd 半導体装置の製造方法
JPH08306741A (ja) * 1995-04-28 1996-11-22 Hitachi Cable Ltd Ｔａｂ用フィルムキャリア及びその製造方法
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
JP2000058701A (ja) * 1998-08-05 2000-02-25 Sumitomo Metal Mining Co Ltd 補強部付キャリアテープおよびこれを用いた半導体装置
JP2000077484A (ja) * 1998-09-02 2000-03-14 Seiko Epson Corp フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07297227A (ja) * 1994-04-26 1995-11-10 Fujitsu Ltd 半導体装置の製造方法
JPH08306741A (ja) * 1995-04-28 1996-11-22 Hitachi Cable Ltd Ｔａｂ用フィルムキャリア及びその製造方法
JPH10173003A (ja) * 1996-12-13 1998-06-26 Sharp Corp 半導体装置とその製造方法およびフィルムキャリアテープとその製造方法
JP2000058701A (ja) * 1998-08-05 2000-02-25 Sumitomo Metal Mining Co Ltd 補強部付キャリアテープおよびこれを用いた半導体装置
JP2000077484A (ja) * 1998-09-02 2000-03-14 Seiko Epson Corp フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法

Also Published As

Publication number Publication date
KR20010097634A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US6611047B2 (en) Semiconductor package with singulation crease
JP2002076228A (ja) 樹脂封止型半導体装置
US7402459B2 (en) Quad flat no-lead (QFN) chip package assembly apparatus and method
JP2003023134A (ja) 半導体装置およびその製造方法
KR100651788B1 (ko) Ｔｂｇａ 반도체 팩키지 제조 방법
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
JP3786339B2 (ja) 半導体装置の製造方法
WO2007089209A1 (en) Fabrication of a qfn integrated circuit package
JP2003078071A (ja) 半導体装置の製造方法
JP2957335B2 (ja) リードフレームの製造方法
JP2000114426A (ja) 片面樹脂封止型半導体装置
JP3427492B2 (ja) 凸型ヒートシンク付き半導体装置及びその凸型ヒートシンクの製造方法
US20020048851A1 (en) Process for making a semiconductor package
JP6083740B2 (ja) 半導体素子搭載用リードフレームの製造方法
US20020180018A1 (en) Leadframe locking structures and method therefor
JP3379246B2 (ja) 放熱板付きリードフレームおよびその製造方法
JP4266429B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2927066B2 (ja) 樹脂封止型半導体装置の製造方法
JP2005158778A (ja) リードフレームの製造方法及び半導体装置の製造方法
KR100726769B1 (ko) 티비지에이 반도체 패키지용 금속 프레임의 캐비티 가공방법
KR100726765B1 (ko) 티비지에이 반도체 패키지의 라미네이팅 방법
JPH11233708A (ja) リードフレームおよびそれを用いた半導体装置
JP2557732B2 (ja) リードフレームおよびその製造方法
JPH08288427A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111028

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee