KR100647967B1 - 푸쉬/풀 제어 칩을 구비한 듀얼 n-mos 하프 브릿지인버터 - Google Patents
푸쉬/풀 제어 칩을 구비한 듀얼 n-mos 하프 브릿지인버터 Download PDFInfo
- Publication number
- KR100647967B1 KR100647967B1 KR1020040083956A KR20040083956A KR100647967B1 KR 100647967 B1 KR100647967 B1 KR 100647967B1 KR 1020040083956 A KR1020040083956 A KR 1020040083956A KR 20040083956 A KR20040083956 A KR 20040083956A KR 100647967 B1 KR100647967 B1 KR 100647967B1
- Authority
- KR
- South Korea
- Prior art keywords
- terminal
- push
- control chip
- mos fet
- mos
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
- H05B41/14—Circuit arrangements
- H05B41/26—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc
- H05B41/28—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters
- H05B41/282—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices
- H05B41/2825—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage
- H05B41/2828—Circuit arrangements in which the lamp is fed by power derived from dc by means of a converter, e.g. by high-voltage dc using static converters with semiconductor devices by means of a bridge converter in the final stage using control circuits for the switching elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/3406—Control of illumination source
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Inverter Devices (AREA)
- Dc-Dc Converters (AREA)
Abstract
푸쉬/풀 제어 칩을 사용하여 듀얼 N-MOS 하프-브릿지 구동하는 회로는, 드라이버 회로와 종래의 하프-브릿지 회로를 연결하고, 두 개의 출력 단자를 구비한 푸쉬/풀 타입의 제어 칩, 두 개의 입력 단자 및 두 개의 출력 단자를 구비한 드라이버 회로, 및 제 1 N-MOS FET 및 제 2 N-MOS FET을 구비한 하프-브릿지 스위치 어셈블리를 구비한다. 드라이버 회로의 두 개의 입력 단자는 푸쉬/풀 제어 칩의 두 개의 출력 단자에 연결되고 푸쉬/풀 제어 칩에 의해 제어된다. 하프-브릿지 스위치 어셈블리의 두 개의 N-MOS FET는 제어 단자를 통해 드라이버 회로의 두 개의 출력 단자에 연결되고, 드라이버 회로에 의해 구동되어 직류 전원을 교류 전원으로 변환하여 변압기의 일차측으로 전송한다.
Description
본 발명의 다양한 목적과 장점은 첨부된 도면과 함께 다음의 상세한 설명으로부터 쉽게 이해될 것이다.
도 1은 종래의 푸쉬/풀 타입의 인버터 회로가 부하를 어떻게 구동시키는지를 도시한 회로도이다.
도 2는 종래의 푸쉬/풀 타입의 제어 칩에 의해 출력되는 제어신호와 부하단에서의 출력전압을 도시한 파형도이다.
도 3은 종래의 하프-브릿지 타입의 인버터 회로가 부하를 어떻게 구동시키는지를 도시한 회로도이다.
도 4는 종래의 하프-브릿지 타입의 제어 칩에 의해 출력되는 제어신호와 부하단의 출력전압을 도시한 파형도이다.
도 5는 본 발명의 제 1실시예에 따른 회로도이다.
도 6은 본 발명의 제 2실시예에 따른 회로도이다.
도 7은 본 발명의 제 3실시예에 따른 회로도이다.
도 8은 본 발명의 제 4실시예에 따른 회로도이다.
도 9는 본 발명에 따라 푸쉬/풀 제어 칩의 출력신호와 교류전압을 도시한 파 형도이다.
본 발명은 푸쉬/풀 제어 칩을 구비한 듀얼 N-MOS 하프-브릿지 인버터에 관한 것으로서, 보다 상세하게는 두 개의 N-MOS FET로 구성된 하프-브릿지 스위치 어셈블리를 제어하여 부하를 구동시키는 푸쉬/풀 제어 칩에 관한 것이다.
TFT LCD 패널의 백라이트 소스용 전원공급부는 인버터 회로를 이용함으로써 에너지 변환을 하여 냉 음극 형광 램프(CCFL)를 작동시킨다. 종래의 인버터 회로는 회로 구조에 따라 하프-브릿지 타입, 풀-브릿지 타입, 및 푸쉬/풀 타입으로 나뉘어진다. 인버터 회로는 직류전원을 교류전원으로 변환하는 회로이다.
도 1에 도시된 바와 같이, 변압기(T1)는 회로를 일차측의 프런트 엔드 회로(101)와 이차측의 백 엔드 회로(102)로 나누고 있다. 일차측의 프론트 엔드 회로(101)는 직류 전원(Vcc), 제 1스위치(Q1), 및 제 2스위치(Q2)를 포함한다. 이차측의 백 엔드 회로(102)는 적어도 하나의 캐패시터(C1, C2, C3), 부하, 및 적어도 하나의 다이오드(D1, D2)를 포함한다. 푸쉬/풀 타입의 제어 칩(103)은 일차측의 프론트 엔드 회로(101)와 이차측의 백 엔드 회로(102) 사이에 연결되어 있다. 또한 도 2를 참조하면, 푸쉬/풀 타입의 제어 칩(103)은 제 1제어신호 a와 제 2제어신호 b를 출력하여 일차측의 프론트 엔드 회로(101)의 두 개의 스위치(Q1, Q2)를 각각 작동시킨다. 직류 전원(Vcc)은 에너지를 공급하기 위해 사용되고, 변압기(T1)는 부하를 구동시키기 위해 직류 전원(Vcc)의 전압을 승압하고 교류전압으로 변환시켜 백 엔드 회로(102)로 공급한다. 변압기(T1)의 이차측의 출력 전압 파형 c는 C점에서의 전압파형이다. 도 2에 도시된 바와 같이, 이차측의 출력 전압 파형 c는 교류 전압 파형이다.
전술한 설명에서, 상기 푸쉬/풀 제어 칩(103)은, Linfinity(Microsemi)사에 의해 생산되는 LX1686, LX1688, LX1691의 푸쉬/풀 제어 칩과, O2Micro International 사에 의해 생산되는 02-9RR의 푸쉬/풀 제어 칩과. Beyond Innovation Technology에 의해 생산되는 BIT3494, BIT3193 푸쉬/풀 제어 칩이 될 수 있다.
도 3에 도시된 바와 같이, 변압기(T2)는 회로를 일차측의 프런트 엔드 회로(201)와 이차측의 백 엔드 회로(202)로 나누고 있다. 일차측의 프론트 엔드 회로(201)는 직류 전원(Vcc), 두 개의 전기적 스위치(Q1, Q2), 하프-브릿지 제어 칩인 TL494, 두 개의 캐패시터(C1, C2), 및 분리 변압기(Tr)를 포함한다. 이차측의 백 엔드 회로(202)는 부하를 포함한다. 도 4를 참조하면, 상기 하프-브릿지 제어 칩인 TL494는 두 개의 출력 단자(D1, D2)를 통해 제어신호 D1-D2를 출력한다. 제어신호 D1-D2는 분리 변압기(Tr)를 통해 두 개의 전기적 스위치(Q1, Q2)를 각각 제어한다. 두 개의 전기적 스위치(Q1, Q2)는 n-채널 FET이거나 p-채널 FET이다. 두 개의 전기적 스위치(Q1, Q2)의 스위칭 동작에 의해 캐패시터(C1, C2)에 축적된 전기 에너지는 커플링 캐패시터(C3)를 통해 변압기(T2)의 일차측 단자(T21)로 전송되어 교류전원으로 변환된다. 캐패시터(C1, C2)의 전압은 직류 전원(Vcc)의 절반(Vcc/2)이다. 교류전원(ac)은 변압기(T2)로 에너지를 공급하기 위해 사용되고, 변압기(T2)는 교류 전원을 승압 및 변환하여 이차측(202)으로 공급함으로써 부하를 구동시킨다.
전술한 설명에서, 사용된 인버터 회로가 하프-브릿지 타입이라면 정상적인 동작을 위해 하프-브릿지 제어 칩이 필요하고, 사용된 인버터 회로가 푸쉬/풀 타입이라면 정상적인 동작을 위해 푸쉬/풀 제어 칩이 필요하게 된다. 따라서, 실제적인 사용에서 융통성과 공통성이 부족하게 된다. 즉, 제어 칩은 함께 사용되거나 구입될 수 없고, 또한 보다 복잡한 회로에서는 적절한 제어 칩이 사용되어야 한다.
따라서, 본 발명의 목적은 푸쉬/풀 제어 칩을 사용하여 듀얼 N-MOS 하프-브릿지 인버터를 구동하는 회로를 제공하는데 있다.
회로는 드라이버를 사용하여 푸쉬/풀 제어 칩의 출력단자와 두 개의 N-MOS FET로 구성된 하프-브릿지 스위치 어셈블리의 제어단자를 연결한다. 회로는 하프-브릿지 스위치 어셈블리 스위치를 작동시키는 푸쉬/풀 제어 칩에 의해 제어된다.
본 발명에 따른 푸쉬/풀 제어 칩을 사용하여 듀얼 N-MOS 하프-브릿지 인버터를 구동하는 회로에서, 드라이버는 종래의 두 개의 N-MOS FET로 구성된 하프-브릿지 인버터와 제어 칩 사이에 연결된다. 제어 칩으로는 푸쉬/풀 제어 칩을 사용하여 두 개의 N-MOS FET의 스위치를 작동시킬 수 있다.
상술한 설명에서, 드라이버는 고주파 변압기, 제 2 저항, 댐퍼, 및 다이오드를 포함한다. 고주파 변압기는 제 1 입력 단자, 제 2 입력 단자, 제 1 출력 단자, 및 제 2 출력 단자를 구비한다. 고주파 변압기의 제 1 입력 단자는 RC 직렬 회로를 거쳐 푸쉬/풀 제어 칩의 출력 단자에 연결되고, 고주파 변압기의 제 2 입력 단자는 기준 단자에 연결되고, 고주파 변압기의 제 1 출력 단자는 제 1 저항을 거쳐 제 1 N-MOS FET의 제어 단자에 연결되고, 고주파 변압기의 제 2 출력 단자는 변압기의 1차측 권선에 연결된다. 제 2 저항은 푸쉬/풀 제어 칩의 다른 출력 단자와 제 2 N-MOS FET의 제어 단자에 연결된다. 댐퍼는 제 1 출력 단자 및 제 2 출력 단자에 연결된다. 다이오드는 제 2 저항과 병렬로 연결된다.
상술한 설명에서, 본 발명은 푸쉬/풀 제어 칩을 사용하여 듀얼 N-MOS 하프-브릿지 인버터를 구동하는 회로를 제공한다. 회로는 드라이버를 사용하여 푸쉬/풀 제어 칩의 제어 신호를 수신하고, 두 개의 N-MOS FET로 구성된 하프-브릿지 스위치 어셈블리의 스위치를 작동시킨다.
도 5에 도시된 바와 같이, 본 발명은 푸쉬/풀 제어 칩을 사용하여 듀얼 N-MOS 하프-브릿지 인버터를 구동하는 회로를 제공한다. 회로는 변압기(T2)의 1차 측에 연결되어 직류 전원을 교류 전원(ac)으로 변환한다. 교류 전원(ac)은 변압기(T2)를 거쳐 부하를 구동시킨다. 상술한 교류 전원(ac)의 첨두 전압은 직류 전원(Vcc)의 전압이다.
도 5를 다시 참조하면, 푸쉬/풀 제어 칩을 사용하여 본 발명의 듀얼 N-MOS 하프-브릿지 인버터를 구동하는 회로는, 푸쉬/풀 제어 칩(103), 드라이버(304), 하프-브릿지 스위치 어셈블리(302), 및 두 개의 캐패시터(C2,C3)를 포함한다. 푸쉬/풀 제어 칩(103)은 두 개의 출력 단자(A,B)를 구비하여 두 개의 제어 신호를 출력 한다. 드라이버(304)는 두 개의 입력 단자 및 두 개의 출력 단자를 구비한다. 두 개의 입력 단자는 푸쉬/풀 제어 칩(103)의 두 개의 출력단자(A,B)에 연결되어 푸쉬/풀 제어 칩(103)에 의해 제어된다. 하프-브릿지 스위치 어셈블리(302)는 두 개의 N-MOS FET(Q1,Q2)로 구성되고, 각각은 제어 단자(G)를 구비한다. 직류 전원(Vcc)을 교류 전원으로 변환하여 변압기(T2)의 1차 측에 전송하기 위해, 두 개의 제어 단자(G)는드라이버(304)의 두 개의 출력 단자에 연결되어 드라이버(304)에 의해 구동된다.
도 5를 다시 참조하면, N-MOS FET(Q1)의 소스(S)는 직류 전원(Vcc)에 연결된다. N-MOS FET(Q2)의 소스(S)는 기준 단자(Gnd)에 연결된다. 전기적 스위치(Q1,Q2)의 드레인(D)은 변압기(T2)의 일차측 단자에 연결된다. 변압기(T2)의 일차측 다른 단자는 캐패시터(C3)를 거쳐 기준 단자(Gnd)에 연결되고, 캐패시터(C2)를 거쳐 직류 전원(Vcc)에 연결된다. N-MOS FET(Q1,Q2)의 제어 단자(G)는 드라이버(304)의 두 개의 출력 단자에 각각 연결된다. 상술한 두 개의 N-MOS FET(Q1,Q2)가 연결되어 하프-브릿지 스위치 어셈블리가 형성된다. 두 개의 N-MOS FET(Q1,Q2)은 양의 반주기 또는 음의 반주기 동안에 구동되어 변압기(T2)의 일차측 단자(T21)에서 교류 전원(ac)을 형성한다.
도 5를 다시 참조하면, 드라이버(304)는 두 개의 N-MOS FET(Q1,Q2)을 구동하기 위해 사용된다. 드라이버(304)는 RC 직렬 회로(3040)를 거쳐 푸쉬/풀 제어 칩의 출력 단자(A)에 연결되고, RC 직렬 회로의 다른 단자는 고주파 변압기(Tr)의 제 1 입력 단자(1)에 연결되고, 고주파 변압기(Tr)의 제 2 입력 단자(2)는 기준 단자 (Gnd)에 연결된다. 고주파 변압기(Tr)의 제 1 출력 단자(3)는 제 1 저항(R2)을 거쳐 N-MOS FET(Q1)의 제어 단자(G)에 연결되고, 고주파 변압기(Tr)의 제 2 출력 단자(4)는 변압기(T2)의 일차측 권선(T21)에 연결된다. 상술한 설명에서, 제 1 입력 단자(1)와 제 1 출력 단자(3)는 동상(同相)이다. 또한, 댐퍼(R4)는 제 1 출력 단자(3)와 제 2 출력 단자(4) 사이에 연결되어 고주파 변압기(Tr)의 링잉(Ringing)으로 인한 N-MOS FET(Q1)의 파괴를 방지한다. 다음에, 드라이버(304)는 제 2 저항(R3)을 통해 푸쉬/풀 제어 칩(103)의 출력 단자(B)와 N-MOS FET(Q2)의 제어 단자(G)를 연결하고, 다이오드(D)는 제 2 저항(R3)과 병렬로 연결된다.
도 6 내지 도 8에 도시된 회로도는 본 발명의 실시예들을 도시하고 있고 캐패시터(C2,C3)의 연결 위치가 도 5의 캐패시터(C2,C3)의 연결 위치와 다르다. 상술한 설명에서, 캐패시터(C2,C3)는 직류 전원(Vcc)을 저장하여 변압기(T2)로 전송한다.
도 5 및 도 9를 참조하면, 푸쉬/풀 제어 칩(103)의 출력 단자(A)는 제 1 제어 신호 a를 출력하고, 푸쉬/풀 제어 칩(103)의 출력 단자(B)는 제 2 제어 신호 b를 출력한다. 제 1 제어 신호 a 및 제 2 제어 신호 b의 클럭은 Beyond Innovation Technology에 의해 생산된 BIT3015의 칩의 POUT1 및 POUT2의 클럭과 같다. 변압기(T2)의 일차측 단자(T21)에서 첨두 전압이 직류 전원(Vcc)의 전압을 가지는 교류 전압을 획득할 수 있다.
도 5 및 도 9를 참조하면, 시간 t1 에서 t2 사이에서는 제 1 제어 신호 a는 높은 값이고, 제 2 제어 신호 b는 낮은 값이다. 제 1 제어 신호 a는 RC 직렬 회로 (3040)를 거쳐 고주파 변압기(Tr)의 제 1 입력 단자(1)로 전송되고, 고주파 변압기(Tr)의 제 1 출력 단자(3)에는 고전압이 유도되어 제어 단자(G)를 통해 N-MOS FET(Q1)을 턴 온 시킨다. 제 2 제어 신호 b는 제 2 저항(R2)를 거쳐 N-MOS FET(Q2)의 제어 단자(G)로 전송되어 N-MOS FET(Q2)를 턴 오프 시킨다. 이때, N-MOS FET(Q1)은 온이되는 반면 N-MOS FET(Q2)은 오프가 된다. 따라서, 캐패시터(C2)에 저장된 전자 에너지는 변압기(T2)의 일차측으로 전송되어 양의 교류 전압(+Vcc/2)이 단자(T21)에서 생성된다. 상술한 설명에서, 두 개의 N-MOS FET(Q1,Q2)는 양의 반주기 동안에 구동된다.
도 5 및 도 9를 참조하면, 시간 t2 에서 t3 사이에서는 제 2 제어 신호 b가 여전히 낮은 값을 유지하는 동안에, 제 1 제어 신호 a는 높은 값에서 낮은 값으로 떨어진다. 고주파 변압기(Tr)의 제 1 입력 단자(1)는 따라서 낮은 값의 제어 신호를 수신한다. 그러므로, 고주파 변압기(Tr)의 제 1 출력 단자(3)에는 낮은 전압이 유도되어 제어 단자(G1)를 통해 N-MOS FET(Q1)을 턴 오프 시킨다. 상술한 설명에서, 시간 t2 에서 t3 사이에서는 두 개의 N-MOS FET(Q1,Q2)는 모두 오프 된다. 따라서 변압기(T2)의 일차측이 개방되어 변압기(T2)에 저장된 에너지를 방출할 수 있다. 이것이 에너지 방출상태이다. 따라서, 변압기(T2)의 일차측 단자(T21)는 전압이 0인 교류 전압(ac)을 수신한다.
도 5 및 도 9를 참조하면, 시간 t3 에서 t4 사이에서는 제 2 제어 신호 b가 낮은 값에서 높은 값으로 상승하는 동안에 제 1 제어 신호 a는 여전히 낮은 값을 유지한다. 이때, N-MOS FET(Q2)이 턴 온 되는 동안 N-MOS FET(Q1)은 오프 되어 있 다. 따라서, 캐패시터(C3)에 저장된 전자 에너지는 변압기(T2)의 일차측으로 전송되어 단자(T21)에서 음의 교류 전압(-Vcc/2)이 생성된다. 상술한 설명에서, 두 개의 N-MOS FET(Q1,Q2)는 음의 반주기 동안에 구동된다.
도 5 및 도 9를 참조하면, 시간 t4 에서 t5 사이에서는 제 2 제어 신호 b가 높은 값에서 낮은 값으로 떨어지는 동안에 제 1 제어 신호 a는 여전히 낮은 값을 유지한다. N-MOS FET(Q1,Q2)의 상태는 시간 t2 에서 t3 사이에서의 상태와 같다. N-MOS FET(Q1,Q2)는 모두 오프가 된다. 따라서 변압기(T2)의 일차측이 개방되어 변압기(T2)에 저장된 에너지를 방출할 수 있다. 이것이 에너지 방출상태이다. 따라서, 변압기(T2)의 일차측 단자(T21)는 전압이 0인 교류 전압을 수신한다.
도 5 및 도 9를 참조하면, 시간 t5 에서 t6 사이에서의 푸쉬/풀 타입의 제어 칩을 사용하여 본 발명의 듀얼 N-MOS 하프-브릿지 인버터를 구동하고 변압기(T2)의 일차측 단자(T21)에서 전압파형(ac)을 획득하는 본 발명의 회로의 동작은, 시간 t1에서 t2 사이에서의 동작과 같다. 상술한 바와 같이, 획득한 AC 전원의 첨두 전압은 직류 전원의 전압(Vcc)이다. 또한, 교류 전원은 승압 및 변환되어 변압기(T2)의 이차측으로 전송되어 부하로 에너지를 공급한다.
정리하면, 본 발명은 푸쉬/풀 제어 칩을 사용하여 듀얼 N-MOS 하프-브릿지 인버터를 구동하는 회로를 제공한다. 회로는 드라이버(304)를 종래의 하프-브릿지 인버터에 연결하고, 인버터 회로를 제어하기 위해 푸쉬/풀 제어 칩(103)을 구비함으로써, 제어 칩의 제한 없이 사용할 수 있어 실제 사용에서 융통성이 있다. 또한, 푸쉬/풀 제어 칩(103)만을 사용하여 푸쉬/풀 타입 인버터 회로와 하프-브릿지 타입 인버터 회로를 동시에 제어할 수 있다.
비록 본 발명은 바람직한 실시예를 참조하여 설명되었지만, 본 발명이 이에 한정되지 않음이 이해될 것이다. 다양한 대체예 및 변형예가 전술한 설명에서 제시되었고, 본 발명이 속한 기술분야에서 통상의 지식을 가진자에게 다른 예들이 제시될 수 있다. 따라서, 이와 같은 모든 대체예 및 변형예는 첨부된 특허청구범위내의 정의된 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명의 회로는 드라이버를 종래의 하프-브릿지 인버터에 연결하고, 인버터 회로를 제어하기 위해 푸쉬/풀 제어 칩을 구비함으로써, 제어 칩의 제한 없이 사용할 수 있어 실제 사용에서 융통성이 있다. 또한, 푸쉬/풀 제어 칩만을 사용하여 푸쉬/풀 인버터 회로와 하프-브릿지 인버터 회로를 동시에 제어할 수 있다.
Claims (5)
- 직류 전력을 교류 전력으로 변환하기 위해 변압기의 일차측에 연결되고 푸쉬/풀 제어 칩을 구비한 듀얼 N-MOS 하프-브릿지 인버터에 있어서, 상기 하프-브릿지 인버터는,두 개의 출력 단자를 구비한 푸쉬/풀 제어 칩;상기 푸쉬/풀 제어 칩의 출력 단자에 연결되는 두 개의 입력 단자를 구비하고, 상기 푸쉬/풀 제어 칩에 의해 제어되는 드라이버;및제 1 N-MOS FET와 제 2 N-MOS FET로 구성되어, 상기 드라이버에 의해 직류 전원을 교류 전원으로 변환하기 위해, 상기 제 1 N-MOS FET 및 제 2 N-MOS FET는 제어 단자를 통해 상기 드라이버의 두 개의 출력 단자에 각각 연결되는 하프-브릿지 스위치 어셈블리;를 포함하고,상기 드라이버는,제 1 입력 단자, 제 2 입력 단자, 제 1 출력 단자, 및 제 2 출력 단자를 구비하고, 상기 제 1 입력 단자는 RC 직렬 회로를 거쳐 상기 푸쉬/풀 제어 칩의 일 출력 단자에 연결되고, 상기 제 2 입력 단자는 기준 단자에 연결되고, 상기 제 1 출력 단자는 제 1 저항을 거쳐 상기 제 1 N-MOS FET의 제어 단자에 연결되고, 상기 제 2 출력 단자는 상기 변압기의 일차측 권선에 연결되는 고주파 변압기;상기 푸쉬/풀 제어 칩의 다른 출력 단자와 제 2 N-MOS FET의 제어 단자에 연결되는 제 2 저항;상기 제 1 출력 단자와 상기 제 2 출력 단자에 연결되는 댐퍼;및상기 제 2 저항과 병렬로 연결되는 다이오드;를 포함하는 것을 특징으로 하는 하프-브릿지 인버터.
- 제 1항에 있어서,상기 제 1 N-MOS FET 및 제 2 N-MOS FET에 상응하여, 양의 반주기 드라이버 및 음의 반주기 드라이버를 더 포함하는 것을 특징으로 하는 하프-브릿지 인버터.
- 제 1항에 있어서,상기 제 1 N-MOS FET 및 제 2 N-MOS FET는 드레인 단자를 통해 상기 변압기의 일차측 권선에 연결되고, 소스 단자를 통해 각각 직류 전원 및 기준 단자에 연 결되는 것을 특징으로 하는 하프-브릿지 인버터.
- 삭제
- 제 1항에 있어서,상기 다이오드의 음극 단자는 상기 푸쉬/풀 제어 칩의 출력 단자에 연결되고, 상기 다이오드의 양극 단자는 상기 제 2 N-MOS FET의 제어 단자에 연결되는 것을 특징으로 하는 하프-브릿지 인버터.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040083956A KR100647967B1 (ko) | 2004-10-20 | 2004-10-20 | 푸쉬/풀 제어 칩을 구비한 듀얼 n-mos 하프 브릿지인버터 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040083956A KR100647967B1 (ko) | 2004-10-20 | 2004-10-20 | 푸쉬/풀 제어 칩을 구비한 듀얼 n-mos 하프 브릿지인버터 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20060034916A KR20060034916A (ko) | 2006-04-26 |
KR100647967B1 true KR100647967B1 (ko) | 2006-11-23 |
Family
ID=37143564
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040083956A KR100647967B1 (ko) | 2004-10-20 | 2004-10-20 | 푸쉬/풀 제어 칩을 구비한 듀얼 n-mos 하프 브릿지인버터 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100647967B1 (ko) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970058385A (ko) * | 1995-12-22 | 1997-07-31 | 타실로 다우너; 랄프 프레준 | 램프 동작용 회로 장치 |
KR200355616Y1 (ko) * | 2004-04-27 | 2004-07-08 | 노틸러스효성 주식회사 | 퇴피분리용 픽업롤러 |
-
2004
- 2004-10-20 KR KR1020040083956A patent/KR100647967B1/ko not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970058385A (ko) * | 1995-12-22 | 1997-07-31 | 타실로 다우너; 랄프 프레준 | 램프 동작용 회로 장치 |
KR200355616Y1 (ko) * | 2004-04-27 | 2004-07-08 | 노틸러스효성 주식회사 | 퇴피분리용 픽업롤러 |
Also Published As
Publication number | Publication date |
---|---|
KR20060034916A (ko) | 2006-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7245509B1 (en) | Half bridge driver | |
TWI384745B (zh) | 用於交替驅動一半或全橋的閘極驅動器裝置 | |
US20070126372A1 (en) | Power supply devices | |
US7291991B2 (en) | Matrix inverter for driving multiple discharge lamps | |
WO2008154811A1 (fr) | Circuit de commande pour commutateurs | |
US7369421B1 (en) | Full bridge driver | |
US7242594B2 (en) | Full bridge inverter with push/pull control chip | |
US7064588B2 (en) | Half-bridge inverter of dual N-MOS with a push/pull control chip | |
US6784867B1 (en) | Voltage-fed push LLC resonant LCD backlighting inverter circuit | |
US20080036391A1 (en) | Half bridge inverter | |
US7173836B2 (en) | Circuit making use of push/pull-type control chip to drive half bridge-type inverter circuit | |
KR100647967B1 (ko) | 푸쉬/풀 제어 칩을 구비한 듀얼 n-mos 하프 브릿지인버터 | |
US20060256598A1 (en) | Inverter device | |
US7342813B1 (en) | Half bridge inverter with dual N-MOS | |
US7443701B2 (en) | Double-ended converter | |
US7067989B2 (en) | Modularized inverter control circuit | |
KR100579213B1 (ko) | 푸시/풀 제어 칩을 가지는 풀 브릿지 인버터 | |
US7426124B2 (en) | DC-AC converter | |
KR100782659B1 (ko) | 듀얼 n-mos를 갖는 하프 브릿지 인버터 | |
KR100579212B1 (ko) | 하프 브릿지형 인버터 회로를 구동하기 위해 푸시/풀형 제어 칩을 사용하는 장치 | |
KR100831537B1 (ko) | 하프 브릿지 드라이버 | |
CN100421347C (zh) | 利用推挽式控制芯片驱动双n-mos的半桥式换流电路 | |
US7564673B2 (en) | Control circuit for converters | |
KR100831536B1 (ko) | 풀 브릿지 드라이버 | |
KR20060020927A (ko) | 모듈화된 인버터 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |