KR100644528B1 - Method for manufacturing stack type electric double layer capacitor - Google Patents

Method for manufacturing stack type electric double layer capacitor Download PDF

Info

Publication number
KR100644528B1
KR100644528B1 KR1020050096542A KR20050096542A KR100644528B1 KR 100644528 B1 KR100644528 B1 KR 100644528B1 KR 1020050096542 A KR1020050096542 A KR 1020050096542A KR 20050096542 A KR20050096542 A KR 20050096542A KR 100644528 B1 KR100644528 B1 KR 100644528B1
Authority
KR
South Korea
Prior art keywords
double layer
electric double
layer capacitor
current collector
manufacturing
Prior art date
Application number
KR1020050096542A
Other languages
Korean (ko)
Inventor
서영기
김강윤
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050096542A priority Critical patent/KR100644528B1/en
Application granted granted Critical
Publication of KR100644528B1 publication Critical patent/KR100644528B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G9/038
    • H01G9/155
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Abstract

A method for manufacturing a stack type electric double layer capacitor is provided to simplify a manufacturing process thereof without performing an accurate alignment operation required in a cell stacking process. A plurality of polarizing electrodes are formed on a current collector film. A gasket is installed to surround a periphery of each of the polarizing electrodes. Two intermediate products are arranged opposite to each other at both sides of a separator. The gaskets are fused by heat in order to integrate the intermediate products. The current collector crosses the current collector film and the gaskets between adjacent separators in order to form a plurality of basic cell arrays(35).

Description

적층형 전기 이중층 캐패시터의 제조방법{METHOD FOR MANUFACTURING STACK TYPE ELECTRIC DOUBLE LAYER CAPACITOR}Manufacturing method of multilayer electric double layer capacitor {METHOD FOR MANUFACTURING STACK TYPE ELECTRIC DOUBLE LAYER CAPACITOR}

도 1a는 종래의 전기 이중층 캐패시터의 기본 셀의 구성을 나타내는 도면이다.1A is a diagram showing the configuration of a basic cell of a conventional electric double layer capacitor.

도 1b는 도 1a의 기본 셀이 순차 적층되어 이루어진 종래의 전기 이중층 캐패시터의 구성을 나타내는 도면이다.FIG. 1B is a diagram illustrating a configuration of a conventional electric double layer capacitor in which the basic cells of FIG. 1A are sequentially stacked.

도 2는 본 발명의 바람직한 일 실시예에 따른 적층형 전기 이중층 캐패시터의 제조방법을 개략적으로 나타내는 도면이다. 2 is a view schematically showing a method of manufacturing a stacked type electric double layer capacitor according to an embodiment of the present invention.

본 발명은 전기 이중층 캐패시터의 제조방법에 관한 것으로서, 더욱 상세하게는 기본 셀이 적층된 형태의 전기 이중층 캐패시터의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing an electric double layer capacitor, and more particularly, to a method for manufacturing an electric double layer capacitor having a stacked base cell.

일반적인 캐패시터는 대향하는 두 개의 전극 사이에 유전체를 개재함으로써 그 재료가 가지는 유전율에 따라 캐패시터에 축적되는 정전용량이 결정된다. 그러나 전기 이중층 캐패시터는 유전체를 사용하는 다른 캐패시터와는 달리 고체와 액체의 다른 2층이 접한 그 계면에 정(+)과 부(-)의 전하가 매우 짧은 거리를 두고 분포됨으로써 캐패시터를 형성한다.In a typical capacitor, a dielectric material is interposed between two opposing electrodes to determine the capacitance accumulated in the capacitor according to the dielectric constant of the material. However, unlike other capacitors that use dielectrics, electric double layer capacitors form capacitors by distributing positive and negative charges at very short distances at the interface between two layers of solid and liquid.

이 계면에 분포된 층을 '전기 이중층(Electric Double layer)'이라 부르며 이것을 이용한 캐패시터를 전기 이중층 캐패시터로 분류한다.The layer distributed at this interface is called an electric double layer, and the capacitor using the same is classified as an electric double layer capacitor.

전기 이중층 캐패시터의 고체에는 표면적이 보다 큰 소재를 사용함으로써 전기 이중층을 많이 형성하여 보다 큰 용량을 얻을 수 있다. 따라서 전기 이중층 캐패시터에는 표면적이 1000㎡/g 이상이나 되는 활성탄 분말이나 활성탄 섬유를, 액체에는 희(希)황산 수용액 등을 각각 사용하여 종래의 캐패시터의 용량영역을 훨씬 초과하는 F(Farad) 단위의 고용량의 캐패시터를 얻을 수 있다.By using a material having a larger surface area for the solid of the electric double layer capacitor, a large capacity can be obtained by forming many electric double layers. Therefore, an activated carbon powder or activated carbon fiber having a surface area of 1000 m 2 / g or more for the electric double layer capacitor and a rare sulfuric acid aqueous solution are used for the liquid, respectively. A high capacity capacitor can be obtained.

이러한 전기 이중층 캐패시터는 전해콘덴서와 이차전지의 중간적인 특성을 갖는 에너지저장장치로써 급속충방전이 가능하며 높은 효율, 반영구적인 수명 특성으로 이차전지의 병용 및 대체 가능한 에너지저장장치로 주목을 받고 있다. Such an electric double layer capacitor is an energy storage device having an intermediate characteristic between an electrolytic capacitor and a secondary battery, and thus can be rapidly charged and discharged.

또한, 전기 이중층 콘덴서는 전지와는 달리 에너지를 단시간에 입/출력할 수 있어 정류회로, 잡음 감쇠 및 전원용 펄스 발생 등에 이용된다. 또한, 다른 전기화학 콘덴서에 비하여 용량이 비약적으로 증대되어 고출력 펄스 파워 능력과 고용량 에너지저장 능력을 가지므로 전지와 더불어 소형 경량의 전기 화학적 에너지 저장장치, 대 출력 펄스파워 및 피크파워의 부하 평준화용으로의 응용이 추진되고 있다.In addition, unlike a battery, an electric double layer capacitor can input and output energy in a short time, and thus is used for rectification circuits, noise attenuation, and power generation pulses. In addition, its capacity is dramatically increased compared to other electrochemical capacitors, and has a high output pulse power capability and a high capacity energy storage capability. Therefore, it is used for load leveling of small and lightweight electrochemical energy storage devices, large output pulse power, and peak power in addition to batteries. Is being promoted.

뿐만 아니라 여러 가지 에너지 저장장치 중에서 환경 친화적 재료를 사용하고, 긴 수명과 고 충방전 효율 등으로 인하여 친환경적, 경제적 측면에서 전기이중층 콘덴서의 중요성이 더욱 부각되고 있다. 이러한 전기 이중층 콘덴서는 군사용, 우주항공용, 의료용, 전기자동차(HEV) 등의 고부가 장비의 대출력 펄스 파워의 주 전원 및 보조 전원으로 사용될 전망이다.In addition, due to the use of environmentally friendly materials among various energy storage devices, and long life and high charge and discharge efficiency, the importance of the electric double layer capacitor in the eco-friendly and economical aspects is becoming more important. The electric double layer capacitor is expected to be used as a main power source and an auxiliary power source for high output pulse power of high value-added equipment such as military, aerospace, medical, and electric vehicle (HEV).

도 1a는 종래의 전기 이중층 캐패시터의 기본 셀의 구성을 나타내는 도면이며, 도 1b는 도 1a의 기본 셀이 순차 적층되어 이루어진 종래의 전기 이중층 캐패시터의 구성을 나타내는 도면이다.FIG. 1A is a diagram illustrating a configuration of a basic cell of a conventional electric double layer capacitor, and FIG. 1B is a diagram illustrating a configuration of a conventional electric double layer capacitor formed by sequentially stacking the basic cells of FIG. 1A.

도 1a를 참조하면, 종래의 전기 이중층 캐패시터는 시트형 다공질의 세퍼레이터(11; separator)와, 세퍼레이터(11)의 표면 및 이면에 상기 세퍼레이터와 두께 방향으로 맞추어 배치되는 한 쌍의 평판형 분극전극(12, 12)과, 이들 분극전극(12, 12)의 세퍼레이터(11)에 대한 반대측에 상기 분극전극(12, 12)과 두께 방향으로 맞추어 배치되는 한 쌍의 시트형 집전체(13, 13)와, 세퍼레이터(11) 및 분극전극(12, 12)의 두께 방향으로 직교하는 방향의 주위에 배치되는 동시에 집전체(13, 13) 사이에 개재된 프레임 형상의 가스켓(14)을 가지며, 내부에 전해액이 함유된 상태로 밀봉되는 기본 셀(10)을 구비하고 있다.Referring to FIG. 1A, a conventional electric double layer capacitor includes a sheet-shaped porous separator 11 and a pair of flat polarization electrodes 12 arranged on the front and rear surfaces of the separator 11 in the thickness direction with the separator. 12, a pair of sheet current collectors 13 and 13 disposed on the opposite side of the separators 11 of the polarizing electrodes 12 and 12 in a thickness direction with the polarizing electrodes 12 and 12, The separator 11 and the polarizing electrodes 12 and 12 are disposed around the direction orthogonal to the thickness direction, and have a frame-shaped gasket 14 interposed between the current collectors 13 and 13, and an electrolyte solution is formed therein. The base cell 10 sealed in the contained state is provided.

종래의 전기 이중층 캐패시터는 원하는 내전압 및 정전용량을 얻기 위하여 도 1b에 도시된 바와 같이 상술한 구조의 기본 셀(10)을 직렬로 적층하여 구성된다.The conventional electric double layer capacitor is constructed by stacking the basic cells 10 of the above-described structure in series as shown in FIG. 1B to obtain a desired withstand voltage and capacitance.

도 1b를 참조하면, 종래의 전기 이중층 캐패시터(1)는 하나 이상의 기본 셀(10)로 이루어지는데, 여기에서는 기본 셀(10)을 5층 직렬로 적층시킨 복층 셀(20)을 예로 제시하고 있다. Referring to FIG. 1B, a conventional electric double layer capacitor 1 is composed of one or more basic cells 10, which shows an example of a multilayer cell 20 in which five layers of basic cells 10 are stacked in series. .

기본 셀(10)의 두께 방향에서의 양 외측단의 집전체(12, 12)의 외측에 각각 리드 단자를 갖는 전극판(21)이 밀착되고, 이들의 전체는 외장 패키지(22)로 외장되어 있다. 상기 외장 공정은 통상 감압 상태에서 행해진다.Electrode plates 21 each having a lead terminal are brought into close contact with the outer side of the current collectors 12 and 12 at both outer ends in the thickness direction of the base cell 10, and the entirety thereof is covered with an outer package 22. have. The exterior step is usually performed under reduced pressure.

리드 단자 부착 전극판(21)은 구리 표면에 땜납 도금을 실시하여 이루어지는 것으로, 평판형 전극판 본체(24)와, 그 전극판 본체(24)로부터 연장되는 띠 모양의 리드 단자(25)를 가지고 있다. 전극판 본체(24)는 복층 셀(20)의 적층 방향에서의 양단의 집전체(13, 13)와 도전성 접착제 등을 통해 접합된다.The electrode plate 21 with lead terminals is formed by soldering a copper surface, and has a flat electrode plate body 24 and a strip-shaped lead terminal 25 extending from the electrode plate body 24. have. The electrode plate main body 24 is bonded with the electrical power collectors 13 and 13 at both ends in the lamination direction of the multilayer cell 20 via conductive adhesives and the like.

외장 패키지(22)는 알루미늄과 수지를 복합시킨 라미네이트 필름으로 이루어지고 있고, 절연성 수지가 외표면을 구성한다.The exterior package 22 consists of a laminated film which compounded aluminum and resin, and an insulating resin comprises an outer surface.

그런데 원하는 내전압 이상을 만족시키기 위해 다수의 기본 셀(10)을 그 집전체(13)를 접촉부로 하여 직렬 적층하는 종래의 적층형 전기 이중층 캐패시터의 경우, 기본 셀들을 적층함에 있어서 각 기본 셀 층들 간의 정교할 정렬이 요구된다. However, in the case of a conventional stacked type electric double layer capacitor in which a plurality of basic cells 10 are stacked in series with the current collector 13 as a contact portion in order to satisfy a desired withstand voltage or more, the precision between the respective basic cell layers in stacking the basic cells is increased. Sorting is required.

따라서, 간단한 방법으로 정밀하게 기본 셀들을 적층할 수 있는 방법의 개발이 요망된다.Therefore, it is desirable to develop a method capable of precisely stacking basic cells in a simple manner.

본 발명은 위와 같은 종래기술의 문제점을 해결하기 위한 것으로서, 간편한 방법으로 정밀하게 기본 셀들을 적층할 수 있는 적층형 전기 이중층 캐패시터의 제조방법을 제공하는 것을 그 목적으로 한다.The present invention is to solve the problems of the prior art as described above, it is an object of the present invention to provide a method of manufacturing a stacked type electric double layer capacitor capable of stacking the basic cells in a simple manner.

상기와 같은 목적 달성을 위해, 본 발명에 따른 전기 이중층 캐패시터의 제조방법은, (a) 집전체 필름 상에 복수의 분극전극을 형성하는 단계; (b) 각 분극전극의 주위를 둘러싸는 가스켓을 설치하는 단계; (c) 세퍼레이터를 사이에 두고 상기 (a) 및 (b) 단계를 포함하는 공정에 의해 만들어진 두 개의 중간 생성물을 대향 배치하는 단계; (d) 상기 두 개의 중간 생성물이 일체화될 수 있도록 상기 두 개의 가스켓을 열융착시키는 단계; 및 (e) 일측 집전체가 상호 연결된 복수의 기본 셀 어레이를 형성하도록 인접한 세퍼레이터들 사이를 가로지르는 방향으로 상하 교대로 집전체 필름 및 가스켓을 절단하는 단계를 포함한다.In order to achieve the above object, the manufacturing method of the electric double layer capacitor according to the present invention, (a) forming a plurality of polarizing electrodes on the current collector film; (b) installing a gasket surrounding the periphery of each polarizing electrode; (c) opposedly placing two intermediate products produced by the process comprising the steps (a) and (b) with a separator therebetween; (d) heat-sealing the two gaskets so that the two intermediate products can be integrated; And (e) cutting the current collector film and the gasket in an up and down alternating direction in a direction crossing the adjacent separators so that one current collector forms a plurality of basic cell arrays interconnected.

이때, 본 발명에 따른 전기 이중층 캐패시터의 제조방법은, 상호 연결된 기본 셀들의 집전체의 외측 면이 서로 맞닿도록 상기 기본 셀 어레이를 접는 단계를 더 포함할 수 있다.In this case, the method of manufacturing an electric double layer capacitor according to the present invention may further include folding the base cell array such that the outer surfaces of the current collectors of the interconnected base cells abut each other.

또한, 본 발명에 따른 전기 이중층 캐패시터의 제조방법은, 상기 (a) 단계 및 (b) 단계의 사이 또는 상기 (b) 단계 및 (c)의 사이에 상기 분극전극에 전해액을 주입하는 단계를 더 포함할 수 있다.In addition, the method of manufacturing an electric double layer capacitor according to the present invention further comprises the step of injecting an electrolyte solution into the polarization electrode between the step (a) and (b) or between the step (b) and (c). It may include.

또한, 본 발명에 따른 전기 이중층 캐패시터의 제조방법에 있어서, 상기 집전체 필름은 탄소 분말을 함유한 도전성 수지 필름으로 이루어질 수 있다.In addition, in the method of manufacturing an electric double layer capacitor according to the present invention, the current collector film may be made of a conductive resin film containing carbon powder.

또한, 본 발명에 따른 전기 이중층 캐패시터의 제조방법에 있어서, 상기 집전체 필름은 가요성(flexibility)가 있는 수지 필름으로 이루어질 수 있다.In addition, in the method of manufacturing an electric double layer capacitor according to the present invention, the current collector film may be made of a resin film having flexibility.

이하에서는 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment according to the present invention.

도 2는 본 발명의 바람직한 일 실시예에 따른 적층형 전기 이중층 캐패시터의 제조방법을 개략적으로 나타내는 도면이다. 2 is a view schematically showing a method of manufacturing a stacked type electric double layer capacitor according to an embodiment of the present invention.

도 2a에 도시한 바와 같이, 먼저 집전체 필름(33) 상에 다수의 분극전극(32)을 형성한다. As shown in FIG. 2A, first, a plurality of polarization electrodes 32 are formed on the current collector film 33.

집전체 필름(33)은 탄소 분말을 함유하는 스티렌-에틸렌-부틸렌-스티렌 공중합체 수지로 이루어진 도전성 필름인 것이 바람직하다. 또한, 상기 집전체 필름(33)은 가요성(flexibility)이 있는 수지 필름인 것이 바람직하다. The current collector film 33 is preferably a conductive film made of styrene-ethylene-butylene-styrene copolymer resin containing carbon powder. In addition, it is preferable that the said collector film 33 is a resin film with flexibility.

분극전극(32)을 형성하는 방법은, 예를 들면, 집전체 필름(33)의 상부에 마스크(미도시)를 설치하고 상기 마스크에 형성된 개구를 통해 분극전극(32)을 구성하는 물질, 예를 들면 도전재 분말에 바인더 및 용매를 혼합한 슬러리를 분사하여 소정의 패턴을 형성하고, 이를 열풍 등을 이용하여 건조시킨 후, 롤러(미도시)를 이용하여 열압착하는 방법에 의해 형성될 수 있다. The method for forming the polarization electrode 32 may include, for example, a material (eg, a material) constituting the polarization electrode 32 through an opening formed in the mask and having a mask (not shown) on the current collector film 33. For example, a slurry in which a binder and a solvent are mixed with the conductive powder may be sprayed to form a predetermined pattern, dried using hot air, or the like, followed by thermocompression bonding using a roller (not shown). have.

분극전극(32)의 구성 성분 중 바인더는 전극을 구성하는 도전재 분말들 간의 결착력 또는 분극전극(32)과 집전체 필름(33) 간의 결착력을 부여하고 전극밀도 (g/㎤) 및 구성 성분들 간의 접촉저항을 감소시키는 역할을 한다.Among the components of the polarizing electrode 32, the binder imparts a binding force between the conductive material powders constituting the electrode or a binding force between the polarizing electrode 32 and the current collector film 33, and has an electrode density (g / cm 3) and components. It serves to reduce the contact resistance of the liver.

바람직하게는, 상기 바인더에는 카르복시메틸셀룰로스 , 폴리비닐알콜, 폴리비닐플루라이드, 폴리비닐피롤리돈, 메틸셀룰로스 등이 사용된다. Preferably, the binder is carboxymethyl cellulose, polyvinyl alcohol, polyvinyl fluoride, polyvinylpyrrolidone, methyl cellulose and the like.

또한, 도전재로서는, 예를 들어, 과립상의 아세틸렌 블랙, 슈퍼 피 블랙(Super P Black), 카본 블랙, 활성카본, 하드 카본(Hard carbon), 소프트 카본 (Soft carbon), 그라파이트(Graphite), 금속 분말 (Al, Pt, Ni, Cu, Au, Stainless steel 또는 기술한 금속의 한 종류 이상을 포함하는 합금)과, 기술한 금속을 무전해 도금에 의해 카본 블랙(Carbon black), 활성카본(Activated carbon), 하드카본(Hard carbon), 소프트 카본(Soft carbon), 그라파이트(Graphite)에 코팅한 분말 중 한 종류 또는 두 종류 이상이 혼합된 것을 사용할 수 있으나, 반드시 이에 한정되는 것은 아니다.As the conductive material, for example, granular acetylene black, Super P Black, carbon black, activated carbon, hard carbon, soft carbon, graphite, metal Powder black (Al, Pt, Ni, Cu, Au, Stainless steel or alloy containing one or more of the metals described), and carbon black and activated carbon by electroless plating ), Hard carbon (soft carbon), soft carbon (Soft carbon), graphite (Graphite) may be used in one or a mixture of two or more kinds of powders, but is not limited thereto.

분극전극(32)을 집전체 필름(33) 상에 형성한 후에, 도 2b에 도시된 바와 같이, 진공 중에서 분극전극(32)에 전해액을 주입한다. After the polarization electrode 32 is formed on the current collector film 33, the electrolyte is injected into the polarization electrode 32 in a vacuum as shown in FIG. 2B.

전해액으로서는 황산이나 수산화칼륨 등을 물에 용해시킨 수용액계 전해액, 프로필렌카보네이트 등의 유기용매에 전해질로서 4급 암모니아염을 용해시킨 유기계 전해액을 사용할 수 있으나, 이에 한정되는 것은 아니다. The electrolyte may be an aqueous electrolyte solution in which sulfuric acid, potassium hydroxide or the like is dissolved in water, or an organic electrolyte solution in which a quaternary ammonia salt is dissolved as an electrolyte in an organic solvent such as propylene carbonate, but is not limited thereto.

본 실시예에서는 후술하는 가스켓(34)의 설치 전에 전해액을 주입하였지만, 필요에 따라 가스켓(34)의 설치 후에 전해액을 주입하여도 좋다.In the present embodiment, the electrolyte is injected before the installation of the gasket 34 described later. However, the electrolyte may be injected after the installation of the gasket 34 as necessary.

다음에, 도 2c에 도시된 바와 같이, 분극전극(32)을 수납할 수 있는 개구를 갖는 예를 들어 프레임 형상의 가스켓(34)을 설치한다. Next, as shown in Fig. 2C, for example, a frame-shaped gasket 34 having an opening capable of accommodating the polarization electrode 32 is provided.

가스켓(34)의 재질로는 예를 들면, ABS, 부틸고무, 폴리올레핀계 수지 등의 수지가 사용될 수 있다. 바람직하게는, 가스켓(34)의 재질은 무색 투명한 폴리올레핀계 수지이다. 폴리올레핀계 수지는 화학 특성, 열 특성, 기계적 강도의 측면에서 가스켓(34)이 필요로 하는 모든 요건을 만족할 수 있고, 무색 투명하기 때문에 제조공정에서 전해액이 누설되는 것을 육안으로 확인할 수 있는 장점이 있다.As the material of the gasket 34, for example, a resin such as ABS, butyl rubber, polyolefin resin, or the like may be used. Preferably, the gasket 34 is made of colorless transparent polyolefin resin. Since the polyolefin resin can satisfy all the requirements of the gasket 34 in terms of chemical properties, thermal properties, and mechanical strength, and is colorless and transparent, there is an advantage of visually confirming that the electrolyte leaks in the manufacturing process. .

다음에, 도 2d에 도시된 바와 같이, 가스켓(34) 상에 세퍼레이터(31)를 설치한다. Next, as shown in FIG. 2D, a separator 31 is provided on the gasket 34.

이때, 인접한 세퍼레이터들(31, 31) 사이에 가스켓(34)의 상단면의 일부가 노출될 수 있는 공간이 형성되는 것이 바람직하다. 이렇게 확보된 인접한 세퍼레이터들(31, 31) 사이의 공간은 후술하는 공정에서의 두 개의 가스켓(34, 34) 간의 열융착을 가능하게 한다.At this time, it is preferable that a space is formed between the adjacent separators 31 and 31 to expose a part of the upper surface of the gasket 34. The space between adjacent separators 31 and 31 secured in this way enables thermal fusion between the two gaskets 34 and 34 in the process described later.

다음에, 도 2e에 도시된 바와 같이, 도 2a 내지 도 2c의 공정에 의해 제조된 중간 생성물들을 세퍼레이터(31)를 사이에 두고 서로 대향하도록 설치한다. 그리고 세퍼레이터(31)를 사이에 두고 대향하는 가스켓(34, 34)이 서로 접합되도록 상기 중간 생성물들을 상하 방향으로 열압착하여 도 2f에 도시된 바와 같은 구조체를 제조한다. Next, as shown in FIG. 2E, intermediate products produced by the process of FIGS. 2A to 2C are installed to face each other with the separator 31 interposed therebetween. Then, the intermediate products are thermally compressed in the vertical direction so that the opposing gaskets 34 and 34 are bonded to each other with the separator 31 interposed therebetween, thereby producing a structure as shown in FIG. 2F.

다음, 도 2f에 도시된 구조체의 인접한 세퍼레이터(31, 31) 사이를 가로지르는 점선으로 도시된 절단선(C)을 따라 상하 교대로 집전체 필름(33) 및 가스켓(34, 34)을 절단한다. 절단선(C)에 의해 구분되는 영역은 전기 이중층 캐패시터의 하나의 기본 셀(30)을 형성하는데, 각 기본 셀(30)이 인접한 다른 기본 셀(30)과 완전히 분리되지 않고, 어느 한쪽의 집전체 필름(33)에 의해 서로 연결되도록 절단하는 것이 중요하다. Next, the current collector film 33 and the gaskets 34 and 34 are cut in alternating directions along the cutting line C shown by a dotted line across the adjacent separators 31 and 31 of the structure shown in FIG. 2F. . The area divided by the cutting line C forms one base cell 30 of the electric double layer capacitor, in which each base cell 30 is not completely separated from other adjacent base cells 30, and either house It is important to cut so as to be connected to each other by the entire film 33.

여기서, 다수의 기본 셀(30)이 인접한 다른 기본 셀(30)과 일측 집전체 필름(33)에 의해 서로 연결되며 길이 방향으로 배열된 도 2g와 같은 기본 셀 어레이(35)가 얻어진다. Here, a base cell array 35 as shown in FIG. 2G is obtained in which a plurality of base cells 30 are connected to each other by adjacent base cells 30 and one current collector film 33 and arranged in the longitudinal direction.

마지막으로, 서로 연결된 기본 셀(30)의 집전체 필름(33)의 외측 면이 서로 맞닿게 도 2g에 도시된 화살표 방향으로 기본 셀 어레이(35)를 접는다. 이미 기술한 바와 같이, 집전체 필름(33)에는 가요성(flexibility)이 있는 수지 필름을 사용하기 때문에 위와 같이 집전체 필름(33)을 접는다 하더라도, 집전체 필름(33)이 절단되는 문제는 없다.Finally, the base cell array 35 is folded in the direction of the arrow shown in FIG. 2G so that the outer faces of the current collector films 33 of the base cells 30 connected to each other abut each other. As described above, since the resin film having flexibility is used for the current collector film 33, even if the current collector film 33 is folded as described above, there is no problem that the current collector film 33 is cut. .

도 2g에 도시된 화살표 방향으로 각 기본 셀(30)을 접는 공정에 의해 복수의 기본 셀(30)이 그 두께 방향으로 적층된 기본 셀 적층 구조체를 만든다.By the process of folding each base cell 30 in the direction of the arrow shown in FIG. 2G, a base cell stack structure in which a plurality of base cells 30 are stacked in the thickness direction thereof is produced.

도시하지는 않았지만, 위와 같은 방법에 의해 적층된 기본 셀 적층 구조체의 상하 양단에 있는 기본 셀(30)의 집전체(31) 표면에 외부 전극을 부착하고, 외장 패키지로 외장하여 최종적인 전기 이중층 캐패시터를 제조할 수 있다. Although not shown, an external electrode is attached to the surface of the current collector 31 of the base cell 30 on the upper and lower ends of the base cell stack structure stacked by the above method, and the final electric double layer capacitor is attached by exterior packaging. It can manufacture.

상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대한 통상의 지식을 가지는 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다. Preferred embodiments of the present invention described above are disclosed for purposes of illustration, and those skilled in the art having ordinary knowledge of the present invention will be able to make various modifications, changes, additions within the spirit and scope of the present invention, such modifications, changes and Additions should be considered to be within the scope of the following claims.

본 발명에 의하면, 종래의 전기 이중층 캐패시터의 기본 셀의 적층 공정에서 요구되던 정밀한 정렬이 필요 없이도 전기 이중층 캐패시터를 간단히 제조할 수 있다. According to the present invention, the electric double layer capacitor can be simply manufactured without the necessity of the precise alignment required in the lamination process of the basic cell of the conventional electric double layer capacitor.

또한, 본 발명에 따라 제조된 전기 이중층 캐패시터는 각 기본 셀간의 집전 체의 연결이 끊어지지 않아 전기적으로 연결이 확실하다. In addition, the electrical double layer capacitor manufactured in accordance with the present invention is electrically connected to the current collector between each base cell is not broken.

Claims (6)

(a) 집전체 필름 상에 복수의 분극전극을 형성하는 단계;(a) forming a plurality of polarizing electrodes on the current collector film; (b) 각 분극전극의 주위를 둘러싸는 가스켓을 설치하는 단계;(b) installing a gasket surrounding the periphery of each polarizing electrode; (c) 세퍼레이터를 사이에 두고 상기 (a) 및 (b) 단계를 포함하는 공정에 의해 만들어진 두 개의 중간 생성물을 대향 배치하는 단계;(c) opposedly placing two intermediate products produced by the process comprising the steps (a) and (b) with a separator therebetween; (d) 상기 두 개의 중간 생성물이 일체화될 수 있도록 상기 두 개의 가스켓을 열융착시키는 단계; 및(d) heat-sealing the two gaskets so that the two intermediate products can be integrated; And (e) 일측 집전체가 상호 연결된 복수의 기본 셀 어레이를 형성하도록 인접한 세퍼레이터들 사이를 가로지르는 방향으로 상하 교대로 집전체 필름 및 가스켓을 절단하는 단계를 포함하는 것을 특징으로 하는 전기 이중층 캐패시터의 제조방법.(e) fabricating an electric double layer capacitor, comprising cutting the current collector film and the gasket alternately in a direction crossing the adjacent separators so that one current collector forms a plurality of basic cell arrays interconnected. Way. 제 1 항에 있어서,The method of claim 1, (f) 상호 연결된 기본 셀들의 집전체의 외측 면이 서로 맞닿도록 상기 기본 셀 어레이를 접는 단계를 더 포함하는 것을 특징으로 하는 전기 이중층 캐패시터의 제조방법. (f) folding the base cell array such that the outer faces of the current collectors of interconnected base cells abut each other. 제 1 항에 있어서,The method of claim 1, 상기 (a) 단계 및 (b) 단계의 사이에 상기 분극전극에 전해액을 주입하는 단계를 포함하는 것을 특징으로 하는 전기 이중층 캐패시터의 제조방법.And injecting an electrolyte solution into the polarization electrode between the steps (a) and (b). 제 1 항에 있어서,The method of claim 1, 상기 (b) 단계 및 (c) 단계의 사이에 상기 분극전극에 전해액을 주입하는 단계를 포함하는 것을 특징으로 하는 전기 이중층 캐패시터의 제조방법. And injecting an electrolyte solution into the polarization electrode between the steps (b) and (c). 제 1 항에 있어서,The method of claim 1, 상기 집전체 필름은 탄소 분말을 함유한 도전성 수지 필름으로 이루어진 것을 특징으로 하는 전기 이중층 캐패시터의 제조방법.The current collector film is a method of manufacturing an electric double layer capacitor, characterized in that the conductive resin film containing carbon powder. 제 1 항에 있어서,The method of claim 1, 상기 집전체 필름은 가요성이 있는 수지 필름으로 이루어진 것을 특징으로 하는 전기 이중층 캐패시터의 제조방법.The current collector film is a manufacturing method of an electric double layer capacitor, characterized in that consisting of a flexible resin film.
KR1020050096542A 2005-10-13 2005-10-13 Method for manufacturing stack type electric double layer capacitor KR100644528B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050096542A KR100644528B1 (en) 2005-10-13 2005-10-13 Method for manufacturing stack type electric double layer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050096542A KR100644528B1 (en) 2005-10-13 2005-10-13 Method for manufacturing stack type electric double layer capacitor

Publications (1)

Publication Number Publication Date
KR100644528B1 true KR100644528B1 (en) 2006-11-10

Family

ID=37654265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050096542A KR100644528B1 (en) 2005-10-13 2005-10-13 Method for manufacturing stack type electric double layer capacitor

Country Status (1)

Country Link
KR (1) KR100644528B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010030073A1 (en) * 2008-09-10 2010-03-18 Edlc Co., Ltd. Surface-mounted supercapacitor and method of manufacturing the same
US11315733B2 (en) * 2019-09-20 2022-04-26 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic parts with conductive resin

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327887A (en) * 2003-04-28 2004-11-18 Sanyo Electric Co Ltd Capacitor array or battery array
JP2005260036A (en) 2004-03-12 2005-09-22 Nec Tokin Corp Electric double-layer capacitor and its manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327887A (en) * 2003-04-28 2004-11-18 Sanyo Electric Co Ltd Capacitor array or battery array
JP2005260036A (en) 2004-03-12 2005-09-22 Nec Tokin Corp Electric double-layer capacitor and its manufacturing method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
16327887

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010030073A1 (en) * 2008-09-10 2010-03-18 Edlc Co., Ltd. Surface-mounted supercapacitor and method of manufacturing the same
US11315733B2 (en) * 2019-09-20 2022-04-26 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic parts with conductive resin
US11721485B2 (en) 2019-09-20 2023-08-08 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic parts

Similar Documents

Publication Publication Date Title
KR100848788B1 (en) Electrode Assembly Having Electrode Tabs of the Same Size in Joint Portion thereof and Electrochemical Cell Containing the Same
KR100905390B1 (en) Pouch-type Secondary Battery Having Improved Safety by Preventing Internal Moving of Electrode Assembly
KR100644529B1 (en) Separator sheet and method for manufacturing electric double layer capacitor using the same
US20110256444A1 (en) Secondary battery having third terminal in addition to positive and negative electrode terminals and storage battery using the same
KR101072681B1 (en) Laminate secondary battery
JP6698869B2 (en) Battery pack with electrode terminal connection plate
CN108511763B (en) Battery and battery manufacturing method
KR20080009350A (en) Secondary battery having improved capacitance and safety
JP5645116B2 (en) Storage package structure, electrochemical device, and electrochemical module
KR101735511B1 (en) Battery cell with patterned shape and Method for manufacturing the same
JPH1050568A (en) Electrical double-layer capacitor
KR100871345B1 (en) Secondary Battery of Improved Safety and Capacity
KR100720994B1 (en) Method for manufacturing of ultra-thin electric double layer capacitor
KR20170130854A (en) Rechargeable battery, bipolar electrode and bipolar electrode manufacturing method
KR101843868B1 (en) Battery Module Provided with Safety Member Containing Insulating Liquid Material on Outermost Surface and Battery Pack Comprising the Same
KR100644528B1 (en) Method for manufacturing stack type electric double layer capacitor
TW201143190A (en) Lithium ion battery assembly
KR20210129489A (en) Battery module
US20110188169A1 (en) Electric double layer capacitor cell, electric double layer capacitor package having the same, and methods of manufacturing the same
KR101650860B1 (en) Battery Cell Having Separation Film of Suppressed Thermal Shrinkage
KR20170027579A (en) A battery module having an improved cooling structure
JPH09259860A (en) Thin type battery, and assembly type battery
KR20140122950A (en) Super capacitor and manufacturing method thereof
KR102013994B1 (en) Super capacitor and manufacturing method thereof
KR101067158B1 (en) Chip-type Eelectric Double Layer Capacitor and Method for Manufacturing The Same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121026

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131024

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141024

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151023

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161024

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee